第三章 組合邏輯電路

1、組合邏輯電路的定義組合邏輯電路的定義 邏輯電路按其功能分為邏輯電路按其功能分為: 組合邏輯電路和時(shí)序邏輯電路組合邏輯電路和時(shí)序邏輯電路 電路任一時(shí)刻的輸出狀態(tài)只決定于該時(shí)刻各電路任一時(shí)刻的輸出狀態(tài)只決定于該時(shí)刻各輸入狀態(tài)的組合，而與電路的原狀態(tài)無(wú)關(guān)輸入狀態(tài)的組合，而與電路的原狀態(tài)無(wú)關(guān)。 組合電路就是由門電路組合而成，電路中沒有組合電路就是由門電路組合而成，電路中沒有記憶單元，沒有反饋通路。記憶單元，沒有反饋通路。組合邏輯電路組合邏輯電路組合組合邏輯邏輯電路電路X0X1X2Xn-1Y0Y1Y2Ym-1X0、 X1、 X2 Xn-1輸入變量輸入變量Y0、 Y1、 Y2 Ym-1輸出變量輸出變量Y0

2、=f0(X0， X1， X2 Xn-1）Y1=f1(X0， X1， X2 Xn-1）Y2=f2(X0， X1， X2 Xn-1）Ym-1=fm-1(X0， X1， X2 Xn-1）每一個(gè)輸出變量是全部或部分每一個(gè)輸出變量是全部或部分輸入變量的函數(shù)：輸入變量的函數(shù)：X0X1Xn-1Y0Y1Yn-132 組合數(shù)字電路的分析組合數(shù)字電路的分析（1 1）根據(jù)給定邏輯圖寫出輸出邏輯函數(shù)表達(dá)式）根據(jù)給定邏輯圖寫出輸出邏輯函數(shù)表達(dá)式 ； （2 2）對(duì)邏輯函數(shù)表達(dá)式化簡(jiǎn)，寫出最簡(jiǎn)與或表達(dá)式；）對(duì)邏輯函數(shù)表達(dá)式化簡(jiǎn)，寫出最簡(jiǎn)與或表達(dá)式；（3 3）根據(jù)最簡(jiǎn)表達(dá)式列出真值表；）根據(jù)最簡(jiǎn)表達(dá)式列出真值表；（4 4）由

3、真值表說明給定電路的邏輯功能。）由真值表說明給定電路的邏輯功能?！纠纠?】ABABBABAY0=ABAABB=ABA+ABB=AB+ABY1=ABA BY0 Y1 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1邏輯功能：邏輯功能：一位二進(jìn)制加法。一位二進(jìn)制加法。 Y0:本位和；本位和；Y1：進(jìn)位位。：進(jìn)位位。組合電路如圖所示，分析該電路的邏輯功能。組合電路如圖所示，分析該電路的邏輯功能。A BY0Y11&【例【例2】分析下面組合電路的邏輯功能。分析下面組合電路的邏輯功能。Y=SA1A0D3SA1A0D2SA1A0D1SA1A0D0Y=SA1A0D3+SA1A0D2+SA1A0

4、D1+SA1A0D0YD3SD2D1D0A0A1&111邏輯功能邏輯功能D31 10D21 00D10 100 1D00 00YA1A0S四選一數(shù)據(jù)選擇器四選一數(shù)據(jù)選擇器A1A0: 選擇控制選擇控制(地址地址)D3D2D1D0: 數(shù)據(jù)輸入數(shù)據(jù)輸入Y=SA1A0D3+SA1A0D2+SA1A0D1+SA1A0D0S: 使能端使能端(選通端、片選端選通端、片選端) 低電平有效低電平有效YD3SD2D1D0A0A1&111【例【例3】分析下面組合電路的邏輯功能。分析下面組合電路的邏輯功能。Y1Y2Y311AB111Y1=A+B=A BY3=A+B=ABY2=A+BA+B+=(A+B)(A+B)=AB

5、+ABA B Y10 0 00 1 01 0 11 1 0Y2Y3 1 0 0 10 01 0功能功能: : 當(dāng)當(dāng) AB 時(shí)時(shí), Y1=1 當(dāng)當(dāng) A=B 時(shí)時(shí), Y2=1 當(dāng)當(dāng) A11集成全加器芯片集成全加器芯片74183【例】【例】分析下面由全加器構(gòu)成分析下面由全加器構(gòu)成的組合電路的邏輯功能的組合電路的邏輯功能1Xn2Xn1Yn2Yn1Cn2Cn1Cn-12Cn-11Sn2Sn+VCC地地1781474183YA B CD ECn SnAn Bn Cn- Cn SnAn Bn Cn- Cn SnAn Bn Cn- 簡(jiǎn)化真值表：簡(jiǎn)化真值表：A B CDE狀態(tài)狀態(tài)Y1 1 1 10 0 002個(gè)

6、個(gè)11 1 1個(gè)個(gè)10 01 10 0102個(gè)個(gè)11個(gè)個(gè)1邏輯功能：邏輯功能：五人表決電路五人表決電路3、四位串行進(jìn)位加法器、四位串行進(jìn)位加法器特點(diǎn)：特點(diǎn)：電路簡(jiǎn)單，連接方便，但運(yùn)算速度慢。電路簡(jiǎn)單，連接方便，但運(yùn)算速度慢。4、四位并行進(jìn)位、四位并行進(jìn)位(超前進(jìn)位超前進(jìn)位)加法器加法器 串行進(jìn)位的延遲級(jí)數(shù)與位數(shù)成正比串行進(jìn)位的延遲級(jí)數(shù)與位數(shù)成正比.考慮設(shè)置?？紤]設(shè)置專用的進(jìn)位形成電路同時(shí)產(chǎn)生各位的進(jìn)位用的進(jìn)位形成電路同時(shí)產(chǎn)生各位的進(jìn)位Cn. 進(jìn)位輸入是由專門的進(jìn)位輸入是由專門的“進(jìn)位門進(jìn)位門”綜合所有低位綜合所有低位的加數(shù)、被加數(shù)及最低位進(jìn)位來提供的加數(shù)、被加數(shù)及最低位進(jìn)位來提供. 稱稱”四位

7、并行進(jìn)位加法器四位并行進(jìn)位加法器C1、C2、C3、C4形成的條件形成的條件:011111)(CYXYXC+ + += =01122112222)()(CYXYXYXYXYX+ + + + + += =122222)(CYXYXC+ + += =01122331122332233333)()()()(CYXYXYXYXYXYXYXYXYXC+ + + + + + + + + += =2233443344444)()(YXYXYXYXYXYXC011223344)()()(CYXYXYXYX+ + + + + +11224344)()(YXYXYXYX+ + + + + + + + + += =G

8、i = XiYi 叫產(chǎn)生進(jìn)位函數(shù)叫產(chǎn)生進(jìn)位函數(shù)Pi =Xi+Yi 叫傳遞進(jìn)位函數(shù)叫傳遞進(jìn)位函數(shù)C4=G4+P4G4+P4P3G2+P4P3P2G1+P4P3P2P1C0四位并行進(jìn)位加法器四位并行進(jìn)位加法器按輸入取反碼按輸入取反碼,輸出也取反碼的規(guī)則，得輸出也取反碼的規(guī)則，得四位并行進(jìn)位加法器四位并行進(jìn)位加法器改寫為改寫為四位并行進(jìn)位加法器四位并行進(jìn)位加法器C0F1F2F3F4C4X1Y1X2Y2X3Y3X4Y4集成四位并行進(jìn)位加法器集成四位并行進(jìn)位加法器74283X2Y2C4+VCC地地1891674283F2F1X1Y1F3X3Y3F4X4Y4C0用四位加法電路實(shí)現(xiàn)四位二進(jìn)制數(shù)加、減法用四位

9、加法電路實(shí)現(xiàn)四位二進(jìn)制數(shù)加、減法用四位加法電路實(shí)現(xiàn)用四位加法電路實(shí)現(xiàn)8421碼到余三碼的轉(zhuǎn)換碼到余三碼的轉(zhuǎn)換用四位加法電路實(shí)現(xiàn)余三碼到用四位加法電路實(shí)現(xiàn)余三碼到8421碼的轉(zhuǎn)換碼的轉(zhuǎn)換X1X2X3X4Y1Y2Y3Y4F1 F2 F3 F4C0C474283譯碼器譯碼器將輸入代碼轉(zhuǎn)換成特定的輸出狀態(tài)的邏將輸入代碼轉(zhuǎn)換成特定的輸出狀態(tài)的邏 輯電路輯電路譯譯碼碼器器A1A0Y3Y2Y1Y0最典型的例子：最典型的例子：存儲(chǔ)器的地址譯碼。存儲(chǔ)器的地址譯碼。4-164-16地址譯碼器地址譯碼器000000000001000100100010111111111616* *8bit8bitA3A2A1A0 N

10、 N位輸入，位輸入，2 2N N個(gè)輸出。對(duì)應(yīng)個(gè)輸出。對(duì)應(yīng)2 2N N個(gè)某一個(gè)組合，只個(gè)某一個(gè)組合，只能有一個(gè)輸出為能有一個(gè)輸出為“1”1”或或“0”0”。 地址線有地址線有10位，可以表示位，可以表示2101K個(gè)地址；個(gè)地址；32位地位地址可以表示址可以表示4G地址；地址；16M存儲(chǔ)器需要存儲(chǔ)器需要24位地址。位地址。譯碼器的功能分類譯碼器的功能分類 1 1用來表示輸入狀態(tài)全部組合的，稱二進(jìn)制用來表示輸入狀態(tài)全部組合的，稱二進(jìn)制譯碼譯碼 器器N位輸入，位輸入，2N輸出。輸出。 常見的集成化常見的集成化譯碼器譯碼器有有2-4、3-8、4-162碼制譯碼器：如碼制譯碼器：如8421碼變換為循環(huán)碼等

11、。碼變換為循環(huán)碼等。 3顯示譯碼器：控制數(shù)碼管顯示顯示譯碼器：控制數(shù)碼管顯示1、最小項(xiàng)譯碼器、最小項(xiàng)譯碼器（二進(jìn)制譯碼器、變量譯碼器、（二進(jìn)制譯碼器、變量譯碼器、n2n線譯碼器）線譯碼器） 特點(diǎn)：特點(diǎn)：每對(duì)應(yīng)一個(gè)碼每對(duì)應(yīng)一個(gè)碼2n個(gè)輸出線中只能有一位有個(gè)輸出線中只能有一位有輸出狀態(tài)；其它各位狀態(tài)不變。輸出狀態(tài)；其它各位狀態(tài)不變。 有輸出時(shí)狀態(tài)為有輸出時(shí)狀態(tài)為“1”，無(wú)輸出時(shí)狀態(tài)，無(wú)輸出時(shí)狀態(tài)“0”輸輸出高電平有效。出高電平有效。 有輸出時(shí)狀態(tài)為有輸出時(shí)狀態(tài)為“0”，無(wú)輸出時(shí)狀態(tài)，無(wú)輸出時(shí)狀態(tài)“1”輸輸出低電平有效。出低電平有效。ABY3Y2Y1Y0&11&譯碼原理譯碼原理2-4譯碼器譯碼器 (

12、2輸入輸入4輸出的變量譯碼器輸出的變量譯碼器)11011000Y0Y1Y2Y3BA1110110110110111驅(qū)動(dòng)三個(gè)與非門驅(qū)動(dòng)三個(gè)與非門Y0=BAY1=ABY2=ABY3=AB2-4譯碼器原理圖譯碼器原理圖使能端使能端(選通端選通端)低電平有效低電平有效當(dāng)當(dāng) 0，譯碼器使能，譯碼器使能 E當(dāng)當(dāng) 1，譯碼器禁止，譯碼器禁止 EABY3Y2Y1Y0E輸入緩沖輸入緩沖反相門反相門&11111&譯碼器的邏輯符號(hào)譯碼器的邏輯符號(hào)輸出高電平有效輸出高電平有效輸出低電平有效輸出低電平有效Y0 Y1 Y2 Y3A B EY0 Y1 Y2 Y3A B E雙二雙二四線譯碼器四線譯碼器1 2 3 4 5 6

13、7 81E 1B 1A 1Y0 1Y1 1Y2 1Y3 地地 +VCC 2E 2B 2A 2Y0 2Y1 2Y2 2Y37413916 15 14 13 12 11 10 91 2 3 4 5 6 7 8三三八線譯碼器八線譯碼器A0 A1 A2 S3 S2 S1 Y7 地地 1 2 3 4 5 6 7 8+VCC Y0 Y1 Y2 Y3 Y4 Y5 Y67413816 15 14 13 12 11 10 91 2 3 4 5 6 7 8 74138Y0Y1Y2Y3Y4Y5Y6Y7A0A1A2 STBSTCSTAY0Y1Y2Y3Y4Y5Y6Y7S3 S2 S174138邏輯圖邏輯圖A0A1A2S

14、TASTASTBSTC&1111111&功能表功能表輸輸 入入 S1 S2 S3 A2 A1 A0輸輸 出出Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 11 0 0 0 0 0 1 1 1 1 1 1 1 01 0 0 0 0 1 1 1 1 1 1 1 0 11 0 0 0 1 0 1 1 1 1 1 0 1 11 0 0 0 1 1 1 1 1 1 0 1 1 11 0 0 1 0 0 1 1 1 0 1 1 1 11 0 0 1 0 1 1 1 0 1 1 1 1 11 0 0 1 1 0 1 0 1 1 1 1 1

15、 11 0 0 1 1 1 0 1 1 1 1 1 1 10 1 1 1 1 1 1 1 1 A2、A1、A0是譯碼器輸入端，是譯碼器輸入端，Y0 Y7是譯碼器輸是譯碼器輸出端，出端，且低電平有效。且低電平有效。S3 、S2、 S1為三個(gè)使能輸入端，為三個(gè)使能輸入端，只有當(dāng)它們分別為只有當(dāng)它們分別為0、0、1時(shí)時(shí)，譯碼器才正常譯碼；否，譯碼器才正常譯碼；否則不論則不論A2A1A0為何值，為何值，Y0 Y7都輸出高電平。都輸出高電平。使能端的功能使能端的功能 在集成電路中增加控制使能在集成電路中增加控制使能(Enable)端端E，是電路，是電路設(shè)計(jì)中常用的技術(shù)，使得集成電路更加靈活、可靠。設(shè)計(jì)中

16、常用的技術(shù)，使得集成電路更加靈活、可靠。 靈活：用于擴(kuò)展靈活：用于擴(kuò)展 可靠：用于選通可靠：用于選通 E用于選通，消除輸出的用于選通，消除輸出的“0”重疊和尖峰信號(hào)重疊和尖峰信號(hào)EABY0Y1Y2Y311111&延遲產(chǎn)生尖峰延遲產(chǎn)生尖峰AB=1100理想化波形理想化波形ABY0Y3Y1Y2“1”Y3=01Y0=10Y1=Y2=1尖峰信號(hào)和零重疊尖峰信號(hào)和零重疊 由于門的傳輸延遲，造成由于門的傳輸延遲，造成Y1、Y2上出現(xiàn)了尖峰，上出現(xiàn)了尖峰，同時(shí)，同時(shí)， Y3,Y0有一段時(shí)間同時(shí)為有一段時(shí)間同時(shí)為“0”，即零重疊。，即零重疊。ABtskewtpLH3tpHL2tpLH3尖峰信號(hào)尖峰信號(hào)“0”重

17、疊重疊“0”重疊重疊tpHL2“0”重疊時(shí)間重疊時(shí)間tsp=tskew+tpLH3tpHL2尖峰脈沖寬度尖峰脈沖寬度tol=tpLH3tpHL2EAY0Y1Y2Y3B11111&Y0Y1Y3用使能端用使能端E消除尖峰信號(hào)和零重疊消除尖峰信號(hào)和零重疊ABtskewtsuEtsuE 建立時(shí)間建立時(shí)間thE thE 保持時(shí)間保持時(shí)間tpLHEYtpHLEYtpLHEYtpHLEYE信號(hào)由輸入到輸出的延遲信號(hào)由輸入到輸出的延遲(2級(jí)門延遲級(jí)門延遲)E的正跳變可以和輸入跳變同時(shí)到來，的正跳變可以和輸入跳變同時(shí)到來，而而 thE+ tpHLEYtpHL3EEAY0Y1Y2Y3B11111&AB=1001Y

18、2=01Y1=10Y2Y1使用使用E來抑制零重疊和尖峰，譯碼器的輸出波形變窄了來抑制零重疊和尖峰，譯碼器的輸出波形變窄了.“0”BAY0Y1Y2Y3E不使用不使用E“0”使用使用EBAEY0Y1Y3Y21 1 1 1 Y15=01 0 0 0 Y8=00 1 1 1 Y7=00 0 0 1 Y1=00 0 0 0 Y0=0譯碼器的靈活應(yīng)用譯碼器的靈活應(yīng)用用兩片用兩片7474138138構(gòu)成構(gòu)成4/164/16線譯碼器。線譯碼器。A3A2A1A000011A0A1A2A3E“1”【例【例1】Y0Y8Y7Y1574138(1)Y0Y1Y2Y3Y4Y5Y6Y7A0A1A2STCSTBSTA74138

19、(2)Y0Y1Y2Y3Y4Y5Y6Y7A0A1A2STCSTBSTA1、譯碼器的擴(kuò)展、譯碼器的擴(kuò)展【例【例2】用三片用三片7474138138構(gòu)成構(gòu)成5/245/24線譯碼器。線譯碼器。A0A1A2A3A4如何用四片如何用四片7474138138構(gòu)成構(gòu)成5/325/32線譯碼器？線譯碼器？“1”74138(1)Y0Y1Y2Y3Y4Y5Y6Y774138(2)Y0Y1Y2Y3Y4Y5Y6Y774138(3)Y0Y1Y2Y3Y4Y5Y6Y7Y0Y7Y8Y15Y16Y23A0A1A2STCSTBSTAA0A1A2STCSTBSTAA0A1A2STCSTBSTA【例【例3】5片片24譯碼器構(gòu)成譯碼器構(gòu)

20、成416譯碼器。譯碼器。第一層的一個(gè)譯碼器用作選片。第一層的一個(gè)譯碼器用作選片。E=0時(shí)，時(shí)，C D00時(shí)選中左邊一片，譯出時(shí)選中左邊一片，譯出Y0Y3 ;依此類推。依此類推。2 2、構(gòu)成數(shù)據(jù)分配器構(gòu)成數(shù)據(jù)分配器【例】【例】用用7474138138構(gòu)成構(gòu)成“1線線8線線”數(shù)據(jù)分配數(shù)據(jù)分配器器 D數(shù)據(jù)數(shù)據(jù)輸入輸入地址地址選擇選擇A0A1A2 輸輸 出出地址選擇信號(hào)地址選擇信號(hào) A2 A1 A00 0 00 0 1Y0=D“1”74138(1)Y0Y1Y2Y3Y4Y5Y6Y7A0A1A2 S3 S2 S1Y0Y1Y2Y3Y4Y5Y6Y7Y1=D0 1 0 0 1 1 1 0 0 1 0 1 1 1

21、 0 1 1 1 Y2=DY3=DY4=DY5=DY6=DY7=D兩位兩位14線數(shù)據(jù)分配器線數(shù)據(jù)分配器3 3、實(shí)現(xiàn)存儲(chǔ)器系統(tǒng)的地址譯碼實(shí)現(xiàn)存儲(chǔ)器系統(tǒng)的地址譯碼四四十六線譯碼器十六線譯碼器Y0Y1 Y14Y15E1 E2 A B C DCE A0A1A2A3A4ROM 32 8D0D1D2D3D4D5D6D7CE A0A1A2A3A4ROM 32 8D0D1D2D3D4D5D6D7A5 A6 A7 A8 A0A1A2A3A4地址線地址線數(shù)據(jù)線數(shù)據(jù)線 F&4、用譯碼器實(shí)現(xiàn)組合邏輯函數(shù)、用譯碼器實(shí)現(xiàn)組合邏輯函數(shù)【例【例1】試用譯碼器和門電路實(shí)現(xiàn)邏輯函數(shù)：試用譯碼器和門電路實(shí)現(xiàn)邏輯函數(shù)：F=BC+AB

22、+AC解：解：將邏輯函數(shù)轉(zhuǎn)換成最小項(xiàng)將邏輯函數(shù)轉(zhuǎn)換成最小項(xiàng)表表 達(dá)式，再轉(zhuǎn)換成與非達(dá)式，再轉(zhuǎn)換成與非與與 非形式。非形式。=m3+m5+m6+m7=m3 m5 m6 m7用一片用一片7413874138加一個(gè)與非門加一個(gè)與非門就可實(shí)現(xiàn)該邏輯函數(shù)。就可實(shí)現(xiàn)該邏輯函數(shù)。F=ABC+ABC+ABC+ABC 74138Y0Y1Y2Y3Y4Y5Y6Y7A2A1A0 S3 S2 S1“0”“0”“1”A B C L&F&【例【例2】 某組合邏輯電路的真值表某組合邏輯電路的真值表如表所示，試用譯碼器和門如表所示，試用譯碼器和門電路設(shè)計(jì)該邏輯電路。電路設(shè)計(jì)該邏輯電路。解：解：真值表真值表A B C可見，可見，

23、用譯碼器實(shí)現(xiàn)多輸出邏輯函數(shù)時(shí)，優(yōu)點(diǎn)更明顯。用譯碼器實(shí)現(xiàn)多輸出邏輯函數(shù)時(shí)，優(yōu)點(diǎn)更明顯。&G 74138Y0Y1Y2Y3Y4Y5Y6Y7A2A1A0 S3 S2 S1“0”“0”“1”A B C 2、碼制變換譯碼器、碼制變換譯碼器 二二十進(jìn)制碼十進(jìn)制碼(8421碼碼)至至十進(jìn)制碼譯碼器十進(jìn)制碼譯碼器(BCD譯碼器譯碼器)余三碼至十進(jìn)制碼譯碼器余三碼至十進(jìn)制碼譯碼器余三循環(huán)碼至十進(jìn)制碼譯碼器余三循環(huán)碼至十進(jìn)制碼譯碼器完全譯碼的完全譯碼的BCD譯碼器譯碼器 當(dāng)輸入當(dāng)輸入ABCD出現(xiàn)出現(xiàn)01011111時(shí)，譯碼器輸出時(shí)，譯碼器輸出Y09均為均為“1”。 1111111111111110BADC00110

24、11000110110Y09表達(dá)式為表達(dá)式為Y0=ABCDY1=ABCDY9=ABCD完全譯碼的完全譯碼的BCD譯碼器電路圖譯碼器電路圖Y0=ABCDY1=ABCDY9=ABCDY2=ABCDY3=ABCDY4=ABCDY5=ABCDY6=ABCDY7=ABCDY8=ABCDABCDY0Y1Y2Y3Y4Y5Y6Y7Y8Y911111111&不完全譯碼的不完全譯碼的BCD譯碼器譯碼器當(dāng)當(dāng)ABCD01011111時(shí)，時(shí)，Y09均為任意值均為任意值 11 11111110BADC0011011000110110 不完全譯碼的不完全譯碼的BCD譯碼器電路圖譯碼器電路圖Y09表達(dá)式為表達(dá)式為Y0=ABC

25、DY1=ABCDY9=ADY2=ABCY3=ABCY4=ABCY5=ABCY6=ABCY7=ABCY8=ADY0Y1Y2Y3Y4Y5Y6Y7Y8Y9ABCD&11111111&集成集成8421BCD譯碼器譯碼器74421 2 3 4 5 6 7 8+VCC A0 A1 A2 A3 Y9 Y8 Y7 744216 15 14 13 12 11 10 91 2 3 4 5 6 7 8Y0 Y1 Y2 Y3 Y4 Y5 Y6 地地 7442為完全譯碼的為完全譯碼的BCD譯碼器，沒有譯碼器，沒有“使能使能”端。端。3、數(shù)字顯示譯碼器、數(shù)字顯示譯碼器 常用的數(shù)字顯示器有多種類型；常用的數(shù)字顯示器有多種類

26、型； 按顯示方式分：按顯示方式分：有字型重疊式、點(diǎn)陣式、分段式等。有字型重疊式、點(diǎn)陣式、分段式等。 按發(fā)光物質(zhì)分：按發(fā)光物質(zhì)分：有半導(dǎo)體顯示器，又稱發(fā)光二極管有半導(dǎo)體顯示器，又稱發(fā)光二極管(LED)顯示器、熒光顯示器、液晶顯示器、氣體放電管顯示器、熒光顯示器、液晶顯示器、氣體放電管顯示器等。顯示器等。七段數(shù)碼七段數(shù)碼顯示器顯示器abfgecdf g a be d c 七段發(fā)光七段發(fā)光二極管二極管顯示譯碼器示意圖顯示譯碼器示意圖A0 A 1 A2 A3YaYbYg顯示顯示譯碼譯碼器器輸入為輸入為 8421BCD碼碼abg字形顯示字形顯示abfgecdf g a be d c LED連接方式連接方

27、式七段數(shù)字顯示器分為七段數(shù)字顯示器分為共陰極共陰極和和共陽(yáng)極共陽(yáng)極兩種。兩種。a b c d e f g+ +共陰極接法共陰極接法+VCCa b c d e f g共陽(yáng)極接法共陽(yáng)極接法若采用共陽(yáng)極若采用共陽(yáng)極LED，顯示譯碼器的輸出應(yīng)為，顯示譯碼器的輸出應(yīng)為低電平輸出有效；若采用共陰極低電平輸出有效；若采用共陰極LED，則高，則高電平輸出有效。電平輸出有效。注意注意顯示譯碼器的真值表顯示譯碼器的真值表顯示譯碼器的函數(shù)式顯示譯碼器的函數(shù)式顯示譯碼器的邏輯電路圖顯示譯碼器的邏輯電路圖共陽(yáng)極顯示器接線圖共陽(yáng)極顯示器接線圖常用顯示譯碼器常用顯示譯碼器7447(低電平輸出有效）低電平輸出有效）7449(

28、高電平輸出有效高電平輸出有效)7448(低電平輸出有效低電平輸出有效)7448的邏輯功能：的邏輯功能：LT燈測(cè)試燈測(cè)試(低電平有效低電平有效)BI / RBO滅燈輸入滅燈輸入/滅零輸出滅零輸出(低電平有效低電平有效)RBI滅零輸入；滅零輸入；(低電平有效低電平有效)當(dāng)當(dāng)RBI=0;A3A2A1A0=0 時(shí)燈滅，時(shí)燈滅， RBI=1;A3A2A1A0=0時(shí)，顯示時(shí)，顯示0。7448真值表真值表abfgecdf g a be d c 7448電路圖電路圖7448的連接的連接0025004 將將BI/RBO和和RBI配合使用，可以實(shí)現(xiàn)多位數(shù)顯示配合使用，可以實(shí)現(xiàn)多位數(shù)顯示時(shí)的時(shí)的“無(wú)效無(wú)效0消隱消隱

29、”功能。功能?！?”“1”RBIRBORBIRBORBIRBORBIRBORBORBIRBORBIRBORBI7448744874487448744874487448功能：功能：對(duì)應(yīng)輸入的每一個(gè)狀態(tài)，輸出一個(gè)編碼。對(duì)應(yīng)輸入的每一個(gè)狀態(tài)，輸出一個(gè)編碼。n 二進(jìn)制編碼器二進(jìn)制編碼器n二二十進(jìn)制編碼器十進(jìn)制編碼器n優(yōu)先編碼器優(yōu)先編碼器1、二進(jìn)制編碼器、二進(jìn)制編碼器定義：定義：用用n n位二進(jìn)制代碼對(duì)位二進(jìn)制代碼對(duì)2 2n n個(gè)信號(hào)進(jìn)行編碼的電路個(gè)信號(hào)進(jìn)行編碼的電路 叫做二進(jìn)制編碼器叫做二進(jìn)制編碼器示意框圖：示意框圖：二進(jìn)制二進(jìn)制編碼器編碼器Y0Y1Yn1I0I2n1輸入輸入2n個(gè)信號(hào)個(gè)信號(hào)輸出輸出n

30、位二位二進(jìn)制代碼進(jìn)制代碼I1特點(diǎn)：特點(diǎn)：任意一時(shí)刻只能對(duì)一個(gè)信號(hào)進(jìn)行編碼，即只任意一時(shí)刻只能對(duì)一個(gè)信號(hào)進(jìn)行編碼，即只 允許一個(gè)信號(hào)為有效電平（低電平或高電允許一個(gè)信號(hào)為有效電平（低電平或高電 平），而其余信號(hào)為無(wú)效電平。平），而其余信號(hào)為無(wú)效電平?！纠俊纠?設(shè)計(jì)設(shè)計(jì)83線二進(jìn)制編碼器線二進(jìn)制編碼器 8個(gè)輸入信號(hào)分別用個(gè)輸入信號(hào)分別用I0I7表示，且高電平有效；表示，且高電平有效；輸出的三位二進(jìn)制代碼分別用輸出的三位二進(jìn)制代碼分別用Y0、Y1、Y2表示。表示。簡(jiǎn)化編碼表簡(jiǎn)化編碼表Y2 = I4 + I5 + I6 + I7Y1 = I2 + I3+ I6 + I7Y0 = I1 + I3 +

31、 I5 + I7=I4 I5 I6 I7=I2 I3 I6 I7=I1 I3 I5 I7輸輸入入輸輸 出出I0=1Y2Y1Y00 0 00 0 10 1 00 1 11 0 01 1 11 1 01 0 1I1=1I2=1I3=1I4=1I5=1I7=1I6=1A1A0A2Y2Y1Y0Y2I7I6I5I4I3I2I1I011111111&2、二、二十進(jìn)制編碼器十進(jìn)制編碼器輸輸入入輸輸 出出I0=1I1=1I2=1I3=1I4=1I5=1I6=1I7=1Y2Y1Y00 0 0 00 0 0 1 0 0 1 00 0 1 10 1 0 00 1 1 10 1 1 00 1 0 1Y3I8=1I9=

32、11 0 0 01 0 0 1Y2 = I4 + I5 + I6 + I7Y1 = I2 + I3+ I6 + I7Y0 = I1 + I3 + I5 + I7+I9Y3 = I8 + I9R+VCCY2Y1Y0I7I6I5I4I3I2I1I0I8I91Y31113、優(yōu)先編碼器、優(yōu)先編碼器1.1.定義：定義：可以對(duì)同時(shí)輸入的多個(gè)信號(hào)中具有優(yōu)可以對(duì)同時(shí)輸入的多個(gè)信號(hào)中具有優(yōu) 先權(quán)的信號(hào)進(jìn)行編碼的編碼器。優(yōu)先先權(quán)的信號(hào)進(jìn)行編碼的編碼器。優(yōu)先 級(jí)別是由編碼者事先規(guī)定好的。級(jí)別是由編碼者事先規(guī)定好的。2.2.特點(diǎn)：特點(diǎn)：任意一時(shí)刻可以允許多個(gè)輸入信號(hào)同任意一時(shí)刻可以允許多個(gè)輸入信號(hào)同 時(shí)有效。時(shí)有效。

33、【例】【例】設(shè)計(jì)一個(gè)三位二進(jìn)制優(yōu)先編碼器。優(yōu)先級(jí)別為設(shè)計(jì)一個(gè)三位二進(jìn)制優(yōu)先編碼器。優(yōu)先級(jí)別為I7 I0輸輸 入入I7 I6 I5 I4 I3 I2 I1 I0輸輸 出出Y2 Y1 Y01 1 1 10 1 1 1 00 0 1 1 0 10 0 0 1 1 0 00 0 0 0 1 0 1 10 0 0 0 0 1 0 1 00 0 0 0 0 0 1 0 0 10 0 0 0 0 0 0 1 0 0 0輸出信號(hào)最簡(jiǎn)表達(dá)式：（略）輸出信號(hào)最簡(jiǎn)表達(dá)式：（略）邏輯圖：（略）邏輯圖：（略）集成優(yōu)先編碼器集成優(yōu)先編碼器7474148148（8 8線線-3-3線）線）(1)輸入、輸出均以低電平作為有效信

34、號(hào)。輸入、輸出均以低電平作為有效信號(hào)。 (2)ST使能輸入使能輸入 (3)YS使能輸出。使能輸出?！半娐饭ぷ?，但無(wú)編碼輸入電路工作，但無(wú)編碼輸入” 1011111111YSX10XXXXXXX01111XXXXXXX1100000000YEX111111110711111111101111111110110111110010111110X01001110XX0011110XXX001010XXXX00010XXXXX0000XXXXXX0Y2Y1Y0 654321ST(4)YEX擴(kuò)展端。擴(kuò)展端?！半娐饭ぷ鳎芯幋a輸入電路工作，有編碼輸入”集成優(yōu)先編碼器集成優(yōu)先編碼器74741481487IST

35、I1I2I543I6IIA01A2AYSYEX0I11111111111111111111&【例【例1】A3 07815若高位片有若高位片有“0”輸入，高位輸入，高位YS=1,禁止低位片。禁止低位片。若高位片無(wú)若高位片無(wú)“0”輸入，高位輸入，高位YS=0,低位片工作。低位片工作。輸入輸入 A3 A2 A1 A0I0=01 1 1 1I1=01 1 1 0I7=01 0 0 0I8=00 1 1 1I15=00 0 0 0將將 8 - 3優(yōu)先編碼器擴(kuò)展為優(yōu)先編碼器擴(kuò)展為16-4優(yōu)先編碼器優(yōu)先編碼器STA2A1 A0YSYEX7 6 5 4 3 2 1 074148(2)STA2A1 A0YS7

36、6 5 4 3 2 1 074148(1)YEXA2A1 A0&【例【例2】分析下面組合邏輯電路的邏輯功能分析下面組合邏輯電路的邏輯功能8421碼優(yōu)先編碼器碼優(yōu)先編碼器72I0I1F6I5I4II3I0I7474148148FTSYSYEX21FII457I162III03II11I98IY0Y1Y2Y3&GGGG1234 在多路數(shù)據(jù)傳送過程中在多路數(shù)據(jù)傳送過程中,能夠根據(jù)需要將其中任能夠根據(jù)需要將其中任意一路挑選出來的電路意一路挑選出來的電路,叫數(shù)據(jù)選擇器叫數(shù)據(jù)選擇器,也稱為多路選也稱為多路選擇器或多路開關(guān)擇器或多路開關(guān).D0D1Dn-1A0A1Am-1Y數(shù)據(jù)選擇器數(shù)據(jù)選擇器數(shù)據(jù)數(shù)據(jù)輸入輸入

37、端端輸出端輸出端控制端控制端數(shù)據(jù)選擇器示意框圖數(shù)據(jù)選擇器示意框圖若有若有n個(gè)輸入，則稱個(gè)輸入，則稱n選選1數(shù)據(jù)選擇器。數(shù)據(jù)選擇器。741574位二選一數(shù)據(jù)選擇器位二選一數(shù)據(jù)選擇器&111&111174153雙四選一數(shù)據(jù)選擇器雙四選一數(shù)據(jù)選擇器111111&1174151八選一數(shù)據(jù)選擇器八選一數(shù)據(jù)選擇器1111111&11D3 D2 D1 D0 A1A0 S1MUXYYD3S1D2D1D0A0A1&111&Y=S1A1A0D3+S1A1A0D2+S1A1A0D1+S1A1A0D0有使能端的雙有使能端的雙4選選1數(shù)據(jù)選擇器數(shù)據(jù)選擇器（輸出結(jié)構(gòu)：（輸出結(jié)構(gòu)：W=Y）1Y 1W2Y 2W+1D0 1D

38、1 1D2 1D32D0 2D1 2D2 2D3S0 S11E2E. . .1&1111111選擇器擴(kuò)展選擇器擴(kuò)展【例【例1】利用一片利用一片74153構(gòu)成一個(gè)構(gòu)成一個(gè)8選選1數(shù)據(jù)選擇器。數(shù)據(jù)選擇器。A2D7 D6 D5 D4D3 D2 D1 D0輸輸 入入 1D31D21D11D0 S1 A1 A074153Y2Y1 2D32D22D12D0 S2 A0A1Y1【例【例2】 用雙用雙4選選1選擇器選擇器擴(kuò)展成擴(kuò)展成16選選1選擇器選擇器A3A2A1A0Y00D00 001D110D211D30 100D401D510D611D700D81 0 01D910D1011D111 100D1201

39、D1310D1411D15 兩種不同的擴(kuò)展方兩種不同的擴(kuò)展方案，從功能表上分析，案，從功能表上分析，可以先選低兩位，也可可以先選低兩位，也可以先選高兩位。以先選高兩位。16選選1功能表功能表方案一：方案一：用雙用雙4選選1選擇器選擇器(無(wú)使能端無(wú)使能端)擴(kuò)展成擴(kuò)展成16選選1選擇器選擇器邏輯結(jié)構(gòu)：邏輯結(jié)構(gòu)：A1 A0控制第一層選擇，控制第一層選擇， A3 A2控制第二層選擇。控制第二層選擇。A0 A1 D0 D3 Y D0 D3 Y A0 A1 D0 D3 Y D0 D3 Y A0 A1 D0 D3 Y A1 A0 A3 A2 D0 D3 D4 D7 D8 D11 D12 D15 .方案二：方

40、案二：用雙用雙4選選1選擇器選擇器(無(wú)使能端無(wú)使能端)擴(kuò)展成擴(kuò)展成16選選1選擇器選擇器A0 A1 D0 D3 Y D0 D3 Y A0 A1 D0 D3 Y D0 D3 Y A0 A1 D0 D3 Y A3 A2 A1 A0D0D4D8D12D1D5D9D13D2D6D10D14D3D7D11D15邏輯結(jié)構(gòu)：邏輯結(jié)構(gòu)：A3A2控制第一層選擇，控制第一層選擇， A1 A0控制第二層選擇。控制第二層選擇。方案三：方案三：用雙用雙4選選1選擇器選擇器(有使能端有使能端)擴(kuò)展成擴(kuò)展成16選選1選擇器選擇器用譯碼器數(shù)據(jù)選擇器，一級(jí)選擇就可以。用譯碼器數(shù)據(jù)選擇器，一級(jí)選擇就可以。 高兩位控制端經(jīng)譯碼后分

41、別控制數(shù)據(jù)選擇器的使能高兩位控制端經(jīng)譯碼后分別控制數(shù)據(jù)選擇器的使能端端E，以實(shí)現(xiàn)擴(kuò)展。輸出級(jí)是，以實(shí)現(xiàn)擴(kuò)展。輸出級(jí)是OC門，因此可以門，因此可以“線線與與”。A3A2A1A0ED0 D3 D4 D7 D8 D11 D12 D151W 2W1W 2WVCCRLYA1A0EY0Y1Y2Y3A1A1A0A0E 1D0 1D3E 2D0 2D3E 1D0 1D3 E 2D0 2D3.用數(shù)據(jù)選擇器實(shí)現(xiàn)組合邏輯函數(shù)用數(shù)據(jù)選擇器實(shí)現(xiàn)組合邏輯函數(shù)【例【例1】利用選擇器實(shí)現(xiàn)邏輯函數(shù)利用選擇器實(shí)現(xiàn)邏輯函數(shù)Y（A,B,C）= （1,2,4,6,7）用八選一用八選一74151Y=m1 +m2+ m4 +m6 +m7=

42、ABC+ABC+ABC+ ABC+ ABC 74151D7D6D5D4D3D2D1D0A1A0YA2YABC“1”=ABC0+ABC1+ABC1+ABC0+ABC1+ABC0+ABC1+ABC1用四選一用四選一74153Y=ABC+ABC+ABC+ ABC+ ABCAB 1D31D21D11D0 S1 A1 A074153Y2Y1 2D32D22D12D0 S2 YC“1”.1=ABC+ABC+ABC+AB1【例【例2】利用八選一數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù)利用八選一數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù) Y=ACD+ABCD+BC+BCDBADC0011011000110110111111111Y=DCB0+DC

43、B1+DCB0+DCB1 +DCBA+DCBA+DCBA+DCB1 74151D7D6D5D4D3D2D1D0A1A0YA2YDCB“1”A. . .1數(shù)據(jù)同比較器數(shù)據(jù)同比較器【例【例3】分析下面組合邏輯電路的邏輯功能分析下面組合邏輯電路的邏輯功能S2 S1 S0ES3S2S1YY D7 D6 D5 D4 D3 D2 D1 D0 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 A2 A1 A074LS15174LS138A2 A1 A0B2 B1 B0AB比較結(jié)果：比較結(jié)果：若若A=B，則則Y=0，反之，反之，Y=1。只能比較兩個(gè)二進(jìn)制數(shù)是否相同，只能比較兩個(gè)二進(jìn)制數(shù)是否相同，而不能比較其大小

44、。而不能比較其大小。1、一位、一位數(shù)值比較數(shù)值比較器器1.1.定義：用來比較兩個(gè)一位二進(jìn)制數(shù)大小的電路。定義：用來比較兩個(gè)一位二進(jìn)制數(shù)大小的電路。2.真值表：真值表：Ai Bi YAB0 0 00 1 01 0 11 1 00010YAB=AiBiYAB=AiBi3.3.邏輯圖：邏輯圖：YA=B=AiBi+AiBi=Ai Bi+AiBiYABAiBi11 & &=2、四位、四位數(shù)值比較數(shù)值比較器器A3A2 A1 A0B3B2 B1 B0從高位開始比較，從高位開始比較，若若A3B3 則則AB，若若A3B3 則則AB A B3XXX1 0 0A3 B2XX1 0 0A3 = B3A2 B1X1 0 0A3 = B3A2 =B2A1 B01 0 0A3 = B3A2 =B2A1 = B1A0 B00 1 0A3 = B3A2 =B2A1 = B1A0 =B00 0 1集成化四位集成化四位數(shù)值比較數(shù)值比較器器7485A3A1B3B1A2A0B2B0YABYA=