高速串行信號(hào)接收機(jī)測(cè)試_圖文

1、信號(hào)完整性分析基礎(chǔ)系列之十九高速串行信號(hào)接收機(jī)測(cè)試萬(wàn)力勱 美國(guó)力科公司成都代表處摘要：本文討論了高速串行信號(hào)接收機(jī)測(cè)試的必要性和方法，介紹了一種針對(duì)當(dāng)前主流串行信號(hào)標(biāo)準(zhǔn)的測(cè)試儀器PeRT3關(guān)鍵詞：高速串行信號(hào)；接收機(jī)測(cè)試；誤碼率測(cè)試；抖動(dòng)容限測(cè)試；力科PeRT31. 背景網(wǎng)絡(luò)、多媒體、移動(dòng)通信對(duì)提高數(shù)據(jù)吞吐率的需求與日俱增，推動(dòng)計(jì)算機(jī)和通信技術(shù)不斷突破速度極限。圖 1是當(dāng)前主流計(jì)算機(jī)外設(shè)總線的速率演變情況。 圖 1 主流高速串行標(biāo)準(zhǔn)演進(jìn)圖數(shù)據(jù)率越高，信道趨膚效應(yīng)和介質(zhì)損耗對(duì)信號(hào)質(zhì)量的影響越嚴(yán)重，在時(shí)域上表現(xiàn)為：邊沿變緩，碼間干擾加劇，抖動(dòng)增加。通常使用眼圖來(lái)評(píng)估高速信號(hào)質(zhì)量。下圖是三種速率的信

2、號(hào)在發(fā)送端和接收端分別測(cè)得的眼圖。可以明顯看出，速率越高，接收端的眼圖閉合程度越小。能否在接收端正確檢測(cè)出受損的信號(hào)，是高速收發(fā)器芯片設(shè)計(jì)者面臨的挑戰(zhàn)。 圖 2 不同速率信號(hào)的失真程度在以往的高速串行信號(hào)一致性測(cè)試標(biāo)準(zhǔn)里，一般都要求測(cè)試發(fā)送端性能，比如輸出電壓擺幅、上升時(shí)間、抖動(dòng)、眼圖等。隨著速率提高，僅僅測(cè)試信號(hào)發(fā)送端已經(jīng)不能保證高速鏈路能按預(yù)期性能正常工作，必須對(duì)接收機(jī)性能也進(jìn)行測(cè)試。USB 3.0、PCI Express 3.0以及SATA 和SAS 規(guī)范已經(jīng)明確要求進(jìn)行接收機(jī)測(cè)試。2. 接收機(jī)測(cè)試原理在發(fā)送器測(cè)試中，通常利用示波器直接測(cè)量輸出信號(hào)的幅度、上升/下降時(shí)間、眼圖和抖動(dòng)，從而

3、評(píng)估發(fā)送器的驅(qū)動(dòng)能力、預(yù)加重、參考時(shí)鐘穩(wěn)定性等各項(xiàng)性能。在接收端，典型的接收機(jī)芯片框圖如下： 圖 3 典型接收機(jī)內(nèi)部框圖它包含信號(hào)檢測(cè)（放大，均衡）基于鎖相環(huán)（PLL ）的時(shí)鐘恢復(fù)判決電路（并轉(zhuǎn)串，線路碼解碼）對(duì)接收機(jī)性能的測(cè)試實(shí)際就是對(duì)以上三個(gè)主要部件的性能測(cè)試：1）可以識(shí)別出多小幅度的信號(hào)，即接收靈敏度2）時(shí)鐘恢復(fù)電路中的鎖相環(huán)能否去除低頻抖動(dòng)3）能夠正確識(shí)別出帶有多大抖動(dòng)的數(shù)據(jù)，即抖動(dòng)容限不像發(fā)送端可以直接測(cè)量被測(cè)件（Device Under Test，DUT ）輸出的信號(hào)，信號(hào)進(jìn)入接收機(jī)內(nèi)部后無(wú)法直接觀測(cè)，一般使用儀器產(chǎn)生一定樣本量、一定特征的激勵(lì)數(shù)據(jù)流給DUT 。這些特征一般是多種形

4、式的“干擾”，儀器通過(guò)施加不同程度的“干擾”，測(cè)試接收機(jī)的表現(xiàn)。這種儀器一般是誤碼率測(cè)試儀（Bit Error Rate Tester，BERT ）。簡(jiǎn)單的說(shuō)，誤碼率測(cè)試就是發(fā)送已知數(shù)據(jù)給被測(cè)接收機(jī)芯片，通過(guò)量化被錯(cuò)誤判決數(shù)據(jù)的比例來(lái)衡量接收機(jī)芯片的性能。在功能上，誤碼率測(cè)試儀包括數(shù)據(jù)發(fā)生（Pattern Gernerter）和錯(cuò)誤檢測(cè)（Error Detetor）兩個(gè)部分，即前者產(chǎn)生激勵(lì)，后者檢測(cè)響應(yīng)。 圖 4 誤碼率測(cè)試儀工作原理框圖測(cè)試時(shí)，誤碼率測(cè)試儀和DUT 收發(fā)互連形成回環(huán)，如圖 5。Pattern Generator發(fā)出帶有“干擾”的信號(hào)給DUT 。DUT 將接收到的數(shù)據(jù)經(jīng)過(guò)內(nèi)部回

5、環(huán)又發(fā)送回給誤碼率測(cè)試儀。一般經(jīng)過(guò)DUT 內(nèi)部的檢測(cè)和時(shí)鐘域變換，發(fā)送回去的數(shù)據(jù)不再帶有“干擾”。 圖 5 誤碼率測(cè)試儀與DUT 回環(huán)連接DUT 一般有兩種回環(huán)模式：1）外部BERT （或稱Retimed Loopback） 圖 6 外部BERT 測(cè)試框圖DUT 將RX 端收到的BERT 數(shù)據(jù)從TX 端發(fā)送回去，由BERT 對(duì)比發(fā)送和接收到的數(shù)據(jù)2）內(nèi)部BERT 圖 7 內(nèi)部BERT 測(cè)試框圖DUT 直接對(duì)接收到的BERT 數(shù)據(jù)進(jìn)行誤碼判斷，并把誤碼率測(cè)試結(jié)果保存在DUT 寄存器里。BERT 通過(guò)讀取誤碼寄存器得到誤碼率測(cè)試結(jié)果。如前文所述，誤碼率測(cè)試儀能夠在激勵(lì)信號(hào)中注入一定程度的“干擾”，

6、并且“干擾”的特征參數(shù)可以定量調(diào)節(jié)，這些“干擾”包括：1）信號(hào)幅度信號(hào)從發(fā)送器輸出，經(jīng)過(guò)信道到達(dá)接收端，幅度可能衰減以至于接收機(jī)無(wú)法識(shí)別。因此誤碼率測(cè)試儀通過(guò)逐步降低激勵(lì)信號(hào)幅度，直到接收機(jī)芯片無(wú)法正確檢測(cè)出數(shù)據(jù)，從而獲得被測(cè)芯片的接收靈敏度。下圖是一個(gè)典型的測(cè)試結(jié)果圖，橫坐標(biāo)是激勵(lì)信號(hào)的差模幅度，縱坐標(biāo)代表共模偏置程度。綠色點(diǎn)表示接收機(jī)芯片能正常識(shí)別出該點(diǎn)代表的差模共模幅度，紅叉則表示不能正常接收。這樣能得一幅直觀的接收機(jī)靈敏度圖。 圖 8 接收靈敏度測(cè)試結(jié)果圖2）預(yù)加重(Pre-Emphasis高速串行信號(hào)普遍運(yùn)用預(yù)加重技術(shù)來(lái)補(bǔ)償信道對(duì)信號(hào)高頻分量的衰減。通過(guò)調(diào)節(jié)激勵(lì)信號(hào)預(yù)加重程度可以補(bǔ)償

7、測(cè)試夾具、電纜的影響，確保信號(hào)達(dá)到接收端后的幅度符合預(yù)期。下圖是一個(gè)預(yù)加重信號(hào)的眼圖。 圖 9 預(yù)加重后的信號(hào)眼圖3）抖動(dòng)接收機(jī)芯片中的時(shí)鐘恢復(fù)電路運(yùn)用鎖相環(huán)來(lái)跟蹤數(shù)據(jù)的跳變沿，其頻響是一個(gè)低通濾波器。當(dāng)串行數(shù)據(jù)信號(hào)的抖動(dòng)變化頻率較低時(shí)，處于直流到鎖相環(huán)截至頻率范圍以內(nèi)，鎖相環(huán)就能及時(shí)追蹤到數(shù)據(jù)跳變沿（即鎖住相位），輸出的時(shí)鐘與輸入數(shù)據(jù)同相（嚴(yán)格講相位差為固定常數(shù)），這樣抖動(dòng)為零。當(dāng)連續(xù)邊沿的抖動(dòng)變化太快時(shí)（即存在高頻抖動(dòng)時(shí)），鎖相環(huán)不能及時(shí)追蹤到邊沿的變化，于是輸出的時(shí)鐘和數(shù)據(jù)邊沿存在抖動(dòng)。誤碼率測(cè)試儀可以輸出含有定量正弦抖動(dòng)（即周期抖動(dòng)）和隨機(jī)抖動(dòng)的數(shù)據(jù)，從而評(píng)估接收機(jī)芯片的抖動(dòng)容限。圖

8、10 含有周期抖動(dòng)的激勵(lì)信號(hào)眼圖 圖 11 是一個(gè)抖動(dòng)容限測(cè)試結(jié)果圖，橫坐標(biāo)表示抖動(dòng)的頻率，縱坐標(biāo)表示抖動(dòng)的值。綠 色點(diǎn)表示在相應(yīng)抖動(dòng)激勵(lì)下，接收機(jī)的誤碼率測(cè)試可以通過(guò)（例如小于 10-12） ，紅叉表示不 能通過(guò)。圖中一條黑色的曲線是 USB3.0 規(guī)范要求的抖動(dòng)容限曲線。測(cè)試后，通過(guò)檢查曲線 下方是否有測(cè)試不通過(guò)點(diǎn)來(lái)判斷接收機(jī)特性是否符合標(biāo)準(zhǔn)。 圖 11 抖動(dòng)容限測(cè)試結(jié)果圖 4）時(shí)鐘擴(kuò)頻（Spread Spectrum Clocking，SSC） 時(shí)鐘擴(kuò)頻是用一個(gè)低頻信號(hào)去調(diào)制時(shí)鐘。 在頻譜上， 時(shí)鐘單一的譜線在調(diào)制后變?yōu)樵谝?定范圍內(nèi)分布，從而降低頻譜峰值水平。這是一種減小輻射發(fā)射峰值的

9、方法。目前高速串行 標(biāo)準(zhǔn)一般都要求支持時(shí)鐘擴(kuò)頻， 因此測(cè)試接收機(jī)能否識(shí)別出帶有擴(kuò)頻的數(shù)據(jù)也是重要的測(cè)試 內(nèi)容。 3.力科接收機(jī)測(cè)試方案-PeRT3 PeRT3 是 Protocol-enabled Receiver and Transmitter Tolerance Tester 的簡(jiǎn)寫，即具備協(xié)議 使能的接收機(jī)和發(fā)送器容限測(cè)試儀。包含 Eagle 和 Phoenix 兩個(gè)系列，外觀如下圖： 圖 12 力科 PeRT3 PeRT3 首先具備了 BERT 的 Pattern Generator 和 Error Detector 功能， 可以對(duì)激勵(lì)數(shù)據(jù)注 入前文所提到的各種“干擾” ，其次還具備業(yè)

10、界其他 BERT 所不具有的功能： 1 支持 USB3.0， Express， PCI SATA， 標(biāo)準(zhǔn)規(guī)定的接收機(jī)一致性測(cè)試。 SAS 目前是 SuperSpeed USB （USB3.0）Platform Interoperability Lab 采用和推薦的測(cè)試方案。 能夠自動(dòng)完成協(xié)議握手和 DUT 的初始化。 能夠自動(dòng)控制 DUT 進(jìn)入或退出回環(huán)模式。 如果沒(méi)有這項(xiàng)功能， 測(cè)試人員只能通過(guò)對(duì) DUT 相關(guān)寄存器進(jìn)行編程的方法使其進(jìn)入特定狀態(tài)，操作不方便。 2 3 1） USB3.0 收發(fā)器為補(bǔ)償發(fā)送和接收時(shí)鐘的頻率偏差，會(huì)在發(fā)送出去的碼流中加入一些 SKP 符號(hào)。這樣 BERT 的 Error Detector 將會(huì)收到測(cè)試碼和多余的 SKP 符號(hào)。傳統(tǒng)的 BERT 會(huì) 誤認(rèn)為測(cè)量到了誤碼。而力科 PeRT3 可以智能地添加和刪除 SKP 后，再來(lái)計(jì)算是否有誤 碼。 2） 支持 PCI Express Gen3 動(dòng)態(tài)均衡（Dynamic Equalization）測(cè)試 3） 除了可以測(cè)量誤比特率，還可以測(cè)量誤幀率（Frame Error Rate） ，識(shí)別和記錄協(xié)議層的 錯(cuò)誤。 如果配合示波器使用， PeRT3 能夠完成發(fā)送器和接收機(jī)的全面測(cè)試， 芯片設(shè)計(jì)者憑借這 些測(cè)試驗(yàn)證工具，可對(duì)其高速收發(fā)器的設(shè)計(jì)充滿信心。 參考文獻(xiàn) 1 David Li . Receiv