武漢大學(xué)計(jì)算機(jī)組成原理AB類AB卷及答案

1、武漢大學(xué)計(jì)算機(jī)學(xué)院2010-2011學(xué)年第一學(xué)期2009級(jí)計(jì)算機(jī)組成原理 期末考試試題A卷(閉卷)學(xué)號(hào)_ 班級(jí) _ 姓名_ 成績(jī)_一、單項(xiàng)選擇題（每小題2分，共20分）1 如果用一位符號(hào)位表示數(shù)據(jù)的正負(fù)，0代表正號(hào)，1代表負(fù)號(hào)，其余的代碼用數(shù)據(jù)的絕對(duì)值表示的機(jī)器碼是_。A. 原碼 B. 反碼 C. 補(bǔ)碼 D. 移碼2 浮點(diǎn)數(shù)的精度取決于_ 。A. 尾數(shù)的位數(shù) B. 階碼 C.尾數(shù)的編碼 D. 基數(shù)3 以下 _ 是零的一個(gè)原碼。A. 11111111 B. 10000000 C. 01111111 D.110000004 動(dòng)態(tài)RAM的刷新是以 _ 為單位進(jìn)行的。A. 存儲(chǔ)單元 B. 行 C. 塊

2、 D. 字節(jié)5 在虛擬存儲(chǔ)器中，_主存的命中率越高。A. 頁面越大 B. 主存容量越大 C. 段越長(zhǎng) D. 輔存容量越大6 在Cache的地址映像中，若主存中的任意一塊均可以映射到Cache內(nèi)的任意一塊的位置上，則這種方法稱為 _ 。A. 全相聯(lián)映像 B. 直接映像 C. 組相聯(lián)映像 D. 混合映像7 在指令格式設(shè)計(jì)中，采用擴(kuò)展操作碼的目的是_。A. 增加指令長(zhǎng)度 B. 增加地址碼數(shù)量 C. 增加指令數(shù)量 D. 增加尋址空間 8 指令操作所需要的數(shù)據(jù)不會(huì)來自_ 。A. 寄存器 B. 指令本身 C. 主存中 D. 控制存儲(chǔ)器9 能夠改變程序執(zhí)行順序的是 _ 指令。A. 數(shù)據(jù)傳送 B. 移位操作

3、C. I/O D. 轉(zhuǎn)子程序10在控制器的信號(hào)中，相容的信號(hào)是 _ 信號(hào)。A. 可以同時(shí)出現(xiàn)的 B. 可以相繼出現(xiàn)的 C. 可以相互替代的 D. 可以相互容錯(cuò)的二、運(yùn)算方法與運(yùn)算器分析題（共20分）1（10分）在定點(diǎn)補(bǔ)碼加法運(yùn)算中，產(chǎn)生溢出的條件是什么？寫出兩種溢出判斷方法，并分析判斷溢出的過程。 2（10分）圖一是一個(gè)（7，4）循環(huán)海明碼編碼器的原理圖，該碼的生成多項(xiàng)式是G(x)=x3+x+1，它由三個(gè)延遲電路D和兩個(gè)異或門組成。如果輸入的信息碼為1001，分析該電路的編碼輸出，寫出編碼過程和輸出信息。 DDD輸入輸出圖一 （7，4）編碼器原理圖三、指令系統(tǒng)與控制器設(shè)計(jì)題（共20分）某一單總

4、線的CPU內(nèi)部結(jié)構(gòu)如圖二所示，分析下面指令的功能，寫出執(zhí)行下面指令執(zhí)行過程的微操作控制信號(hào)。（1）ADD R1, (mem)（2）STORE (mem), R1圖二 單總線CPU結(jié)構(gòu)圖四、存儲(chǔ)系統(tǒng)與存儲(chǔ)結(jié)構(gòu)分析題（共20分）一個(gè)組相聯(lián)映像Cache有64個(gè)存儲(chǔ)塊構(gòu)成，每組包含4個(gè)存儲(chǔ)塊，主存包含4096個(gè)存儲(chǔ)塊，每塊由128個(gè)字組成，以字作為訪存地址單位。（1）（10分）計(jì)算主存地址有多少位？Cache地址有多少位？并畫出地址結(jié)構(gòu)圖。（2）（10分）計(jì)算主存地址格式中區(qū)號(hào)、組號(hào)、塊號(hào)和塊內(nèi)地址字段的位數(shù)。五、輸入輸出系統(tǒng)設(shè)計(jì)題（共20分）在單級(jí)中斷系統(tǒng)中，采用串行鏈接電路實(shí)現(xiàn)具有公共請(qǐng)求線的中

5、斷裁決，發(fā)出中斷請(qǐng)求的設(shè)備在獲取中斷允許信號(hào)時(shí)將中斷向量放在數(shù)據(jù)總線上，未發(fā)出中斷請(qǐng)求的設(shè)備將收到的中斷允許信號(hào)傳遞給下一個(gè)設(shè)備你，請(qǐng)?jiān)O(shè)計(jì)一個(gè)這樣的設(shè)備接口上中斷判優(yōu)和中斷向量生成電路。武漢大學(xué)計(jì)算機(jī)學(xué)院2010-2011學(xué)年第一學(xué)期2009級(jí)計(jì)算機(jī)組成原理 期末考試試題A類A卷(閉卷)參考答案一、單項(xiàng)選擇題（每題2分，共20分）答：1.A 2.A 3.B 4.B 5.B 6.A 7.C 8.D 9.D 10.A二、運(yùn)算方法與運(yùn)算器分析題（共20分）1（10分）答：定點(diǎn)補(bǔ)碼加法運(yùn)算中產(chǎn)生溢出的條件是兩個(gè)相同的數(shù)相加超過了定點(diǎn)數(shù)的表示范圍。溢出判斷方法有以下三種：方法一設(shè)x的符號(hào)為xf，y的符號(hào)

6、為yf，運(yùn)算結(jié)果的符號(hào)為Sf。溢出邏輯表達(dá)式：，若V0無溢出；V1有溢出。方法二若最高數(shù)值位向符號(hào)位的進(jìn)位值C與符號(hào)位產(chǎn)生的進(jìn)位輸出值S 相同時(shí)，則沒有溢出發(fā)生；如果兩個(gè)進(jìn)位值不同，則有溢出發(fā)生。溢出表達(dá)式： VSC。方法三：設(shè)左邊第一位為第一符號(hào)位Sf1，相鄰的為第二符號(hào)位Sf2。則：00表示正號(hào)、01表示產(chǎn)生正向溢出、11表示負(fù)號(hào)、10表示產(chǎn)生了負(fù)向溢出。溢出邏輯表達(dá)式：VSf1Sf2，若V0無溢出；V1有溢出。2（10分）答：向輸入端輸入信息碼1001000的過程中，電路編碼過程如下表描述。輸入信息D觸發(fā)器延遲狀態(tài)輸出信息100010110000111100100110000111000

7、11得到的輸出信息碼為1010011。三、指令系統(tǒng)與控制器設(shè)計(jì)題（共20分）（1）（10分）指令的含義是將R1的內(nèi)容加上存儲(chǔ)器中的內(nèi)容，結(jié)果寫入R1，存儲(chǔ)器采用間接尋址。微操作信號(hào)如下：PCAR,讀PC+1PCDBDRDRIRIR（地址段）AR，讀DBDRDRALUR1+ALUGRGRR1（2）（10分）指令的含義是將R1的內(nèi)容寫入存儲(chǔ)器，存儲(chǔ)器采用間接尋址。微操作信號(hào)如下：PCAR，讀PC+1PCDBDRDRIRIR（地址段）AR，讀DBDRDRARR1DR，寫四、存儲(chǔ)系統(tǒng)與存儲(chǔ)結(jié)構(gòu)分析題（共20分）（1）（10分）主存包含4096=212個(gè)塊，所以主存塊地址是12位；Cache中包含64=

8、26個(gè)塊，所以Cache的塊地址是6位（包括組號(hào)和塊號(hào)）；每個(gè)塊包含128=27個(gè)字，所以塊內(nèi)地址是7位。所以主存地址為12+7=19位，Cache地址為6+7=13位。如下圖所示。區(qū)號(hào) 組號(hào) 塊號(hào) 塊內(nèi)地址 12 76 2（2）（10分）由上圖可以計(jì)算出：區(qū)號(hào)為19-13=6位，組號(hào)為6-2=4位，塊號(hào)為2位，塊內(nèi)地址為7位。五、輸入輸出系統(tǒng)設(shè)計(jì)題（共20分）答：在鏈?zhǔn)街袛嗖脹Q方式中，優(yōu)先級(jí)最高的設(shè)備放在鏈的第一個(gè)位置。優(yōu)先級(jí)裁決電路如下：（畫出其中一級(jí)即可）D7向量編碼電路 00010000 00010001 00010010 00010011 5V D0 SB1 SB2 SB3 SB4I

9、NTA& & & & INTOINTI ISl IRl IS2 IR2 IS3 IR3 IS4 IR4 cba & & & &INTR 排隊(duì)電路 IRl IR2 IR3 IR4 & & & &中斷請(qǐng)求寄存器 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 中斷屏蔽寄存器 1 2 3 4 1 2 3 4武漢大學(xué)計(jì)算機(jī)學(xué)院 2010-2011學(xué)年第一學(xué)期2009級(jí)計(jì)算機(jī)組成原理 期末考試試題A類B卷（閉卷）學(xué)號(hào)_ 班級(jí) _ 姓名_ 成績(jī)_一、單項(xiàng)選擇題（每小題2分，共30分）1. 馮&#

10、183;諾依曼計(jì)算機(jī)中指令和數(shù)據(jù)均以二進(jìn)制形式存放在存儲(chǔ)器中，CPU區(qū)分它們的依據(jù)是： A. 指令操作碼的譯碼結(jié)果 B指令和數(shù)據(jù)的尋址方式C. 指令周期的不同階段 D指令和數(shù)據(jù)所在的存儲(chǔ)單元2. 浮點(diǎn)數(shù)加減運(yùn)算過程一般包括對(duì)階、尾數(shù)運(yùn)算、規(guī)格化、舍入和判溢出等步驟。設(shè)浮點(diǎn)數(shù)的階碼和尾數(shù)均采用補(bǔ)碼表示，且位數(shù)分別為5位和7位(均含2位符號(hào)位)。若有兩個(gè)數(shù)X=27×29/32，Y=25×5/8，則浮點(diǎn)加法計(jì)算X+Y的最終結(jié)果是： A00111 1100010 B00111 0100010 C01000 0010001 D. 發(fā)生溢出3. 十進(jìn)制數(shù)5的單精度浮點(diǎn)數(shù)IEEE 754

11、代碼為:A. B. C. 4某計(jì)算機(jī)的Cache共有16塊，采用2路組相聯(lián)映射方式，每個(gè)主存塊大小為32字節(jié)，按字節(jié)編址。主存129號(hào)單元所在主存塊應(yīng)裝入到Cache的組號(hào)是：A0 B2 C4 D65某計(jì)算機(jī)主存容量為64KB其中ROM區(qū)為4KB其余為RAM區(qū)，按字節(jié)編址；現(xiàn)要用2K×8位的ROM芯片和4K×4位的RAM芯片來設(shè)計(jì)該存儲(chǔ)器，則需要上述規(guī)格的ROM芯片數(shù)和RAM芯片數(shù)分別是： A1、15 B2、15 C1、30 D. 2、306有一個(gè)lK×l的DRAM芯片，芯片內(nèi)是32×32結(jié)構(gòu)，采用分散刷新方式，如果刷新間隔不超過2ms，刷新信號(hào)的周期是

12、 。A625us B625us C0625us D2ms7 某機(jī)器字長(zhǎng)16位，主存按字節(jié)編址，轉(zhuǎn)移指令采用相對(duì)尋址，由兩個(gè)字節(jié)組成，第一字節(jié)為操作碼字段，第二字節(jié)為相對(duì)位移量字段。假定取指令時(shí)，每取一個(gè)字節(jié)PC自動(dòng)加1。若某轉(zhuǎn)移指令所在主存地址為2000H，相對(duì)位移量字段的內(nèi)容為06H，則該轉(zhuǎn)移指令成功轉(zhuǎn)以后的目標(biāo)地址是：A2006H B. 2007H C2008H D .2009H8.下列關(guān)于RISC的敘述中，錯(cuò)誤的是A. RISC普遍采用微程序控制器 B. RI SC大多數(shù)指令在一個(gè)時(shí)鐘周期內(nèi)完C. RISC的內(nèi)部通用寄存器數(shù)量相對(duì)CISC多D. RISC的指令數(shù)、尋址方式和指令格式種類相

13、對(duì)CI SC少9. 某計(jì)算機(jī)的指令流水線由四個(gè)功能段組我。指令流經(jīng)各功能段的時(shí)間(忽略各功能段之間的緩存時(shí)間)分別是90ns、80ns、70ns和60ns則該計(jì)算機(jī)的CPU時(shí)鐘周期至少是：A. 90ns B. 80ns C70ns D60ns10. 相對(duì)于微程序控制器，硬布線控制器的特點(diǎn)是：A指令執(zhí)行速度慢，指令功能的修改和擴(kuò)展容易B指令執(zhí)行速度慢，指令功能的修改和擴(kuò)展難C指令執(zhí)行速度快，指令功能的修改和擴(kuò)展容易D指令執(zhí)行速度快，指令功能的修改和擴(kuò)展難11. 假設(shè)某系統(tǒng)總線在一個(gè)總線周期中并行傳輸4字節(jié)信息一個(gè)總線周期占用2個(gè)時(shí)鐘周期，總線時(shí)鐘頻率為10MHZ，則總線帶寬是：A10MB/S B

14、. 20MB/S C10 MB/S D80 MB/S12假設(shè)某計(jì)算機(jī)的存儲(chǔ)系統(tǒng)由出Cache和主存組成，某程序執(zhí)行過程中訪存1000次，其中訪問Cache缺失50次，則Cache的命中率是： A5% B. 9.5% C50% D95%13一個(gè)分段存儲(chǔ)管理系統(tǒng)中，地址長(zhǎng)度為32位其中段號(hào)8位，則最大段長(zhǎng)是 A28字節(jié) B218字節(jié) C224字節(jié) D. 232字節(jié)14分區(qū)分配內(nèi)存管理方式的主要保護(hù)措施是：A界地址保護(hù) B程序代碼保護(hù) C數(shù)據(jù)保護(hù) D. 棧保護(hù)15下列選項(xiàng)中能引起外部中斷的事件是：A鍵盤輸入 B除數(shù)為0 C浮點(diǎn)運(yùn)算下溢 D訪存缺頁二、（16分）（1） 在恢復(fù)余數(shù)法中，若第i次求商的余

15、數(shù)為Ri,下一次求商的余數(shù)為Ri+1, 證明不恢復(fù)余數(shù)法中加減交替法運(yùn)算規(guī)則的正確性。（2）已知接收到的海明碼為01001l1 (偶校驗(yàn))，問有沒有錯(cuò)誤？傳送的信息是什么？三、（12分）某半導(dǎo)體存儲(chǔ)器容量為15KB，其中固化區(qū)8KB，可選EPROM芯片為4K×8位；隨機(jī)讀寫區(qū)7KB，可選SRAM芯片有：4K×4位、2K×4位、IK×4位。地址總線A15A0，雙向數(shù)據(jù)總線D7D0，為讀寫控制信號(hào)，為低電平時(shí)允許存儲(chǔ)器工作信號(hào)。設(shè)計(jì)并畫出該存儲(chǔ)器邏輯圖。四、(15分) 請(qǐng)求分頁管理系統(tǒng)中，假設(shè)某程序的頁表內(nèi)容如下表所示 虛頁號(hào)主存實(shí)頁面號(hào) 有效位0101H1

16、1-02254H1頁面大小為4KB，一次內(nèi)存的訪問時(shí)間是l00ns一次快表(TLB)的訪問時(shí)間是10ns，處理一次缺頁的平均時(shí)間為108ns(已含更新TLB和頁表的時(shí)間)，設(shè)內(nèi)存只為該程序分配頁表中的2個(gè)頁面，采用最近最少使用置換算法(LRU)。假設(shè)TLB初始為空; 地址轉(zhuǎn)換時(shí)先訪問TLB，若TLB未命中，再訪問頁表；同時(shí)將該頁面放入TLB; 有效位為0表示頁面不在內(nèi)存，產(chǎn)生缺頁中斷，調(diào)入該頁面或置換頁表中頁面后合成物理地址后訪存。設(shè)有虛地址訪問序列2362H、1565H、25A5H請(qǐng)問：依次訪問上述三個(gè)虛地址，各需多少時(shí)間? 物理地址分別是多少? 給出過程。五、（15分） 某計(jì)算機(jī)字長(zhǎng)16位

17、，采用16位定長(zhǎng)指令字結(jié)構(gòu)，部分?jǐn)?shù)據(jù)通路結(jié)構(gòu)如圖所示，所有控制信號(hào)為l時(shí)表示有效，為0表示無效，例如控制信號(hào)MDRinE為1表示允許數(shù)據(jù)從DB打入MDR，MDRin為1表示允許數(shù)據(jù)從內(nèi)總線打入MDR。假設(shè)MAR的輸出一直處于使能狀態(tài)，加法指令A(yù)DD R0，（R1）的功能為(R0) + (R1)(R1)，即將R0中的數(shù)據(jù)與R1的內(nèi)容所指主存單元中的數(shù)據(jù)相加，并將結(jié)果送入Rl的內(nèi)容所指主存單元中保存。寫出其指令操作流程圖并分解為微操作序列。六(12分) 某計(jì)算機(jī)的CPU主頻為500MHZ，CPI為5（即執(zhí)行每條指令平均需5個(gè)時(shí)鐘周期)。假定某外設(shè)的數(shù)據(jù)傳輸率為0.5 MB/S，采用中斷方式與主機(jī)進(jìn)

18、行數(shù)據(jù)傳送，以32位為傳輸單位對(duì)應(yīng)的中斷服務(wù)程序包含18條指令，中斷服務(wù)的其他開銷相當(dāng)于2條指令的執(zhí)行時(shí)間。請(qǐng)回答下列問題，要求給出計(jì)算過程。 (1) 在中斷方式下，CPU用于該外設(shè)I/O的時(shí)間占整個(gè)CPU時(shí)間的百分比是多少?（2) 當(dāng)該外設(shè)的數(shù)據(jù)傳輸率達(dá)到5MB/S時(shí)，改用DMA方式傳送數(shù)據(jù)。假設(shè)每次DMA傳送大小為5000B且DMA預(yù)處理和后處理的總開銷為500個(gè)時(shí)鐘周期，則CPU用于該外設(shè)I/O的時(shí)間整個(gè)CPU時(shí)間的百分比是多少?(假設(shè)DMA與CPU之間沒有訪存沖突)。武漢大學(xué)計(jì)算機(jī)學(xué)院2010-2011學(xué)年第一學(xué)期2009級(jí)計(jì)算機(jī)組成原理 期末考試試題A類B卷(閉卷)參考答案一、單項(xiàng)選

19、擇題（每小題2分，共30分）1、C 2、D 3、B 4、C 5、D 6、A 7、C 8、A 9、A 10、D11、B 12、D 13、C 14、A 15、A二、（16分）（1） 在恢復(fù)余數(shù)法中，若第i次求商的余數(shù)為Ri,下一次求商的余數(shù)為Ri+1, 證明不恢復(fù)余數(shù)法中加減交替法運(yùn)算規(guī)則的正確性。證明：在恢復(fù)余數(shù)法中：當(dāng)余數(shù)為負(fù)時(shí)，商上0，恢復(fù)余數(shù),左移一位，再減去除數(shù)，即：若 Ri<0 Ri+1 = 2 (Ri + Y) Y = 2 Ri + Y ; 當(dāng)余數(shù)為正時(shí)，商上1，左移一位，再減去除數(shù)，即：若 Ri>0 Ri+1 = 2 Ri - Y;所以加減交替法的原碼除法運(yùn)算的規(guī)則是：

20、當(dāng)余數(shù)為負(fù)時(shí)，商上0，余數(shù)左移一位，再加上除數(shù)；當(dāng)余數(shù)為正時(shí)，商上1，余數(shù)左移一位，再減去除數(shù)。（2）已知接收到的海明碼為01001l1 (偶校驗(yàn))，問有沒有錯(cuò)誤？傳送的信息是什么？解：糾錯(cuò)過程如下：D3D2D1P3D0P2P10100111第一組第二組第三組 S1=1357=0 S2=2367=1 S3=4567=1 所以S3S2S1=110，第6位出錯(cuò)，可糾正為0000111，故欲傳送的信息為0001。三、（12分）解：該存儲(chǔ)器的地址分配如下： 4K× 8 EPROM 0000 H0FFFH 4K× 8 EPROM 0100H 1FFFH 4K×4 RAM(2

21、片) 2000H 2FFFH 2K×4 RAM(2片) 3000H37FFH 1K×4 RAM(2片) 3800H3BFFH 存儲(chǔ)器邏輯圖如圖所示。四、（15分）解：五、（15分）解： 操作流程圖和微操作序列如下：六、（12分）解：(1) 在中斷方式下，每32位(4B)被中斷一次，故每秒中斷 0.5MB/4B = 0.5×106/4 = 12.5×104次1秒鐘用于中斷的時(shí)鐘周期數(shù)為：（18+2）×5×12.5×104 = 12.5×106因?yàn)镃PU主頻為500MHZ，所以 CPU用于該外設(shè)I/O的時(shí)間占整個(gè)CPU

22、時(shí)間的百分比是： 12.5×106 /500×10-6= 0.025 =2.5%(2) 在DMA方式下，每秒進(jìn)行DMA操作5MB/5000B =103次,1秒鐘之內(nèi)用于DMA操作的時(shí)鐘周期數(shù)為：500×103 因?yàn)镃PU主頻為500MHZ，故在DMA方式下，CPU用于該外設(shè)I/O的時(shí)間整個(gè)CPU時(shí)間的百分比是: 500×103/500×10-6 = 10-3 = 0.1 %武漢大學(xué)計(jì)算機(jī)學(xué)院2010-2011學(xué)年第一學(xué)期2009級(jí)計(jì)算機(jī)組成原理 期末考試試題B類A卷(閉卷)學(xué)號(hào)_ 班級(jí) _ 姓名_ 成績(jī)_一、單項(xiàng)選擇題（每小題2分，共20分）1

23、、定點(diǎn)數(shù)運(yùn)算發(fā)生溢出時(shí)應(yīng)該 _。A輸出錯(cuò)誤信息 B舍入處理C向左規(guī)格化 D向右規(guī)格化2、尾數(shù)采用補(bǔ)碼的浮點(diǎn)數(shù)運(yùn)算中，出現(xiàn) _ 情況應(yīng)該進(jìn)行規(guī)格化處理。A符號(hào)位與最高數(shù)值位不同 B符號(hào)位與最高數(shù)值位相同C符號(hào)位與最低數(shù)值位不同 D符號(hào)位與最低數(shù)值位相同3、SRAM寫入數(shù)據(jù)的條件是 _。AAB有效比R/W#0早到達(dá) BAB有效與R/W#0同時(shí)到達(dá)CAB有效比R/W#0遲到達(dá) DAB有效與ADS#0同時(shí)到達(dá)4、DRAM地址分兩次輸入（行選通RAS#、列選通CAS#）的目的是_。A提高速度 B減少芯片引出線 C刷新D電平需要5、半導(dǎo)體存儲(chǔ)器速度最快的是 _。AEPROM BDRAM CSRAM DFL

24、ASH MEMORY6、多體交叉存儲(chǔ)器主要解決的問題是 _。A擴(kuò)充主存儲(chǔ)器的容量 B提高主存儲(chǔ)器數(shù)據(jù)傳輸率C減少主存儲(chǔ)器芯片數(shù)量 D簡(jiǎn)化線路結(jié)構(gòu) 7、某主機(jī)的Cache容量是256塊，采用直接映像方式，主存中的第i塊將會(huì)映像到Cache的第 _ 塊中。A256 Bi(mod256) Ci Di+18、在磁盤存儲(chǔ)器中，以下正確的描述是 _。A各磁道的位密度相等 B內(nèi)圈磁道的位密度較大C外圈磁道的位密度較大 D內(nèi)外圈磁道的位密相等9、FM的編碼效率是 _。A50 B25 C75 D10010、DLL磁記錄方式的優(yōu)點(diǎn)是 _。A自同步能力強(qiáng) B抗干擾能力強(qiáng)且存儲(chǔ)密度高C讀寫電路簡(jiǎn)單 D可以提高磁盤傳輸

25、率二、運(yùn)算方法與運(yùn)算器分析題（共20分）某機(jī)字長(zhǎng)32位，浮點(diǎn)表示時(shí)，階碼占8位，尾數(shù)占24位，各包含一位符號(hào)位，問： 帶符號(hào)定點(diǎn)小數(shù)的最大表示范圍是多少? （4分） 帶符號(hào)定點(diǎn)整數(shù)的最大表示范圍是多少? （4分） 浮點(diǎn)表示時(shí)，最大的正數(shù)是多少? （4分） 浮點(diǎn)表示時(shí)，最大的負(fù)數(shù)是多少? （4分） 浮點(diǎn)表示時(shí)，最小的規(guī)格化正數(shù)是多少? （4分）三、指令系統(tǒng)與控制器設(shè)計(jì)題（共20分）設(shè)有一臺(tái)計(jì)算機(jī)，其指令長(zhǎng)度為16位，指令格式如下： 15 11 10 8 7 6 5 0 OP R M D其中OP為操作碼，占5位；R為寄存器編號(hào)，占3位，可有8個(gè)寄存器; M為尋址方式，占2位，與D一起決定源操作數(shù)，

26、規(guī)定如下： M=00，為立即尋址，D為立即數(shù)； M=01，為相對(duì)尋址，D為位移量； M=10，為變址尋址，D為位移量；假定要執(zhí)行的指令為加法指令，存放在001000單元中，D的值為01，該指令執(zhí)行前存儲(chǔ)器和有關(guān)寄存器的存儲(chǔ)情況如圖一所示，其中地址碼和數(shù)據(jù)是八進(jìn)制表示。在以下幾種情況下，該指令執(zhí)行后，R0和PC的內(nèi)容為？若M=00，(R0)= (1) ； （5分）若M=01，(R0)= (2) ； （5分）若M=10，(R0)= (3) ； （5分）PC= (4) ； （5分）圖一 寄存器與存儲(chǔ)器狀態(tài)圖四、存儲(chǔ)系統(tǒng)與存儲(chǔ)結(jié)構(gòu)分析題（共20分）一個(gè)虛擬存儲(chǔ)器有8個(gè)頁面，頁面大小為1 024字，內(nèi)存

27、有4個(gè)頁面框架，頁面的內(nèi)容為： 虛頁號(hào) 0 1 2 3 4 5 6 7 實(shí)頁號(hào) 3 1 - - 2 - 0 -對(duì)應(yīng)以下虛擬地址的主存地址是什么？哪些虛擬地址將引起頁面失效？ （1）0 （2）3728 （3）1023 （4）1025 （5）4096五、輸入輸出系統(tǒng)設(shè)計(jì)題（共20分）下圖是一模型機(jī)的中斷方式輸入輸出的示意圖，圖中EI和IM分別為接口和主機(jī)的屏蔽觸發(fā)器，IR為中斷請(qǐng)求觸發(fā)器，當(dāng)從外部設(shè)備輸入數(shù)據(jù)時(shí)，說明圖中標(biāo)號(hào)到的動(dòng)作含意。CPU I/O接口 I/O設(shè)備武漢大學(xué)計(jì)算機(jī)學(xué)院2010-2011學(xué)年第一學(xué)期2009級(jí)計(jì)算機(jī)組成原理 期末考試試題B類A卷(閉卷)參考答案一、單項(xiàng)選擇題（每小題

28、2分，共20分）1、A 2、B 3、A 4、B 5、C 6、B 7、B 8、B 9、A 10、B 二、運(yùn)算方法與運(yùn)算器分析題（共20分）用原碼表示時(shí)，帶符號(hào)定點(diǎn)小數(shù)的最大表示范圍是：(1231)1231用補(bǔ)碼表示時(shí)，帶符號(hào)定點(diǎn)小數(shù)的最大表示范圍是：11231用原碼表示時(shí)，帶符號(hào)定點(diǎn)整數(shù)的最大表示范圍是：(2311)2311用補(bǔ)碼表示時(shí)，帶符號(hào)定點(diǎn)整數(shù)的最大表示范圍是：2312311浮點(diǎn)表示時(shí)，最大的正數(shù)是： (1223)×2127浮點(diǎn)表示時(shí)，最大的負(fù)數(shù)是：規(guī)格化：(21223)×2128 ； 非規(guī)格化：223×2128 浮點(diǎn)表示時(shí)，最小的規(guī)格化正數(shù)是：21

29、5;2128三、指令系統(tǒng)與控制器設(shè)計(jì)題（共20分）解：從001000單元中的108位可知，指令使用R0寄存器，指令為加法指令。(1)M=00時(shí)，為立即尋址，D為立即數(shù)01。 運(yùn)算結(jié)果=(R0)D=00001501=000016，(R0)=000016。(2)M=01時(shí)，為相對(duì)尋址，D為位移量， 操作數(shù)地址=(PC)D= 00100101=001002 運(yùn)算結(jié)果=(R0)(001002)=000015001150 =001165， (R0)=001165。(3)M=10時(shí)，為變址尋址，D為位移量， 操作數(shù)地址=(變址寄存器)D= 00100201=001003 運(yùn)算結(jié)果=(R0)(001003)

30、=000015001250 =001265， (R0)=001265。(4)無論尋址方式如何，指令執(zhí)行后，PC的內(nèi)容自動(dòng)加一，指向下一單元的指令。所以(PC)=001001四、存儲(chǔ)系統(tǒng)與存儲(chǔ)結(jié)構(gòu)分析題（共20分）答:（1）0地址對(duì)應(yīng)于的實(shí)頁面為3、頁內(nèi)地址0，所以主存地址是：11 0000000000=C00H（2）3728÷1024=3656，虛頁面3將引起頁面失效。 （3）1023÷1024=01023 虛頁面0地址對(duì)應(yīng)的實(shí)頁面為3、頁內(nèi)地址1023；所以主存地址是：11 1111111111=FFFH（4）1025÷1024=11 虛頁面1地址對(duì)應(yīng)的實(shí)頁面為

31、1、頁內(nèi)地址1；所以主存地址是：01 0000000001=401H（5）4096÷1024=40 虛頁面4地址對(duì)應(yīng)的實(shí)頁面為2、頁內(nèi)地址0；所以主存地址是：10 0000000000=800五、輸入輸出系統(tǒng)設(shè)計(jì)題（共20分）答： 由程序啟動(dòng)外部設(shè)備，將外部設(shè)備接口“忙”標(biāo)志置“1”； 接口向外發(fā)出啟動(dòng)信號(hào)； 數(shù)據(jù)從外設(shè)傳送到接口； 設(shè)備動(dòng)作結(jié)束，給接口“就緒”信號(hào)； 允許中斷EI觸發(fā)器為“1”接口向CPU發(fā)中斷請(qǐng)求信號(hào)； 一條指令完成后CPU檢查中斷請(qǐng)求，并置“1”中斷請(qǐng)求觸發(fā)器IR； 若中斷屏蔽觸發(fā)器IM為“0”，CPU受理外設(shè)中斷時(shí)，向外設(shè)發(fā)出響應(yīng)關(guān)中斷； 轉(zhuǎn)向設(shè)備中斷服務(wù)程序

32、入口； 中斷服務(wù)程序通過I/O指令把接口數(shù)據(jù)送CPU寄存器； CPU發(fā)出控制信號(hào)將接口中“忙”觸發(fā)器BS，“準(zhǔn)備好”觸發(fā)器RD復(fù)位，以便下次輸入。 武漢大學(xué)計(jì)算機(jī)學(xué)院2010-2011學(xué)年第一學(xué)期2009級(jí)計(jì)算機(jī)組成原理 期末考試試題B類B卷(閉卷)學(xué)號(hào)_ 班級(jí) _ 姓名_ 成績(jī)_一、單項(xiàng)選擇題（每小題2分，共20分）1、機(jī)器運(yùn)算發(fā)生溢出的根本原因是 _。A數(shù)據(jù)的位數(shù)有限 B運(yùn)算中將符號(hào)位的進(jìn)位丟棄C運(yùn)算中將符號(hào)位的借位丟棄 D數(shù)據(jù)運(yùn)算中的錯(cuò)誤2、在Cache更新時(shí)，把數(shù)據(jù)同時(shí)寫入Cache和主存的策略是 _。A寫直達(dá) B寫回法C按寫分配法 D不按寫分配法 3、層次化存儲(chǔ)器結(jié)構(gòu)的設(shè)計(jì)是依據(jù) _

33、 原理。A存儲(chǔ)器周期性 B存儲(chǔ)器強(qiáng)制性 C訪存局部性 D容量失效性4、在虛擬存儲(chǔ)器中為了提高主存的命中率，可以采取的措施是 _。A增大主存容量 B增大輔存容量C增大Cache容量 D將LRU算法改為FIFO算法5、以下錯(cuò)誤的敘述是 _。ARAID0采用鏡像盤 BRAID1采用磁盤鏡像CRAID2采用海明碼校驗(yàn) DRAID3采用奇偶校驗(yàn)6、在采用增量方式的微指令中，下一條微指令的地址 _。A在微指令計(jì)數(shù)器中 B在微指令寄存器中 C在程序計(jì)數(shù)器中 D在本條微指令的順序控制字段中7、垂直型微指令的特點(diǎn)是 _。A微指令格式垂直表示 B控制信號(hào)經(jīng)過編碼 C采用微操作碼 D多層次表示8、組合邏輯控制器中，

34、微操作信號(hào)的形成主要與 _信號(hào)有關(guān)。A指令操作碼 B指令譯碼信號(hào)和時(shí)鐘C指令地址碼 D狀態(tài)信號(hào)與條件9、通道處理器不具備_功能。A中斷 BDMAC程序控制 D數(shù)據(jù)運(yùn)算10、硬盤的輸入輸出適合采用 _方式。A程序查詢 B程序中斷 CDMA DIOP二、運(yùn)算方法與運(yùn)算器分析題（共20分）一種（7，4）海明碼的定義為：由4個(gè)信息位 按以下模2加法運(yùn)算方式構(gòu)成3個(gè)校驗(yàn)位：將這些信息位和校驗(yàn)位構(gòu)成碼字w，即1、（10分）計(jì)算相應(yīng)的（7，4）海明碼的全部碼字。2、（10分）用組合邏輯設(shè)計(jì)一個(gè)海明碼的編碼器和譯碼器。三、指令系統(tǒng)與控制器設(shè)計(jì)題（共20分）某一單流水線處理機(jī)，包含取指、譯碼、執(zhí)行3個(gè)功能段。取

35、指、譯碼各需1T；在執(zhí)行段，MOV操作需2T，ADD操作需3T，MUL操作需4T；各操作在1T內(nèi)取數(shù)，在最后1T寫結(jié)果。執(zhí)行下面程序后按要求分析指令流水線的功能。k：MOV R1,R0 ；R1 (R0) k+1：MUL R0,R2,R1 ；R0(R1)*(R0) k+2：ADD R0,R2,R1 ；R0(R2)+(R3)1、（5分）設(shè)計(jì)并畫出流水線功能段的結(jié)構(gòu)圖。2、（10分）考慮指令數(shù)據(jù)相關(guān)性，設(shè)計(jì)并畫出指令執(zhí)行過程流水線的時(shí)空?qǐng)D。3、（5分）為了加快速度，可以采取那些改進(jìn)措施。四、存儲(chǔ)系統(tǒng)與存儲(chǔ)結(jié)構(gòu)分析題（共20分）某計(jì)算機(jī)的主存Cache存儲(chǔ)器層次采用組相聯(lián)映射方式，字塊大小為64字。C

36、ache存儲(chǔ)器容量為32字塊，按4字塊分組，主存儲(chǔ)器容量為1024字塊。問：主存地址共需多少位? 主存地址字段如何劃分，各需多少位? 假設(shè)Cache存儲(chǔ)器起始時(shí)為空，CPU從主存單元0，1，2，3071依次讀出3072個(gè)字，采用LRU(近來最少使用)替換算法，求命中率。五、輸入輸出系統(tǒng)設(shè)計(jì)題（共20分）在一個(gè)8級(jí)中斷系統(tǒng)中，硬件中斷響應(yīng)從高到底優(yōu)先順序是：12345678， 設(shè)置中斷屏蔽寄存器后，中斷響應(yīng)的優(yōu)先順序變?yōu)?3572468。1、屏蔽碼應(yīng)如何設(shè)置？2、如果CPU在執(zhí)行一個(gè)應(yīng)用程序時(shí)有5、6、7、8級(jí)4個(gè)中斷同時(shí)到達(dá)，CPU在按優(yōu)先順序處理到第3個(gè)中斷請(qǐng)求的過程中又有一個(gè)3中斷請(qǐng)求到達(dá)CPU，試畫出CPU響應(yīng)這些中斷的順序示意圖。武漢大學(xué)計(jì)算機(jī)學(xué)院2010-2011學(xué)年第一學(xué)期2009級(jí)計(jì)算機(jī)組成原理 期末考試試題B類B卷(閉卷)學(xué)號(hào)_ 班級(jí) _ 姓名_ 成績(jī)_一、單項(xiàng)選擇題（每小題2分，共20分）1、機(jī)器運(yùn)算發(fā)生溢出的根本原因是 _。A數(shù)據(jù)的位數(shù)有限 B運(yùn)算中將符號(hào)位的進(jìn)位丟棄C運(yùn)算中將符號(hào)位的借位丟棄 D數(shù)據(jù)運(yùn)算中的錯(cuò)誤2、在Cache更新時(shí)，把數(shù)據(jù)同時(shí)寫入Cache和主存的策略是 _。A寫直達(dá) B寫回法C按寫分配法 D不按寫分配法 3、層次化存儲(chǔ)器結(jié)構(gòu)的設(shè)計(jì)是