時(shí)序邏輯電路本章要求理解時(shí)序電路的一般組成特點(diǎn)

1、第十二章 時(shí)序邏輯電路本章要求： 理解時(shí)序電路的一般組成特點(diǎn)； 熟悉和掌握描述時(shí)序電路邏輯功能的方法，會(huì)按步驟分析時(shí)序電路； 熟悉計(jì)數(shù)器、寄存器的電路組成和工作特點(diǎn)。 12.1 時(shí)序邏輯電路概述 時(shí)序邏輯電路的基本特征1時(shí)序電路的特點(diǎn)（1）組成：一般由組合電路和存儲(chǔ)電路（反饋電路）兩部分組成。存儲(chǔ)電路可以由觸發(fā)器構(gòu)成，也可以由其它記憶器件構(gòu)成。（2）結(jié)構(gòu)框圖：如圖12-1所示。圖中，X1Xi代表時(shí)序電路輸入信號(hào)，Y1Yj代表時(shí)序電路輸出信號(hào)，W1Wm代表存儲(chǔ)電路輸入信號(hào)，Q1Qn代表存儲(chǔ)電路輸出信號(hào)，X1Xi和Q1Qn共同決定時(shí)序電路輸出狀態(tài)Y1Yj。（3）特點(diǎn) 從結(jié)構(gòu)上看：第一，包含組合電路

2、和存儲(chǔ)電路兩部分。由于它要記憶以前的輸入和輸出信號(hào)，所以存儲(chǔ)電路必不可少。第二，組合電路至少由一個(gè)輸出反饋到存儲(chǔ)電路的輸入端，存儲(chǔ)電路的輸出至少有一個(gè)作為組合電路的輸入，與其它輸入信號(hào)共同決定時(shí)序電路的輸出。 從功能上看：由于時(shí)序電路中含有存儲(chǔ)電路，具有記憶功能，因此電路在任一時(shí)刻的穩(wěn)定輸出不僅取決于該時(shí)刻的輸入，而且還與電路原來的狀態(tài)有關(guān)。2時(shí)序電路邏輯功能的表示方法常用的表示方法有：邏輯方程式、狀態(tài)表、狀態(tài)圖、時(shí)序圖 時(shí)序邏輯電路的種類可分為同步時(shí)序電路和異步時(shí)序電路 2時(shí)序電路邏輯功能的表示方法常用的表示方法有：邏輯方程式、狀態(tài)表、狀態(tài)圖、時(shí)序圖 1）邏輯方程式：表示時(shí)序電路各組成部分之

3、間關(guān)系的代數(shù)表達(dá)式。包括時(shí)鐘方程、驅(qū)動(dòng)方程、輸出方程、狀態(tài)方程。時(shí)鐘方程：觸發(fā)器的時(shí)鐘信號(hào)表達(dá)式，反映各觸發(fā)器CP脈沖的邏輯關(guān)系。驅(qū)動(dòng)方程：各觸發(fā)器輸入端的邏輯表達(dá)式。它反映了觸發(fā)器輸入端變量與時(shí)序電路的輸入信號(hào)和電路狀態(tài)之間的關(guān)系。一般有n個(gè)觸發(fā)器就有n個(gè)驅(qū)動(dòng)方程。輸出方程：時(shí)序電路的輸出邏輯表達(dá)式，反映了時(shí)序電路的輸出端變量與輸入信號(hào)和電路狀態(tài)之間的邏輯關(guān)系。它通常為現(xiàn)態(tài)的函數(shù)。狀態(tài)方程：將驅(qū)動(dòng)方程代入相應(yīng)觸發(fā)器的特征方程中即可求得狀態(tài)方程。它反映時(shí)序電路的次態(tài)與輸入信號(hào)和現(xiàn)態(tài)之間的邏輯關(guān)系。因此狀態(tài)方程又稱次態(tài)方程。 （2）狀態(tài)表：它是反映時(shí)序電路輸出Y、次態(tài)Qn+1和輸入信號(hào)X、現(xiàn)態(tài)Q

4、n之間對(duì)應(yīng)取值關(guān)系的表格。將電路輸入信號(hào)和觸發(fā)器現(xiàn)態(tài)的所有取值組合代入相應(yīng)的狀態(tài)方程和輸出方程中進(jìn)行計(jì)算，求出次態(tài)和輸出，列表即可。 （3）狀態(tài)圖:是反映時(shí)序電路狀態(tài)轉(zhuǎn)換規(guī)律及相應(yīng)輸入、輸出取值情況的幾何圖形。它以圖形的方式表示時(shí)序電路狀態(tài)的轉(zhuǎn)換規(guī)律，是電路由現(xiàn)態(tài)轉(zhuǎn)換到次態(tài)的示意圖。 （4）時(shí)序圖：即工作波形圖。它反映輸入信號(hào)、電路狀態(tài)和輸出信號(hào)等的取值在時(shí)間上的對(duì)應(yīng)關(guān)系。 時(shí)序邏輯電路的種類 時(shí)序電路按觸發(fā)信號(hào)（CP脈沖）輸入方式的不同，即電路狀態(tài)轉(zhuǎn)換情況的不同，可分為同步時(shí)序電路和異步時(shí)序電路兩大類。 1同步時(shí)序電路：對(duì)于同步時(shí)序電路來說，存儲(chǔ)電路中所有存儲(chǔ)單元（各觸發(fā)器）狀態(tài)的變化受同一

5、時(shí)鐘脈沖控制。即所有觸發(fā)器的時(shí)鐘輸入端CP都連在一起，在同一時(shí)鐘脈沖CP作用下，凡是具備翻轉(zhuǎn)條件的觸發(fā)器在同一時(shí)刻狀態(tài)翻轉(zhuǎn)。也就是說，觸發(fā)器狀態(tài)的更新和時(shí)鐘脈沖CP是同步的。正因?yàn)槿绱?，在分析同步時(shí)序電路時(shí)，往往可以不考慮時(shí)鐘條件，即不用寫出時(shí)鐘方程。 2異步時(shí)序電路：各觸發(fā)器狀態(tài)的變化不受同一時(shí)鐘脈沖控制。時(shí)鐘脈沖只觸發(fā)部分觸發(fā)器，其余觸發(fā)器則是由電路內(nèi)部信號(hào)觸發(fā)的。因此，凡具備翻轉(zhuǎn)條件的觸發(fā)器狀態(tài)的翻轉(zhuǎn)有先有后，并不都和時(shí)鐘脈沖CP同步。也正因?yàn)槿绱耍诜治霎惒綍r(shí)序電路時(shí)，必須要寫出各個(gè)觸發(fā)器的時(shí)鐘方程，這是絕對(duì)不能省略的。 時(shí)序邏輯電路的分析方法1時(shí)序電路分析的基本步驟 （1）分析時(shí)序邏

6、輯電路組成：確定輸入和輸出，區(qū)分其兩個(gè)組成部分，確定是同步還是異步時(shí)序電路。 （2）寫相關(guān)方程式：根據(jù)給定的邏輯電路圖，寫出存儲(chǔ)電路的驅(qū)動(dòng)方程和時(shí)序電路的輸出方程，若為異步電路還需要寫出時(shí)鐘方程。 （3）求各個(gè)觸發(fā)器的狀態(tài)方程：把驅(qū)動(dòng)方程代入相應(yīng)觸發(fā)器的特性方程中，即可求得狀態(tài)方程。也就是各個(gè)觸發(fā)器的次態(tài)方程。 （4）列狀態(tài)轉(zhuǎn)換真值表（狀態(tài)表）：首先列出輸入信號(hào)和存儲(chǔ)電路現(xiàn)態(tài)的所有可能取值組合，然后代入狀態(tài)方程和輸出方程中進(jìn)行計(jì)算，但需注意有效的時(shí)鐘條件，如果不滿足條件，觸發(fā)器狀態(tài)保持不變。也就是說，只有觸發(fā)器的時(shí)鐘條件滿足后，才需要代入狀態(tài)方程和輸出方程中進(jìn)行計(jì)算求次態(tài)和輸出。 （5）畫狀態(tài)

7、圖或時(shí)序圖：根據(jù)狀態(tài)表可畫出電路由現(xiàn)態(tài)轉(zhuǎn)換到次態(tài)的示意圖和在時(shí)鐘脈沖CP作用下，各觸發(fā)器狀態(tài)變化的波形圖。 （6）描述（說明）電路的邏輯功能：歸納總結(jié)分析結(jié)果，確定電路功能。2時(shí)序電路分析舉例（5）畫狀態(tài)圖和時(shí)序圖根據(jù)表12-1可畫出圖12-3 a）所示的狀態(tài)圖，圖12-3 b）所示的時(shí)序圖。 圖中的00、01、10、11分別表示電路的四個(gè)狀態(tài)，箭頭表示電路狀態(tài)的轉(zhuǎn)換方向。箭頭上方標(biāo)注的/C為輸出值。（6）歸納總結(jié)，確定邏輯功能。該電路為帶進(jìn)位輸出的同步四進(jìn)制加法計(jì)數(shù)器電路。12.2 寄存器 數(shù)碼寄存器1電路組成2工作原理 移位寄存器1單向移位寄存器 圖12-7所示為由4個(gè)D觸發(fā)器組成的4位右

8、移位寄存器。這4個(gè)D觸發(fā)器共用一個(gè)時(shí)鐘脈沖信號(hào)，因此為同步時(shí)序邏輯電路。 （3）假設(shè)電路初始狀態(tài)為零，現(xiàn)依次串行輸入數(shù)碼Di1011，即電路輸入數(shù)據(jù)Di在第1、2、3、4四個(gè)CP脈沖時(shí)依次為1、0、1、1，由此可列出狀態(tài)表如表12-3所示。（4）畫出時(shí)序圖根據(jù)表12-3可畫出時(shí)序圖如圖12-8所示。（5）確定電路邏輯功能 從表12-3和圖12-8可知：在圖12-7所示右移位寄存器電路中，隨著CP脈沖的遞增，觸發(fā)器輸入端依次輸入數(shù)據(jù)Di，稱為串行輸入，輸入一個(gè)CP脈沖，數(shù)據(jù)向右移動(dòng)一位。這樣，在4個(gè)移位脈沖的作用下，輸入的四位串行數(shù)碼1011將全部存入寄存器中。移位寄存器中的數(shù)碼可由Q3Q2Q1

9、Q0端同時(shí)輸出，稱并行輸出，也可以從最右端Q3依次輸出，稱串行輸出，但這時(shí)需要繼續(xù)輸入4個(gè)移位脈沖才能從寄存器中取出存放的4位數(shù)碼1011。也就是說，串行輸出需要經(jīng)過八個(gè)CP脈沖才能將輸入的四個(gè)數(shù)據(jù)全部輸出，而并行輸出只需要四個(gè)CP脈沖。2雙向移位寄存器既可將數(shù)據(jù)左移、又可右移的寄存器稱為雙向移位寄存器。 中規(guī)模集成移位寄存器1邏輯功能2移位寄存器的應(yīng)用作為一種重要的邏輯部件，寄存器的應(yīng)用是多方面的 12.3 計(jì)數(shù)器1計(jì)數(shù)器的概念 計(jì)數(shù)器是數(shù)字系統(tǒng)中能累計(jì)輸入脈沖個(gè)數(shù)的時(shí)序電路。它是由一系列具有存儲(chǔ)信息功能的各類觸發(fā)器和一些控制門組成的。2計(jì)數(shù)器的功能 計(jì)數(shù)器的基本功能就是計(jì)算輸入脈沖的個(gè)數(shù)。

10、計(jì)數(shù)器是數(shù)字系統(tǒng)中應(yīng)用最廣泛的時(shí)序邏輯部件之一，它除了計(jì)數(shù)以外，還可以實(shí)現(xiàn)計(jì)時(shí)、定時(shí)、分頻和自動(dòng)控制、信號(hào)產(chǎn)生等功能，應(yīng)用十分廣泛。3計(jì)數(shù)器的模 計(jì)數(shù)器累計(jì)輸入脈沖的最大數(shù)目稱為計(jì)數(shù)器的“?！保肕表示。如M3的計(jì)數(shù)器，稱三進(jìn)制計(jì)數(shù)器，又稱模3計(jì)數(shù)器。因此，計(jì)數(shù)器的“?！睂?shí)際上為電路的有效狀態(tài)數(shù)。4計(jì)數(shù)器的分類計(jì)數(shù)器的種類很多，特點(diǎn)各異，通常有以下幾種不同的分類方法（1）按CP脈沖的輸入方式，即計(jì)數(shù)器中觸發(fā)器翻轉(zhuǎn)是否同步可分為：同步計(jì)數(shù)器計(jì)數(shù)脈沖同時(shí)加到所有觸發(fā)器的時(shí)鐘信號(hào)輸入端，使應(yīng)翻轉(zhuǎn)的觸發(fā)器同時(shí)翻轉(zhuǎn)的計(jì)數(shù)器。異步計(jì)數(shù)器計(jì)數(shù)脈沖只加到部分觸發(fā)器的時(shí)鐘輸入端上，而其他觸發(fā)器的觸發(fā)信號(hào)則由電路

11、內(nèi)部提供，使應(yīng)翻轉(zhuǎn)的觸發(fā)器狀態(tài)更新有先有后的計(jì)數(shù)器。（2）按計(jì)數(shù)過程中計(jì)數(shù)器數(shù)值的增減可分為：加法計(jì)數(shù)器隨著計(jì)數(shù)脈沖的輸入作遞增計(jì)數(shù)的電路。減法計(jì)數(shù)器隨著計(jì)數(shù)脈沖的輸入作遞減計(jì)數(shù)的電路。可逆計(jì)數(shù)器又叫加減計(jì)數(shù)器。在加減控制信號(hào)的作用下，既可遞增計(jì)數(shù)，也可遞減計(jì)數(shù)的電路。（3）按計(jì)數(shù)進(jìn)制可分為：二進(jìn)制計(jì)數(shù)器按二進(jìn)制運(yùn)算規(guī)律進(jìn)行計(jì)數(shù)的電路。十進(jìn)制計(jì)數(shù)器按十進(jìn)制運(yùn)算規(guī)律進(jìn)行計(jì)數(shù)的電路。其M10。任意進(jìn)制計(jì)數(shù)器二進(jìn)制和十進(jìn)制計(jì)數(shù)器之外的其他進(jìn)制計(jì)數(shù)器。如三進(jìn)制、六進(jìn)制、五十進(jìn)制計(jì)數(shù)器等。 異步二進(jìn)制計(jì)數(shù)器1異步二進(jìn)制加法計(jì)數(shù)器（4）列狀態(tài)表 由于T觸發(fā)器只具有翻轉(zhuǎn)功能，因此當(dāng)時(shí)鐘脈沖CP的下降沿到來時(shí)

12、，觸發(fā)器狀態(tài)將會(huì)在0和1之間變化，但應(yīng)同時(shí)注意到，該計(jì)數(shù)器為異步時(shí)序電路，各觸發(fā)器有效的時(shí)鐘條件不同，故狀態(tài)翻轉(zhuǎn)是不同的。現(xiàn)列出狀態(tài)表如表12-6所示。（5）畫出狀態(tài)圖和時(shí)序圖由以上狀態(tài)表畫出狀態(tài)圖如圖12-14 a）、時(shí)序圖如圖12-14 b）所示。（6）歸納總結(jié)，確定該電路的邏輯功能該電路是一個(gè)異步三位二進(jìn)制（八進(jìn)制）加法計(jì)數(shù)器。2異步二進(jìn)制減法計(jì)數(shù)器 同步二進(jìn)制計(jì)數(shù)器1同步二進(jìn)制加法計(jì)數(shù)器（3）列狀態(tài)轉(zhuǎn)換真值表 三位二進(jìn)制計(jì)數(shù)器共有238種取值組合，將每一種取值代入以上各狀態(tài)方程中計(jì)算，求出次態(tài)，列狀態(tài)表如表12-8所示。（4）畫出狀態(tài)圖和時(shí)序圖 根據(jù)上表畫出狀態(tài)圖和時(shí)序圖分別如圖12-

13、18 a）、b）所示。（5）確定邏輯功能該電路是一個(gè)同步的二進(jìn)制加法計(jì)數(shù)器。該計(jì)數(shù)器通常又稱為模8計(jì)數(shù)器。2同步二進(jìn)制減法計(jì)數(shù)器3中規(guī)模集成二進(jìn)制計(jì)數(shù)器 常用的集成二進(jìn)制計(jì)數(shù)器有74LS191和74LS161，其中74LS191是一種功能比較強(qiáng)的集成四位二進(jìn)制可逆計(jì)數(shù)器，而74LS161則是集成四位二進(jìn)制同步加法計(jì)數(shù)器，這里僅以74LS161為例，討論其芯片功能及使用方法。 十進(jìn)制計(jì)數(shù)器1異步十進(jìn)制加法計(jì)數(shù)器異步十進(jìn)制加法計(jì)數(shù)器是在四位異步二進(jìn)制加法計(jì)數(shù)器的基礎(chǔ)上經(jīng)過適當(dāng)修改獲得的。它跳過了10101111六個(gè)狀態(tài)，利用自然二進(jìn)制數(shù)的前十個(gè)狀態(tài)00001001實(shí)現(xiàn)十進(jìn)制計(jì)數(shù)。圖12-23是由四