ARM嵌入式系統(tǒng)課程設計報告高速數(shù)據(jù)采集系統(tǒng)的設計說明

1、 . . . 嵌入式系統(tǒng)二課程設計報告高速數(shù)據(jù)采集系統(tǒng)的設計班級:學號:指導教師：設計日期：2013年7月1日 至 2013年7月5日設計題目：基于ARM的數(shù)據(jù)采集系統(tǒng)設計 設計的主要容：設計嵌入式技術作為主處理器的高速數(shù)據(jù)采集系統(tǒng)，基于S3C44B0X處理器的高速、高精度、多通道數(shù)據(jù)采集系統(tǒng)，設計出一套通用性較強的數(shù)據(jù)采集系統(tǒng)。實現(xiàn)高速和高精度信號采集，顯示與傳輸?shù)裙δ?。并討論如何提高系統(tǒng)的速度、穩(wěn)定性和可擴展性。指導教師：2013年6月30日教師評閱意見書：評閱教師： 2013 年 月 日摘 要近年來，隨著計算機技術、電子技術等技術的發(fā)展，如何對數(shù)據(jù)進行采集和處理顯得越發(fā)重要，數(shù)據(jù)采集的速

2、度和精度是數(shù)據(jù)采集系統(tǒng)發(fā)展的兩個主要方向。單片機、ARM、DSP 等各種微處理器的廣泛應用，為數(shù)據(jù)采集系統(tǒng)提供了一個有效的平臺。對信號進行高速和高精度的采集以與對采集數(shù)據(jù)處理的研究和設計是本課題的主要任務。本文基于ARM7S3C44B0X處理器的高速、高精度、多通道數(shù)據(jù)采集系統(tǒng)，利用ARM7S3C44B0X豐富的功能接口和較高的工作頻率，實現(xiàn)對信號的采集和數(shù)據(jù)處理的功能。本文介紹了數(shù)據(jù)采集系統(tǒng)的國外研究現(xiàn)狀和發(fā)展趨勢，對本系統(tǒng)的主要芯片進行了選型尤其是模數(shù)轉換芯片AD7663的接口電路。將系統(tǒng)化分成各個功能單元并對各個功能模塊進行分析。并提供了原理圖和總體電路圖，并編寫了程序代碼，最后提出了關

3、于高速高精度數(shù)據(jù)采集系統(tǒng)設計的觀點。該系統(tǒng)具有成本低、功耗低、識別性能強與智能程度高等優(yōu)點，具有較為廣闊的應用前景。關鍵詞：ARM，S3C44B0X，數(shù)據(jù)采集系統(tǒng)，AD766328 / 28一緒論1.1課題的背景與研究意義隨著工業(yè)技術的發(fā)展，數(shù)據(jù)采集裝置具有越來越廣泛的應用領域。在工業(yè)生產(chǎn)過程中，受產(chǎn)品質量、生產(chǎn)成本等多方面因素影響，通常需要對工業(yè)現(xiàn)場的一些參數(shù)進行監(jiān)控。數(shù)據(jù)采集裝置是解決這一問題的有效手段。在科學研究中，應用數(shù)據(jù)采集裝置可獲得被測對象的動態(tài)信息，是研究瞬間物理過程的有力工具, 也是獲取科學奧秘的重要段之一。在生產(chǎn)實踐中，為了得到我們需要的數(shù)據(jù)，通常需要將一些由傳感器輸出的模擬

4、信號轉換成數(shù)字信號。再通過計算機或者處理系統(tǒng)進行相應的處理。這種過程即被稱為數(shù)據(jù)采集。數(shù)據(jù)采集裝置在各個領域被廣泛應用，己滲透到了工業(yè)現(xiàn)場、地質勘測、醫(yī)藥器械、電子通信、航空航天等各個領域，為人類更好的獲取各種信息提供了便利的條件。綜上可知，研究通用化高精度數(shù)據(jù)采集技術和網(wǎng)絡技術，可以有效提高生產(chǎn)管理的自動化水平，對于提高我國勞動生產(chǎn)率和推動經(jīng)濟發(fā)展具有非常重要的意義。1.2 論文的主要容本文以基于ARM的嵌入式系統(tǒng)為核心，并綜合應用高精度數(shù)據(jù)采集方法和網(wǎng)絡通信接口技術，實現(xiàn)了基于ARM的通用高精度數(shù)據(jù)采集裝置。在分析國數(shù)據(jù)采集系統(tǒng)的基礎上，考慮到數(shù)據(jù)的采集速度、精度和系統(tǒng)可擴展性， ARM7

5、微控制器S3C44B0X，設計出一套通用性較強的數(shù)據(jù)采集系統(tǒng)。實現(xiàn)了高速和高精度信號采集，顯示與傳輸?shù)裙δ堋６?shù)據(jù)采集系統(tǒng)的總體設計2.1 數(shù)據(jù)采集系統(tǒng)設計目標本文設計了一種基于ARM7S3C44B0X處理器的高速、高精度、多通道數(shù)據(jù)采集系統(tǒng)。它的主要設計目標是：(1) 實時性強。系統(tǒng)的主要工作是對大量的過程狀態(tài)參數(shù)實時監(jiān)測、數(shù)據(jù)存儲、數(shù)據(jù)處理、進行實時數(shù)據(jù)分析等。因此要求硬件上必須要有實時時鐘和優(yōu)先級中斷信息處理電路。(2) 可靠性高。他是系統(tǒng)設計的一個重要要求。由于數(shù)據(jù)采集系統(tǒng)往往是安放在被控對象的工作環(huán)境中，所以不僅溫度、濕度大，而且腐蝕多，干擾也很多，要求系統(tǒng)有較好的抗干擾能力和采集速

6、度。(3) 結構簡單，功耗低，性能優(yōu)良。2.2 系統(tǒng)的整體設計 本文設計的高速高精度數(shù)據(jù)采集系統(tǒng)有硬件和軟件兩部分組成。而硬件部分主要完成數(shù)據(jù)采集、存儲功能，軟件部分則完成對硬件控制、對采集數(shù)據(jù)進行處理。該系統(tǒng)的控制核心S3C44B0X。它為手持設備和一般類型應用提供了高性價比和高性能的微控制器解決方案。為了降低成本，S3C44B0X提供了豐富的置部件：8KB Cache，可選的部SRAM，LCD控制器，帶自動握手的2通道UART，4通道DMA，系統(tǒng)管理器（片選FP/EDO/SDRAM控制器），帶PWM功能的5通道定時器，I/O端口，RTC，8通道10為ADC，IIC總線接口，IIS總線接口，

7、同步SIO接口和PLL倍頻器。S3C44B0X采ARM7TDMI核，0.25um工藝的CMOS標準宏單元和存儲編譯器。它低功耗，精簡，出色和全靜態(tài)的設計特別適用于成本和功耗敏感的應用。同樣S3C44B0X還采用了一種新的總線結構，即SAMBAII(SAMSUNG ARM CPU 嵌入式微處理器總線結構)。S3C44B0X的顯著特性時它的CPU核，是由ARM公司設計的16或32位的ARM7TDMI最高為66MHz的 RISC處理器。微處理器S3C44B0X提供全面的，通用的片上外設，大大減少了系統(tǒng)電路中除處理器以外的元器件配置，從而最小化系統(tǒng)的成本。系統(tǒng)以S3C44B0X為數(shù)據(jù)采集模塊核心處理器

8、，采用模塊化方法設計，按照功能的不同，分為電源電路、通道選擇電路、模數(shù)轉換電路、通信電路、多路開關與信號調理電路、計算機人機交互界面部分，數(shù)據(jù)采集系統(tǒng)整體結構圖2-2所示模擬通道二模擬通道七模擬通道八模擬轉換數(shù)據(jù)緩存模擬通道一多路開關電壓跟隨微處理器顯示鍵盤2-2 高速高精度數(shù)據(jù)采集系統(tǒng)的電路框圖數(shù)據(jù)采集系統(tǒng)工作流程：傳感器輸入的模擬信號經(jīng)過信號調理電路的處理（包括隔離、變換、放大、濾波等各種處理）以滿足數(shù)模轉換芯片對輸入電平和信號質量的要求，然后通過多路開關進行信號選擇，選通的信號由高性能高速電壓反饋放大器AD8021的進一步的處理獲得更精確，精度更高的模擬信號，在微處理器的控制下模擬信號通

9、過16位逐次漸近型模數(shù)轉換器AD7663的轉換處理存入數(shù)據(jù)緩存，進一步通過S3C44B0X處理器的控制的顯示、鍵盤模塊實現(xiàn)人機交換功能。同時多路開關的選擇與控制有微處理器控制。軟件部分的設計分為兩個部分，分別為數(shù)據(jù)采集系統(tǒng)控制軟件和數(shù)據(jù)程序處理兩個部分。軟件設計共包括五部分：通道選擇，數(shù)據(jù)采集處理，數(shù)據(jù)存儲，數(shù)據(jù)顯示和鍵盤控制。三數(shù)據(jù)采集模塊的硬件設計與實現(xiàn)本設計主要有五個模塊，分別是：多路開關與信號調理模塊，模數(shù)轉換模塊，存儲模塊，鍵盤模塊，顯示模塊。3.1 多路開關與信號調理模塊設計3.1.1 信號調理模塊信號采集系統(tǒng)中，絕大多數(shù)模擬量輸入都帶有大量的噪聲不能直接輸入到模數(shù)轉換器中去，需要

10、對信號進行調理。信號調理電路用來對傳感器輸入的信號進行隔離，變換，放大，濾波等各種處理，以滿足模數(shù)轉換芯片對輸入電平和信號質量的要求。調理電路如圖3-1所示。圖3-1 信號調理電路AD623是高精度、低噪聲的儀表放大器，R1是輸入限流電阻，R2是增益電阻，調節(jié)此電阻的值可改變AD623的增益G，算式為G=100/R1（k）+1。MAX291是濾波器，截止頻率其由電容C1決定。若設為100Hz：fc（kHz）=1000/3C1（pF），計算得C1取值為3300pF。使用中還要注意：MAX291的零點漂移達-200mV-400mV，因而可在輸出端串接一個10F左右的鉭電容，隔去MAX291引入的直

11、流分量8。3.1.2 多路開關的選擇本系統(tǒng)選用的是8通道的模擬數(shù)據(jù)選擇器MAX308，輸出哪路信號通過總線控制。帶串行接口的16位模數(shù)轉換集成電路（ADC），它包含有跟蹤/保持電路的一個低漂移、低噪聲、掩埋式齊納電壓基準電源。它的轉換速度快、功率消耗底、采樣速率高達308 kb/s點，滿量程輸入電壓圍為5V，功耗為210mW?？膳c大多數(shù)流行的數(shù)字信號處理器的串行接口直接接口，該輸入可以接收TTL或CMOS的信號電平，時鐘頻率0.1-5.5MHz，其電路圖如圖3-2所示。圖3-2 多路開關MAX308IN1IN8是模擬輸入通道，模擬信號由此輸入。A0A2是通道選擇信號，其選擇由微處理器S3C44

12、B0X控制。3.2 模數(shù)轉換模塊模數(shù)轉換是把數(shù)據(jù)采集系統(tǒng)采集到的模擬信號轉換成系統(tǒng)可以識別并處理的數(shù)字信號。它的精度與速度如何將影響到系統(tǒng)的現(xiàn)實性和系統(tǒng)的性能。本設計采用的是，本模塊的設計目的就是為了實現(xiàn)這功能9。3.2.1 信號驅動放大器信息本模塊由兩部分組成：信號驅動放大器AD8021與具有低噪聲、高精度和出色的長期穩(wěn)定特性的基準電壓源ADR421提供基準電壓的模數(shù)轉換芯片AD7663。信號驅動放大器AD8021是一款出眾的高性能，高速電壓反饋放大器，可以用于16bit分辨率系統(tǒng)。AD8021具有低壓噪聲和低電流噪聲，是當今的高速低噪聲運算放大器產(chǎn)品中靜態(tài)電源電流（7mA 5V）最低的產(chǎn)品

13、。AD8021工作電壓圍較寬，為2.25V12V，也可以采用5V單電源供電，因此非常適合高速低功耗儀器儀表。輸出禁用引腳可以將靜態(tài)電源電流進一步降低至1.3 mA。與同類放大器相比，AD8021不僅技術性能出眾，而且價格優(yōu)勢明顯，靜態(tài)電流也低得多。AD8021是一款高速、通用放大器，非常適合各種增益配置，可以用于信號處理鏈路以與控制環(huán)路。AD8021圖3-3 信號驅動AD8021采用標準8引腳SOIC與MSOP封裝，工作溫度圍為：-40C+85C。芯片電路如圖3-3所示。傳感器輸入的信號通過多路開關與信號調理模塊處理后得到比較符合要求的模擬信號，進一步通過信號驅動放大電路AD8021的處理得到

14、精度較高的、穩(wěn)定的模擬信號，通過分辨率高，采樣速率高，功耗小的模數(shù)轉換芯片AD7663的作用，輸出符合要求的數(shù)字信號，完成模數(shù)轉換。3.2.2 模數(shù)轉換芯片的選擇A/D轉換器實際上是將模擬信號轉換成數(shù)字量的裝置，其轉換工程主要包括采樣、量化、編碼三個步驟。A/D芯片是數(shù)據(jù)采集系統(tǒng)的關鍵部件，它的性能往往直接影響整個系統(tǒng)的技術指標，目前市面上A/D轉換器的品種較多，每種芯片具有不同的控制方式和應用條件。比較常用的ADC按轉換電路結構和工作原理主要分為四類：積分型AD轉換器、逐次逼近型、并行比較型ADC、-轉換器。其中，積分型模數(shù)轉換器的采樣速度和帶寬都非常低，但它們的精度可以做得很高，并且抑制高

15、頻噪聲和固定的低頻干擾（如50Hz或60Hz）的能力，使其對于嘈雜的工業(yè)環(huán)境以與不要求高轉換速率的應用有用（如熱電偶輸出的量化）。逐次逼近型模數(shù)轉換器在 1 個時鐘周期只能完成 1 位轉換。N位轉換需要N個時鐘周期，故這種模數(shù)轉換器采樣速率不高，輸入帶寬也較低。它的優(yōu)點是原理簡單，便于實現(xiàn)，不存在延遲問題，適用于中速率而分辨率要求較高的場合。并行比較式 A/D 轉換器原理直觀，轉換速度極快（最高1GHz的采樣速率），常用于數(shù)字通信和高速數(shù)據(jù)采集領域。缺點是功耗大，制造成本高且易產(chǎn)生離散的、不確定的誤碼輸出。-模數(shù)轉換器采樣速率較低，但采樣精度會做得很高，且成本低廉，一般限于對低頻較窄的轉換。圖

16、3-5 模數(shù)轉換接口電路對于一般的工業(yè)采集系統(tǒng)在保證精度和速度的條件下，要盡量提高采樣速度，以滿足實時采集、實時處理和實時控制的要求。通常選擇逐次逼近型或并行比較型AD轉換器。A/D轉換器的性能參數(shù)主要有：轉換精度，轉換速率、輸入量程以與轉換誤差等,根據(jù)這些參數(shù)本系統(tǒng)中選擇開關電容結構的16位并行A/D轉換器AD7663。模數(shù)轉換接口電路如圖3-5所示。A/D7663的輸入阻抗僅為3.41k，若MAX308輸出的信號直接輸入A/D7663進行A/D轉換時，會產(chǎn)生較大的增益誤差。因此，必須用阻抗極低的信號源來驅動AD7663的輸入端，這里選用了信號驅動放大器AD8021。為了實現(xiàn)高速高精度數(shù)據(jù)采

17、集與存儲的同步，解決ADC和控制器之間速度匹配問題，保證采集數(shù)據(jù)的完整性，本系統(tǒng)設計了高速高精度的轉換器AD7663和74H273作數(shù)據(jù)采集緩沖器的設計方案，使數(shù)據(jù)的采集和傳輸速率進行有效的匹配，實現(xiàn)了數(shù)據(jù)的實時采集。AD轉換是數(shù)據(jù)采集的核心，它決定著系統(tǒng)數(shù)據(jù)采集的精度和速度，本設計采用的是AD7663模數(shù)轉換器，AD7663是一款16位、250KSPS、低功耗、逐次逼近型模數(shù)轉換器，采用5V單電源供電，并提供8位或16位并行口和一個串行口。AD7663具有分辨率高、采樣速率高、功耗小等優(yōu)點，在高速高精度的數(shù)據(jù)采集系統(tǒng)中得到了廣泛的應用。圖3-6模數(shù)轉換接口電路AD7663負責實現(xiàn)模數(shù)轉換的功

18、能，它支持串行和并行方式輸出，在本設計中AD7663與S3C44B0X以16位并行總線的方式連接。S3C44B0X將總線設備分為8個BANK進行訪問，AD7663掛在BANK3上，因此將BANK3的使能信號nGCS3接到AD7663的片選引腳/CS上，復位信號nRESET接到AD7663的RESET，總線讀信號nOE接AD7663的/RD。此外，S3C44B0X通過兩個I/O（nCAS0連至/CNVST，GPG3連至BUSY）來控制AD7663的A/D轉換過程。3.3 存儲模塊設計3.3.1 存儲模塊電路設計傳統(tǒng)的數(shù)據(jù)采集系統(tǒng)由于數(shù)據(jù)傳輸速率比較低，數(shù)據(jù)量比較小，一般可以完成實時分析和處理，所

19、以存儲問題并不突出，但高速高精度數(shù)據(jù)采集系統(tǒng)的數(shù)據(jù)傳輸速率很高并且數(shù)量很大，采集速度到達一定的限度就無法進行實時分析和處理，這是需要選擇適當?shù)拇鎯Ψ绞骄托写鎯?。高速高精度?shù)據(jù)采集系統(tǒng)的存儲要解決兩方面的問題，一是存儲器的低存儲速度與A/D轉換器數(shù)據(jù)端口的高輸出速率的匹配問題。二是存儲器的容量要大，其原因是高速數(shù)據(jù)采集會在很短時間產(chǎn)生巨大的數(shù)據(jù)流，存儲系統(tǒng)的容量應滿足設計要求。解決A/D轉換器與存儲器之間的速度匹配問題有兩個：一是對高速A/D的數(shù)據(jù)進行鎖存，二是對數(shù)據(jù)進行高速存儲。本設計采用的是對高速的數(shù)據(jù)進行鎖存。選擇的芯片是SST39VF160 Flash Rom。SST39VF160是2M

20、B的Flash芯片，芯片供電電壓為2.73.6V，符合JEDEC標準輸出引腳，可擦寫100000個周期，數(shù)據(jù)保存能力達100年。擦除時間分別為：扇區(qū)擦除時間與塊擦除時間都是18ms，片擦除時間70ms。利用翻轉或數(shù)據(jù)采集來確定編程是否完成。芯片部結構與電路圖如3-8圖所示。圖3-8 SST39VF1630芯片部結構圖通過利用微處理器對SST39VF160進行寫命令字節(jié)的形式來進行數(shù)據(jù)的讀寫操作。保持CE#信號低的同時拉低WE#信號寫入命令字節(jié)，在WE#或CE#信號的下降沿（有出現(xiàn)最晚的來確定）鎖存地址總線，而數(shù)據(jù)總線在WE#或CE#（有出現(xiàn)最早的來確定）信號上升沿被鎖存。本設計是以SST39V

21、F160為設計芯片，詳細的介紹在S3C44B0X上進行Flash ROM接口設計。Flash ROM接口設計首先應該確定硬件電路連接，然后設置好S3C44B0X存儲器，再按照命令字讀、擦除、寫操作Flash。本節(jié)編寫了SectorErase()扇區(qū)，BlockErase ()塊和ChipErase()芯片擦除函數(shù)，以與一個測試主函數(shù)來驗證讀寫擦除操作是否正確。Flash存儲器在系統(tǒng)常用于存放程序代碼，系統(tǒng)上電或復位后從此獲取指令并開始執(zhí)行。因此，應將存有程序代碼的Flash存儲器配置到ROM/SRAM的Bank0位置，即將S3C44B0X的nGCS0的引腳接至SST39VF160的n CE引腳

22、；SST39VF160的nOE引腳接S3C44B0X的nOE引腳；nWE引腳接S3C44B0X的nWE；由于SST39VF160的數(shù)據(jù)寬度是16位。所以將S3C44B0X的引腳OM1接地，OM0通過一上拉電阻接+3.3V，使其工作在16位模式；將SST39VF160的地址總線A19A0與S3C44B0X的地址總線ADDR1ADDR20相連，地址線偏移了一位，這是因為S3C44B0X是按字節(jié)編址的，而SST39VF160的數(shù)據(jù)是以每一個16位作為一個數(shù)據(jù)單元；16位數(shù)據(jù)總線DQ15DQ0與S3C44B0X的低16位數(shù)據(jù)總線DATA31DATA16相連。Flash的地址空間為0x000000000

23、x000FFFFF。與S3C44B0X芯片連接電路如圖3-9。圖3-9 Flash ROM連接電路圖其引腳功能描述為：SCLK：系統(tǒng)時鐘；nSCS：片選；SCKE：時鐘使能；A0A11：行/列地址復用線；BA0BA1：BANK選通地址；SRAS：行地址使能。3.3.2 硬件和存儲器設置由于ARM是32位處理器，以字節(jié)為單位編制，數(shù)據(jù)處理可以以32位進行，存儲方式有大小端之分。在這里，將ARM芯片上的EDIAN端接地，選取小段存儲方式。SST39VF160是16位數(shù)據(jù)寬度的，因此還必須設置ARM數(shù)據(jù)總線寬度，即設置OM1:0為01，將Bank0數(shù)據(jù)總線寬度設置成16位。BANKCON0寄存器設置

24、中包含了Tacs、Tcos、Tacc、Toch、Tcah、Tpac和PMC7個參數(shù)。對它們的設置分別為（此程序段在BootLoader的配置程序中）。Bank 0 ParametersB0_Tacs EQU 0x0 ; 0個時鐘周期B0_Tcos EQU 0x0 ; 0個時鐘周期B0_Tacc EQU 0x6 ; 6個時鐘周期B0_Toch EQU 0x0 ; 0個時鐘周期B0_Tcah EQU 0x0 ; 0個時鐘周期B0_Tacp EQU 0x0 ; 0個時鐘周期B0_PMC EQU 0x0 ;正常（1data）除了Tacc之外，其他值均設為零，Tacc的值要大于芯片的讀周期時間，由于S3

25、C44B0X處理器的時鐘頻率為64MHz，周期大約為15ns，SST39VF160讀寫時間周期為70ns，所以，Tacc在這里設置為6個時鐘周期，即0x611。3.4 鍵盤模塊設計鍵盤的結構一般分為兩種形式：線性鍵盤和矩陣鍵盤。本設計采用的是44矩陣鍵盤。矩陣鍵盤的案件按N行M列排隊每個鍵盤占據(jù)行列的一個交點，需要的I/O口數(shù)目是N+M，容許的最大按鍵數(shù)為NM。鍵盤掃描過程就是有規(guī)律的時間間隔查看鍵盤矩陣，以確定是否有鍵被按下。一旦處理器判定有一個鍵被按下，鍵盤掃描程序就會濾掉抖動，然后再判定是哪個鍵被按下。每個鍵被分配一個稱為掃描碼的唯一標示符，應用程序利用該掃描碼來判斷應按下了什么鍵。3.

26、4.1 鍵盤線路模塊設計3-10 鍵盤連接電路圖本設計采用S3C44B0X通用I/O引腳的GPE4GPE7為行線輸入端，GPF5GPF8為列線輸出端，與44的鍵盤相連。通過軟件延遲的方式來消除按鍵抖動，并通過循環(huán)掃描的方式得到具體的按鍵值。由于通用的I/O口有限，而又需要大量的按鍵輸入，這就要求一種合理的按鍵結構，即用盡量少的I/O口實現(xiàn)盡可能多的鍵盤輸入。本設計的電路連接方式如圖3-10示，以8個I/O口實現(xiàn)16鍵鍵盤。GPE4GPF7為行線輸入端，GPF5GPF8為列線輸出端，如圖3-1012。3.4.2 寄存器的設置使用到的I/O口的各個特殊寄存器的地址定義如下：通用I/O特殊寄存器：#

27、define rPCONE(*(volatile unsigned *)0x1d20028)#define rPDATE(*(volatile unsigned *)0x1d2002c)#define rPUPE(*(volatile unsigned *)0x1d20030)#define rPCONF(*(volatile unsigned *)0x1d20034)#define rPDATF(*(volatile unsigned *)0x1d20038)#define rPUPF (*(volatile unsigned *)0x1d2003c)對使用的GPE和GPF引腳寄存器進行配置

28、，列輸出引腳GF5GF8在開始時拉低，便于按鍵發(fā)生時，使得行線的輸入信號遍地。程序如下：void InitKey(void) rPCONE &= 0xff; rPUPE |= 0xf0; rPCONF = (rPCONF & 0x3ff) | 0x92400; /設置GPF5-8為輸出，其他位保持不變 rPUPF |= 0x1e0; /連接鍵盤的輸出都置低電平 rPDATF &= 0x1f;四.數(shù)據(jù)采集系統(tǒng)的軟件設計硬件電路提供了系統(tǒng)運行的必須環(huán)境，還需要軟件部分控制才能夠運行。本章介紹高數(shù)高精度數(shù)據(jù)數(shù)據(jù)采集系統(tǒng)的軟件設計。軟件設計分為數(shù)據(jù)模數(shù)轉換模塊的程序設計，存儲器模塊的軟件設計，鍵盤模塊

29、的程序設計，LCD顯示模塊的程序設計和主程序設計。由于C語言具有了可讀性強、效率高、易于維護等優(yōu)點。因此本系統(tǒng)數(shù)據(jù)采集系統(tǒng)采用C語言進行編寫，實現(xiàn)對數(shù)據(jù)采集模塊的控制，數(shù)據(jù)的處理和顯示存儲等功能。本章介紹主要的程序模塊。4.1 主程序流程開始初始化系統(tǒng)選擇采樣通道AD數(shù)據(jù)轉換挨打、寫入儲存器添加數(shù)據(jù)并顯示圖4-1 數(shù)據(jù)采集模塊程序框圖系統(tǒng)的主程序所要實現(xiàn)的功能主要是實現(xiàn)系統(tǒng)的初始化、系統(tǒng)芯片之間的信息交流、相應的處理程序。本設計采用模塊化編程方式，達到編寫不同功能的子程序，實現(xiàn)具體操作的目的。系統(tǒng)的基本流程是，上電復位后，系統(tǒng)首先進行初始化，然后根據(jù)相關程序命令轉入到相應的子程序模塊，完成相應

30、的功能。程序流程圖4-1所示。主程序如下：#includeadc.h#includeflash.h#includelcd.h#includekeyboard.h#define addrstar 0 /定義flash起始地址*函數(shù)名：init_system*作用：初始化系統(tǒng)void init_system(void)LCD_Init();/初始化LCDInitKey();/初始化鍵盤SectorErase(addrstar);/擦除從addrstar開始的一個扇區(qū)init_adc();/初始化ad轉換器AD7663reset_adc();/復位AD7663*函數(shù)名：switch_chanel*作

31、用：通過鍵盤來選擇采樣通道*按數(shù)字鍵邊切換到對應通道char switch_chanel(char chanel) char keynum; keynum=ReadKey();/讀取鍵盤值 switch(keynum) case 1:chanel=1;break;case 2:chanel=2;break;case 3:chanel=3;break;case 4:chanel=4;break;case 5:chanel=5;break;case 6:chanel=6;break;case 7:chanel=7;break;case 8:chanel=8;break;default:break;

32、 return chanel;int main(void) INT16U data1,data2;char chanel;int i=0,x,y;init_system();/初始化系統(tǒng)while(1)chanel=switch_chanel(chanel);/選擇采樣通道ADC_CHANEL(chanel);/切換通道data=read_adc(chanel);/讀取AD轉換數(shù)據(jù)SectorErase(addrstar);/擦除addrstar開始的一個扇區(qū)WordPrograme(addrstar,data);/將數(shù)據(jù)寫入扇區(qū)data2=ReadFlash(addrstar);/將數(shù)據(jù)從f

33、lash中讀出來 y=(int )(data*1.0/65536)*240);/將采樣的值轉換成x,y坐標 x=i; LCD_PutPixel(x,y,color);/將點顯示在LCD上 i+; if(i=320)/一屏顯示完 i=0;4.2 數(shù)據(jù)轉換程序開始初始化AD采樣通道選擇轉換是否完成返回啟動轉換圖4-2 AD數(shù)據(jù)轉換程序流程圖AD7663是一款16位、250KSPS、低功耗、逐次逼近型模數(shù)轉換器，采用5V單電源供電，并提供8位或16位并行口和一個串行口。AD7663具有分辨率高、采樣速率高、功耗小等優(yōu)點。其模擬輸入接到連接到外部引腳IN端。系統(tǒng)初始化函數(shù)void init _ADC(

34、)；實現(xiàn)AD模塊的功能設置，如電壓基準的選擇，本系統(tǒng)為了提高采集的精確性和準確度而選用外部精確的2.5V基準電壓；模擬輸入通道選擇IN作為模擬信號輸入端，多路開關的操作達到切換采集通道的目的AD轉換程序，系統(tǒng)AD根據(jù)命令進行相應轉換采取單次轉換方式。AD數(shù)據(jù)轉換程序流程圖如圖4-2所示。#includeadc.hvoid delay(INT32U time) while(time-);*函數(shù)：init_adc*作用：初始化AD7663*參數(shù)：無void init_adc(void) RESET_DOWN; CNVST_UP; CS_DOWN; RD_DOWN;*函數(shù)名：reset_adc*作用

35、：復位AD7663*參數(shù)：無void reset_adc(void) RESET_UP; delay(20); RESET_DOWN;INT16U read_adc(int chanel) INT16U data;ADC_CHANEL(chanel);CS_DOWN;RD_DOWN;CNVST_DOWN;delay(20);CNVST_UP;while(!Busy);data=ADCDATA;return data;另外還有數(shù)據(jù)存儲程序與LCD驅動程序，程序清單。心得體會本次設計最終得以順利完成，非常感我的指導老師。從論文選題直到論文的最終完成，他都給予我盡心盡力的指導。武老師有著過硬的專業(yè)知

36、識，以與嚴謹?shù)闹螌W態(tài)度，在這次設計中，我在武老師的領導下對自己所學的專業(yè)知識有了進一步的鞏固。通過本次課程設計，使我對ARM嵌入式開發(fā)有了一定的掌握和理解，鞏固了我在ARM課程中所學的基本理論知識和實驗技能，使我對ARM課程有了更深入的了解。進一步激發(fā)了我對所學專業(yè)學習的興趣；提高了我的思考與實踐能力。在本論文的寫作中，我也參照了許多的著作和文章，許多學者的科研成果與寫作思路給我很大啟發(fā)，在此向這些學者們表示由衷的感。在這次設計中，我克服了許多困難，最后幾經(jīng)修改終至完成。但由于才疏學淺，疏漏之處在所難免，還望老師批評。參考文獻1 田軼.基于 ARM7 的高速高精度數(shù)據(jù)采集系統(tǒng)設計與實現(xiàn).大學碩

37、士論文，2011.52 博.基于ARM的多通道數(shù)據(jù)采集器的設計與實現(xiàn).工程大學碩士論文，2011.33 剛，海蘭.一種高速高精度數(shù)據(jù)采集系統(tǒng)設計.大學-ADI聯(lián)合實驗室論文，20064 王典洪，汪萍，娟.基于ARM的多路高精度數(shù)據(jù)采集系統(tǒng)設計與研究.中國礦業(yè)大學碩士論文，20095 莉君，莊曉奇，歐陽才校.基于S3C2440的多路高精度數(shù)據(jù)采集系統(tǒng)設計.機床與液壓，2010，（1）：72-746 宋曉波.基于ARM的通用高精度數(shù)據(jù)采集系統(tǒng)裝置的研究.理工大學碩士論文，2011,3 7 波.基于ARM處理器的數(shù)據(jù)采集系統(tǒng)的設計.科技大學碩士論文，2009.58 躍.基于SOC單片機的多路數(shù)據(jù)采集

38、系統(tǒng)設計.理工大學碩士論文，2011.5 9 戎，立波.基于ARM處理器的高速高精度數(shù)據(jù)采集系統(tǒng)設計. 科技信息，2011，（7）：459-46010 周立功，華等編著.深入淺出ARM7LPC213x/214x.：航空航天大學, 2006 11 任杰.基于嵌入式技術的數(shù)據(jù)采集系統(tǒng)的設計與實現(xiàn).長安大學碩士論文，2009flash.c程序源代碼#includeflash.h*函數(shù)名：CheckToggleBit*參數(shù)：無*作用：等待寫操作完成int CheckToggleBit(void)/等待寫操作完成函數(shù) volatile INT16U oldstatus,newstatus;oldstatus=*(volatile INT16U *)0x0);/讀取任意地址處的數(shù)據(jù)while(1)newstatus=*(volati