EDA彩燈控制器課程設(shè)計(jì)報(bào)告書

1、目錄第一章緒論11.1系統(tǒng)背景21.2課程設(shè)計(jì)的主要內(nèi)容和任務(wù)以及要達(dá)到的目標(biāo) 3第二章系統(tǒng)電路設(shè)計(jì)42.1 系統(tǒng)總體設(shè)計(jì)框架結(jié)構(gòu) 42.1系統(tǒng)硬件4第三章 系統(tǒng)軟件設(shè)計(jì) 53.1方案原理53.2模塊設(shè)計(jì)63.3總體模塊設(shè)計(jì)9第四章實(shí)驗(yàn)結(jié)果和分析94.1實(shí)驗(yàn)仿真結(jié)果 9結(jié)束語1.2附錄13第一章緒論1.1系統(tǒng)背景20世紀(jì)90年代，國(guó)際上電子和計(jì)算機(jī)技術(shù)較先進(jìn)的國(guó)家，一直在積極探索新的電子電路設(shè)計(jì)方法，并在設(shè)計(jì)方法、工具等方面進(jìn)行了徹底的變革，取得了巨大成功。在電子技術(shù)設(shè)計(jì)領(lǐng)域，可編程邏輯器件 （如 CPLD、FPGA）的應(yīng)用，已得到廣泛的普及，這些器件為數(shù)字系統(tǒng)的設(shè)計(jì) 帶來了極大的靈活性。這些

2、器件可以通過軟件編程而對(duì)其硬件結(jié)構(gòu)和工作 方式進(jìn)行重構(gòu)，從而使得硬件的設(shè)計(jì)可以如同軟件設(shè)計(jì)那樣方便快捷。這一切極大地改變了傳統(tǒng)的數(shù)字系統(tǒng)設(shè)計(jì)方法、設(shè)計(jì)過程和設(shè)計(jì)觀念，促進(jìn)了 EDA技術(shù)的迅速發(fā)展。EDA技術(shù)就是以計(jì)算機(jī)為工具 ，設(shè)計(jì)者在EDA軟件平臺(tái)上，用硬件描 述語言VHDL完成設(shè)計(jì)文件，然后由計(jì)算機(jī)自動(dòng)地完成邏輯編譯、化簡(jiǎn)、分割、綜合、優(yōu)化、布局、布線和仿真，直至對(duì)于特定目標(biāo)芯片的適配編 譯、邏輯映射和編程下載等工作。EDA技術(shù)的出現(xiàn)，極大地提高了電路設(shè)計(jì)的效率和可操作性，減輕了設(shè)計(jì)者的勞動(dòng)強(qiáng)度。利用EDA工具，電子設(shè)計(jì)師可以從概念、算法、協(xié)議等開始設(shè)計(jì)電子 系統(tǒng)，大量工作可以通過計(jì)算機(jī)完

3、成，并可以將電子產(chǎn)品從電路設(shè)計(jì)、性能分析到設(shè)計(jì)出IC版圖或PCB版圖的整個(gè)過程的計(jì)算機(jī)上自動(dòng)處理完成?，F(xiàn)在對(duì)EDA的概念或范疇用得很寬。包括在機(jī)械、電子、通信、航空 航天、化工、礦產(chǎn)、生物、醫(yī)學(xué)、軍事等各個(gè)領(lǐng)域，都有EDA的應(yīng)用。目 前EDA技術(shù)已在各大公司、企事業(yè)單位和科研教學(xué)部門廣泛使用。例如在飛機(jī)制造過程中，從設(shè)計(jì)、性能測(cè)試及特性分析直到飛行模擬，都可能涉及到EDA技術(shù)。1.2課程設(shè)計(jì)的主要內(nèi)容和任務(wù)以及要達(dá)到的目標(biāo)(1) 主要內(nèi)容和任務(wù)完成彩燈控制系統(tǒng)的設(shè)計(jì)與制作，在計(jì)算機(jī)上用MAX+plus U仿真后要能在實(shí)驗(yàn)箱上實(shí)現(xiàn)，熟悉可編程邏輯器件的使用，學(xué)會(huì)自己燒程序并應(yīng)用 于實(shí)踐。(2)

4、目標(biāo)設(shè)計(jì)一個(gè)彩燈控制器，具有3種花樣的變化，最后一次是將前三種的循環(huán)。并且具有四種頻率的變化。整個(gè)系統(tǒng)有三個(gè)輸入信號(hào)，分別為音頻輸入脈沖信號(hào)clk2,復(fù)位清零信號(hào)CLR彩燈輸入控制脈沖clkl。最后按照FPGA的開發(fā)流程和VHDL語言建模、仿真、綜合、下載、適配，用EDA6000實(shí)驗(yàn)箱上的FPGA系統(tǒng)實(shí)現(xiàn)了相應(yīng)的功能。第二章系統(tǒng)電路設(shè)計(jì)2.1系統(tǒng)總體設(shè)計(jì)框架結(jié)構(gòu)48進(jìn)制計(jì)數(shù)器顯 示 模 塊圖2-1系統(tǒng)框圖2.1系統(tǒng)硬件該系統(tǒng)使用的是ACEX1K-EP1K30TC144-3 芯片。其具體的電路如下：PIO19-PIO16 PIO23-PIO2031PIO27-PIO2481015I03BIO37

5、 =103631035151014141013 PI012121011發(fā)光管D1-416鍵610341110101033)10I0910329>108FPGA/CPLD目碗片PIO39-PIO32實(shí)驗(yàn)刪圖PIO15-PIO8 PIO7-PIO4 PI03-PIODHEXHEX圖2-2系統(tǒng)的硬件圖第三章系統(tǒng)軟件設(shè)計(jì)3.1方案原理彩燈設(shè)計(jì)總體采用分模塊的方法來完成，包括分頻器、4選1選擇器、48進(jìn)制計(jì)數(shù)器、彩燈控制器四大部分。其中彩燈控制器是用來控制16個(gè)LED,使 其呈現(xiàn)出不同的花型，而彩燈控制器的輸出則是由48進(jìn)制計(jì)數(shù)器來控制。通過 一個(gè)集成分頻器來將輸入的頻率分成幾種不同的頻率，然后通

6、過一個(gè)四選一選擇器擇性不同頻率，從而實(shí)現(xiàn)彩燈不同的速率。通過一個(gè)顯示模塊來顯示不同 的花樣，該模塊的使能端實(shí)現(xiàn)四種狀態(tài)的切換顯示。3.2模塊設(shè)計(jì)(1)集成分頻器模塊設(shè)計(jì)分頻器來用不同的頻率控制不同的彩燈速率輸出。模塊說明：通過分頻器可以實(shí)現(xiàn)不同頻率的轉(zhuǎn)換，elk為輸入信號(hào)，clk_out_1hz,clk_out_2hz,clk_out_4hz為輸出信號(hào)，還有一個(gè)信號(hào)為系統(tǒng)時(shí)鐘CLK_XHZCLKCLK_OUT_2HZCLKOUT_4HZ* *(2) 4選1選擇器模塊通過一個(gè)使能端來控制不同的狀態(tài)，狀態(tài)用A,B,C,D表示MUX41*4|4RBCVDX3: v * -V t- -v *4

7、5; t -V *4«'*«*«*4*4(3) 48進(jìn)制計(jì)數(shù)器模塊48進(jìn)制模塊用來控制彩燈輸出模塊來控制彩燈的顯示模塊，即當(dāng)計(jì)數(shù)到49 時(shí)自動(dòng)轉(zhuǎn)到到第一種狀態(tài)，實(shí)現(xiàn)循環(huán)控制，不然到49將停止。RST系統(tǒng)清零信號(hào)，低電平有效Clk:輸入信號(hào)用來給模塊提供工作頻率CQ 5.0】:48進(jìn)制計(jì)數(shù)器的輸出 祁 靜 啓 售 * 由匝！i*CNT48 1CLKCQ5.O 1RSTCOUTXS(4) 彩燈顯示模塊燈控制模塊用來直接控制彩燈的輸出，使彩燈表現(xiàn)出不同的花樣。通過使能端來實(shí)現(xiàn)不同狀態(tài)的轉(zhuǎn)換。XIANSH 工4xC5.GJYX5.OA*4k EX.O>:丄儀

8、4*X5.O:不同的輸入使彩燈控制模塊有不同的輸出即彩燈顯示出不同的花 樣。K1.O:即使能端，來控制不同狀態(tài)的切換。Y15.O:輸出信號(hào)直接與彩燈相連來控制彩燈3.3總體模塊設(shè)計(jì)整個(gè)系統(tǒng)就是各個(gè)分模塊組成來實(shí)現(xiàn)最后的彩燈控制功能，用一個(gè)時(shí)鐘為分頻器的輸入來進(jìn)行分頻處理，通過四選一來切換不同頻率，再通過顯示模塊 顯示近第四章實(shí)驗(yàn)結(jié)果和分析4.1實(shí)驗(yàn)仿真結(jié)果（1）分頻idkclk_out_4hz-i> clk_ou1_2hzclkoutlhz:EUHBlHfflHlHH說明該程序是將時(shí)鐘進(jìn)行二分頻，將分頻的信號(hào)再分頻，就變成四分頻 了，將四分頻的信號(hào)再二分頻就可以變八分頻了(2) 四選ub

9、C10110H2L1JLi?«r也應(yīng)1叫伽2叫伽叫愉4叫伽5叫佃$G00.郵ZDH.Ons900.41ns(3) 48進(jìn)制計(jì)數(shù)器(4)顯示模塊Name:Value:luu.unspla1»* xSF kD5DOH0020ix 23rn(s-X 100002X0004卅0006X 0010 X0020X說明：使能端控制的是四種狀態(tài)的轉(zhuǎn)換，第四種狀態(tài)是前三種狀態(tài)的循環(huán)纟士審五結(jié)束語彩燈控制器EDA設(shè)計(jì)實(shí)驗(yàn)剛開始，拿著選定的題目不知如何入手。不過通 過指導(dǎo)老師馮杰老師的說明與提示，心中才有了譜。將整個(gè)系統(tǒng)根據(jù)不同的功 能化分成模塊，再分別進(jìn)行設(shè)計(jì)，逐個(gè)攻破，最后再將其整合即可。通

10、過這次課程設(shè)計(jì)，使我受益頗多。既鞏固了課堂上學(xué)到的理論知識(shí) ，又 掌握了常用集成電路芯片的使用。在此基礎(chǔ)上學(xué)習(xí)了數(shù)字系統(tǒng)設(shè)計(jì)的基本思想 和方法，學(xué)會(huì)了科學(xué)地分析實(shí)際問題，通過查資料、分析資料及請(qǐng)教老師和同 學(xué)等多種途徑，獨(dú)立解決問題。同時(shí)，也培養(yǎng)了我認(rèn)真嚴(yán)謹(jǐn)?shù)墓ぷ髯黠L(fēng)。只有 這樣才能有實(shí)質(zhì)的進(jìn)步，還有要和同學(xué)共同討論，解決各種困難，在困難中你 能了解更多的非課本的知識(shí)，還能再找錯(cuò)誤的同時(shí)鍛煉你的觀察力 ，所以我知 道了很多器件的作用，并了解到什么樣的現(xiàn)象是哪塊的電路出現(xiàn)了錯(cuò)誤，小小的成功給了我很大的動(dòng)力，也感受到探索的樂趣。附錄(1)分頻程序LIBRARY IEEE;USE IEEE.STD_

11、LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY fen pi ng ISPORT( elk: IN STD_LOGIC;clk_out_1h z, clk_out_2hz,clk_out_4hz: OUT STD_LOGIC );END fen pi ng;ARCHITECTURE a OF fen pi ng ISsig nal full1,full2,full3:STD_LOGIC;beginp_a:process(clk)beginif clk'eve nt and clk='1'the nfull3&l

12、t;=not full3;end if;clk_out_4hz<=full3;end process;p_b:process(full3)beginthe nif full3'event and full3='1' full2<=not full2;end if;clk_out_2hz<=full2;end process;p_c:process(full2)beginif full2'eve nt and full2='1'thenfull1<=not full1;end if;clk_out_1hz<=full1

13、;end process;end a;四選一library ieee;use ieee.std _lo gic_1164.all;use ieee.std_logic_ un sig ned.all;en tity mux41 isport( a,b,c,d :in std_logic;s :in std_logic_vector(1 downto 0); y:out std_logic);end mux41;architecture behav of mux41 isbeginprocess(a,b,c,d,s)beginif s="00" then y<=a;el

14、sif s="01" then y<=b;elsif s="10" then y<=c;else y<=d;end if;end process;end behav;(3) 48進(jìn)制計(jì)數(shù)器LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY cnt48 ISPORT (CLK,RST : IN STD_LOGIC;CQ : OUT STD_LOGIC_VECTOR(5 DOWNTO 0);COUT : OUT STD_LOGIC )

15、;END cn t48;ARCHITECTURE behav OF cnt48 ISsig nalDQ : STD_LOGIC_VECTOR(5 DOWNTO 0);BEGINPROCESS(CLK, RST)BEGINIF RST = '1' THEN DQ<="000000"ELSIF CLK'EVENT AND CLK='1' THENIF DQ="110000" THEN DQ<="000000"COUT<='1：ELSE DQ<=DQ+'1

16、9;COUT<='0：END IF;END IF;END PROCESS;CQ<= DQ;END behav;(4)顯示模塊LIBRARY IEEE ;USE IEEE.STD_LOGIC_1164.ALL ;USE IEEE.STD_LOGIC_ un sig ned.ALL ;ENTITY xia nshi isPORT ( x : IN STD_LOGIC_VECTOR(5 DOWNTO 0);k : IN STD_LOGIC_VECTOR(1 DOWNTO 0);y : OUT STD_LOGIC_vector(15 dow nto 0);END ;ARCHITEC

17、TURE one OF xia nshi ISBEGINPROCESS( x)BEGINif k="00" the nCASEx(3 dow nto 0)ISwhe n"0000"=> y<="0000000000000001"whe n"0001"=> y<="0000000000000010"whe n"0010"=> y<="0000000000000100"whe n"0011"=> y

18、<="0000000000001000"whe n"0100"=> y<="0000000000010000"whe n"0101"=> y<="0000000000100000"whe n"0110"=> y<="0000000001000000"whe n"0111"=> y<="0000000010000000"whe n"1000"=&

19、gt; y<="0000000100000000"whe n"1001"=> y<="0000001000000000"whe nwhe nwhe nwhe nwhe nwhe nEND CASE ;elsif k="01" the nCASE x(5 dow nto 0) ISwhe n"010000"=whe n"010001"=whe n"010010"=whe n"010011"=whe n"0101

20、00"=whe nwhe n"010110"=> y<="0000001000000000"whe n"010111"=> y<="0000000100000000"whe n"011000"=> y<="0000000010000000"whe n"011001"=> y<="0000000001000000"whe n"011010"=> y<

21、="0000000000100000"whe n"011011"=> y<="0000000000010000"whe n"011100"=> y<="0000000000001000"whe n"011101"=> y<="0000000000000100"whe n"011110"=y<="0000000000000010"whe n"011111"=

22、y<="0000000000000001"END CASE ;elsif k="10" the nCASEx(5 dow nto 0) ISwhe n"100000"=whe n"100001"=whe n"100010"=whe nwhe nwhe nwhe n"100110"=> y<="0000001001000000"whe n"100111"=> y<="0000000110000000

23、"whe n"101000"=> y<="0000001001000000"whe nwhe nwhe nwhe nwhe nwhe nwhe n"101111"=END CASE ;elsif k="11" the nCASE x(5 dow nto 0) ISwhe n"000000"=y<="0000000000000001"whe n"000001"=y<="0000000000000010"w

24、he n"000010"=y<="0000000000000100"whe n"000011"=y<="0000000000001000"whe n"000100"=y<="0000000000010000"whe n"000101"=> y<="0000000000100000"whe n"000110"=> y<="0000000001000000"w

25、he n"000111"=> y<="0000000010000000"whe n"001000"=> y<="0000000100000000"whe n"001001"=> y<="0000001000000000"whe nwhe nwhe nwhe nwhe nwhe nwhe n"010000"=whe n"010001"=whe n"010010"=whe n"010011"=whe n"010100"=whe n"010101"=whe n"010110"=> y<="0000001000000000"whe n"010111"=> y<="0000000100000000"whe n"011000"=&