第5章.組合邏輯電路應(yīng)用

1、 第五章第五章 組合邏輯電路應(yīng)用組合邏輯電路應(yīng)用(中中規(guī)模集成電路規(guī)模集成電路MSI) 主要介紹主要介紹:編碼器、譯碼器、數(shù)據(jù)分配器、數(shù)據(jù)選擇器、編碼器、譯碼器、數(shù)據(jù)分配器、數(shù)據(jù)選擇器、數(shù)數(shù)值比較器和加法器的比較器和加法器的功能功能、分析、設(shè)計和分析、設(shè)計和應(yīng)用。5.1編碼器編碼器編碼器分類編碼器分類 ： 普通二進(jìn)制編碼器、二普通二進(jìn)制編碼器、二 - 十進(jìn)制編碼器、優(yōu)先編十進(jìn)制編碼器、優(yōu)先編碼器碼器 編碼：編碼：用二進(jìn)制代碼表示特定信息的過程。編碼器：實現(xiàn)編碼操作的電路。編碼器：實現(xiàn)編碼操作的電路。編碼器I0I1I2IN-1Y0Y1Y2Yn-1N/n線編碼器：輸出代碼位數(shù)輸出代碼位數(shù)待編碼待編

2、碼的信號數(shù)的信號數(shù)2n N一個對象需一個碼組，輸出一個對象需一個碼組，輸出代碼的代碼的組合數(shù)組合數(shù)2n應(yīng)大于或等應(yīng)大于或等于于待編碼待編碼的個數(shù)的個數(shù)N 。二二進(jìn)進(jìn)制制代代碼碼輸輸出出待待編編碼碼信信號號輸輸入入 任何時刻只能對一個對象任何時刻只能對一個對象進(jìn)行編碼的編碼器叫進(jìn)行編碼的編碼器叫普通編碼器普通編碼器。普通編碼器的普通編碼器的輸入輸入是一組是一組相互排斥（相互排斥（一組出現(xiàn)，其余的都不得一組出現(xiàn)，其余的都不得出現(xiàn)）的變量。出現(xiàn)）的變量。1, 1 , 010,10,NiIIINjijjNjijji5.1.1 普通編碼器普通編碼器 用邏輯1表示對象要求編碼，邏輯0不要求編碼，這種邏輯表

3、示稱為高電平輸入有效高電平輸入有效。輸入信號的相互排斥性質(zhì)可用下式表示 用邏輯0表示對象要求編碼，邏輯1不要求編碼，這種邏輯表示稱為低電平輸入有效。低電平輸入有效。輸入信號的相互排斥性質(zhì)可用下式表示1, 1 , 010,10,NiIIINjijjNjijji表示在任何時刻，只能有1個輸入為邏輯1，其他都為邏輯0。表示在任何時刻，只允許1個輸入為邏輯0，其他都為邏輯1。設(shè)計將十進(jìn)制數(shù)碼編碼為設(shè)計將十進(jìn)制數(shù)碼編碼為8421BCD碼的二碼的二-十進(jìn)制普通編碼器。十進(jìn)制普通編碼器。 設(shè)輸入I9、I8、I0分別表示十進(jìn)制數(shù)碼9、8、0 ； 輸出Y3、Y2、Y1、Y0分別是8421BCD碼的4個二進(jìn)制位。

4、 輸入低電平有效輸入低電平有效的編碼器真值表為：（1）列出真值表表5.1.1 10線-4線普通編碼器的真值表數(shù)碼I9I8I7I6I5I4I3I2I1I0Y3Y2Y1Y001234567890100000000000000001001000110100010101100111100010011（2）求最簡邏輯函數(shù)012345678901234567893IIIIIIIIIIIIIIIIIIIIY考慮輸入低電平有效的約束條件，得01234567980123456789IIIIIIIIIIIIIIIIIIII89893IIIIY同理可得456745672=+=IIIIIIII/p>

5、236723671=+=+=IIIIIIIIIIYIIIIIIIIY89893IIIIY圖5.1.2 10線-4線普通編碼器的邏輯圖I0I1I2I3I4I5I6I7I8I910k10 VCC=5V &Y1 &Y2 &Y3I9I813579135790236723671456745672IIIIIIIIIIYIIIIIIIIYIIIIIIIIY（3）畫邏輯圖 &Y0I7I6I5I4按下低電平，否則高電平普通編碼器的缺點：輸入變量必須滿足互斥條件。用同樣方法可設(shè)計二進(jìn)制編碼器。 如果不滿足互斥條件，則需要增加約束條件限制電路，才使編碼可靠。1、優(yōu)先編碼器優(yōu)先編碼器

6、能夠根據(jù)事先安排好的優(yōu)先次序,對優(yōu)先輸入信號進(jìn)行編碼的編碼器稱為優(yōu)先編碼器優(yōu)先編碼器。2、優(yōu)先編碼器的分類：二進(jìn)制二進(jìn)制和二二 - 十進(jìn)制兩類十進(jìn)制兩類。（1） 二二-十進(jìn)制優(yōu)先編碼器十進(jìn)制優(yōu)先編碼器(中規(guī)模中規(guī)模74148） 以 (10/4)10/4)線線)二-十進(jìn)制優(yōu)先編碼器為例說明其設(shè)計方法。 1）分析）分析設(shè)計要求，列真值表設(shè)計要求，列真值表： 設(shè)計一個 10/4線優(yōu)先編碼器，用 I0 I9 表示10個輸入，用 Y3 Y2 Y1 Y0 表示4位二進(jìn)制碼輸出，規(guī)定 I9 的優(yōu)先權(quán)最高優(yōu)先權(quán)最高，依次下降， I0 最低最低，輸入低電平有效輸入低電平有效，編碼采用8421 BCD碼的反碼反碼

7、。 編碼器同時有幾個輸入出現(xiàn)時，優(yōu)先權(quán)高的編碼器同時有幾個輸入出現(xiàn)時，優(yōu)先權(quán)高的排斥排斥優(yōu)先權(quán)低的，優(yōu)先權(quán)低的，即編碼器僅對優(yōu)先權(quán)高的輸入進(jìn)行編碼。即編碼器僅對優(yōu)先權(quán)高的輸入進(jìn)行編碼。5.1.2 優(yōu)先編碼器優(yōu)先編碼器圖5.1.3 8線-3線優(yōu)先編碼74148原理圖I2YFYEXY1Y0Y211&1&I3I4I5I6I7ENI1I0111111111111111使能信號使能信號優(yōu)先編碼器本身 編碼標(biāo)志信號輸出擴(kuò)展信號輸出表達(dá)式FFEXYENYENY765476542+=+=IIIIENIENIENIENIENY76543542765435421IIIIIIIIENIENIENII

8、IENIIIENY765643642176564364210IIIIIIIIIIENIENIIENIIIENIIIIENY7654321076543210IIIIIIIIENIIIIIIIIENYF（2）列出真值表）列出真值表表5.1.2 8線-3線優(yōu)先編碼（中規(guī)模集成器件74148）輸入輸出ENI0I1I2I3I4I5I6I7Y2Y1Y0YFYEX11111101111111111101000001000100110001101010001110111000111110010001111110110001111111101000111111111110說明：-任意值（0或1）輸入低電平有效輸

9、入低電平有效，編碼采用8421 BCD碼的反碼反碼76542IIIIENY765435421IIIIIIIIENY76564364210IIIIIIIIIIENY76543210IIIIIIIIENYFFEXYENYI2YFYEXY1Y0Y211&1&I3I4I5I6I7ENI1I0111111111111111（1）說明電路的功能）說明電路的功能a)當(dāng)EN=1時，編碼器不能編碼，輸出全為1； 當(dāng)EN=0時，正常編碼。 （EN低電平有效）此時，若輸入若輸入無低電平無低電平， Y YF F=0=0 ，Y YEXEX=1=1（表明無編碼輸入）。（表明無編碼輸入）。 若輸入有低電平，

10、若輸入有低電平，YF=1，YEX=0（表明有編碼輸入）。（表明有編碼輸入）。b)要求編碼（輸入有低電平），優(yōu)先級由高到低的順序為：I7、I6、I0，對應(yīng)的輸出二進(jìn)制代碼依次為000、001、111。注意：優(yōu)先編碼器允許幾個優(yōu)先編碼器允許幾個輸入信號同時要求編碼，但是，只對優(yōu)先級別最高的輸入信號進(jìn)行編碼輸入信號同時要求編碼，但是，只對優(yōu)先級別最高的輸入信號進(jìn)行編碼。例如，當(dāng)I7=I6=I0=0時，輸出只是I7的代碼000c)代碼重復(fù)：當(dāng)EN=0時，對應(yīng)于代碼111有2種輸入組合，即輸入僅I0要求編碼和輸入全部都不要求編碼。因此，引入編碼標(biāo)志輸出信號YF加以區(qū)別。d)信號EN、YF和YEX共同實現(xiàn)

11、編碼器的擴(kuò)展。YF用于編碼標(biāo)志輸出信號的擴(kuò)展，YEX用于代碼的擴(kuò)展。 邏輯符號邏輯符號ENI1Y2I0I2I3I4I5I6I7Y1Y0YFYEX（T741、74LS148）A0 A1 5編為：1111 0000 圖3.2.5 16線線-4線優(yōu)先編碼器線優(yōu)先編碼器 優(yōu)先權(quán)由高到低優(yōu)先權(quán)由高到低解：解：工作原理工作原理： 例 5.1 試用74148組成16線-4線優(yōu)先編碼器。EI=1時，U2的輸出全為1。U2的YF=1又使U1的輸出全為1。因此，Z3=Z2=Z1=Z0=ZF=1, 編碼器不能編碼。(b)當(dāng)EI=0時，編碼器進(jìn)行16線-4線優(yōu)先編碼。 U1: 74148 I0 I1 YF I2 I3

12、 Y0 I4 Y1 I5 Y2 I6 I7 YEX EN A0 A1 A2 A3 A4 A5 A6 A7 U2: 74148 I0 I1 YF I2 I3 Y0 I4 Y1 I5 Y2 I6 I7 YEX EN A8 A9 A10 A11 A12 A13 A14 A15 EI & & & ZF Z0 Z1 Z2 Z3 圖 5.1.4 16 線-4 線優(yōu)先編碼器 U1: 74148 I0 I1 YF I2 I3 Y0 I4 Y1 I5 Y2 I6 I7 YEX EN A0 A1 A2 A3 A4 A5 A6 A7 U2: 74148 I0 I1 YF I2 I3 Y0 I

13、4 Y1 I5 Y2 I6 I7 YEX EN A8 A9 A10 A11 A12 A13 A14 A15 EI & & & ZF Z0 Z1 Z2 Z3 圖 5.1.4 16 線-4 線優(yōu)先編碼器 Z3=YEX2=0。輸出在。輸出在0111 (A8) 0000(A15)之間變化。之間變化。 可見高位片優(yōu)先于低位片。可見高位片優(yōu)先于低位片。 如果如果A15A8中有中有0，則，則U2優(yōu)先優(yōu)先編碼。編碼。且U2的YF2=1，導(dǎo)致U1的輸出全為1。即禁止禁止低位低位編碼。編碼。當(dāng)EI=0時，編碼器進(jìn)行16線-4線優(yōu)先編碼。 U1: 74148 I0 I1 YF I2 I3 Y

14、0 I4 Y1 I5 Y2 I6 I7 YEX EN A0 A1 A2 A3 A4 A5 A6 A7 U2: 74148 I0 I1 YF I2 I3 Y0 I4 Y1 I5 Y2 I6 I7 YEX EN A8 A9 A10 A11 A12 A13 A14 A15 EI & & & ZF Z0 Z1 Z2 Z3 圖 5.1.4 16 線-4 線優(yōu)先編碼器 如果A15A8全為1，則U2的Y2=Y1=Y0=1，Z3= YEX2=1，YF2=0，使U1能夠?qū)7A0進(jìn)行編碼。當(dāng)EI=0時，編碼器進(jìn)行16線-4線優(yōu)先編碼。輸出在輸出在1111(A0)1000(A7)之間變化。

15、之間變化。 ZF=1。 5.2 譯碼器譯碼器 譯碼譯碼 把二進(jìn)制碼的含義把二進(jìn)制碼的含義“翻譯翻譯”出來的過程。出來的過程。譯碼器譯碼器 完成譯碼操作的電路。完成譯碼操作的電路。分三類分三類 二進(jìn)制譯碼器二進(jìn)制譯碼器 、二、二-十進(jìn)制譯碼器、顯示譯碼器。十進(jìn)制譯碼器、顯示譯碼器。 5.2.1 二進(jìn)制譯碼器二進(jìn)制譯碼器 1、二進(jìn)制譯碼器、二進(jìn)制譯碼器 (2n=N) n - 輸入二進(jìn)制碼的位數(shù)輸入二進(jìn)制碼的位數(shù)(輸入變量組合數(shù)輸入變量組合數(shù)); N-輸出變量個數(shù)輸出變量個數(shù);有有 2/4 線線 、3/8 線線 、4 /16 線等。線等。n/N線譯碼器：線譯碼器：譯碼器譯碼器A0A1A2An-1Y0

16、Y1Y2YN-12n N 輸入輸入n位位二二進(jìn)制進(jìn)制代碼代碼 輸出輸出N個個信號信號2n N輸出信號輸出信號個數(shù)個數(shù)輸入二進(jìn)制代碼的輸入二進(jìn)制代碼的位位數(shù)數(shù)74LS138 -3/8 線譯碼器二進(jìn)制譯碼器 （低電平有效） 選通輸入選通輸入74LS138 邏輯符號即當(dāng)S1=1、S2=S3=0時，譯碼譯碼。 例 輸入為A2、A1、A0為001時，Y1應(yīng)0（低電平有效），其余均為1。010011100111 圖3.3.1 3/8線譯碼器（線譯碼器（74LS138）A2&111111S3&S1S2A1A0Y0Y1Y2Y3Y4Y5Y6Y7S0選通選通 輸入輸入1=3 32 21 1S SS

17、 SS SS S譯碼譯碼0=3 32 21 1S SS SS SS S關(guān)閉關(guān)閉 每一個輸出對應(yīng)一個輸入變量的最小項取反每一個輸出對應(yīng)一個輸入變量的最小項取反,代表一個二進(jìn)制代表一個二進(jìn)制碼。碼。 3線線-8線譯碼器可產(chǎn)生線譯碼器可產(chǎn)生3變量函數(shù)的全部最小項。變量函數(shù)的全部最小項。CBA74138 -3/8 線譯碼器二進(jìn)制譯碼器 i ii im mY Y當(dāng)當(dāng) S=1 時，第時，第 i 個個 輸出的表達(dá)式可寫成：輸出的表達(dá)式可寫成：輸 入輸 出SA2A1A0Y0Y1Y2Y3Y4Y5Y6Y70 11111111100001111111100110111111101011011111101111101

18、111110011110111110111111011111011111101111111111110表 3.3.1 74LS138 譯碼器真值表CBA例 5.2.1 試用74138構(gòu)成4/16線譯碼器 1、A3=0時，S2=S3=0，S1=1，U1譯碼，U2關(guān)斷。 2、A3=1時，S2=S3=1，U2譯碼，U1關(guān)斷。 圖3.3.2 2片74LS138構(gòu)成的4/16線譯碼器5VS1S3S2A2A1A0U U2 2S1S3S2A2A1A0A0A1A2A3U U1 1Y1Y6Y3Y2Y0Y7Y4Y5Y10Y9Y15741387413874138741380011U1譯碼U2關(guān)斷U1關(guān)斷U2譯碼當(dāng)控

19、制輸入有效時，74138譯碼器產(chǎn)生3變量的全部最小項。 例例 2 補(bǔ)充例例： 試分析圖示電路，寫出邏輯函數(shù)表達(dá)式，列出真值試分析圖示電路，寫出邏輯函數(shù)表達(dá)式，列出真值表，說明邏輯功能。表，說明邏輯功能。 解：解： 1）寫邏輯表達(dá)式）寫邏輯表達(dá)式BAAAAmFAAAAmmmmFBAAAAmF01213010130302012212）說明邏輯功能（可借助真值表）說明邏輯功能（可借助真值表）ACZABZ21、3131262621mmmmBACABCACZmmmmACBABCABZ例例 5.2.2 試用試用74138譯碼器實現(xiàn)函數(shù)：譯碼器實現(xiàn)函數(shù)：解解:令函數(shù)變量C、B、A作為74138的輸入變量，并

20、將函數(shù)變換為最小項表達(dá)式畫邏輯圖：Z1&Z2ABC+5VU1: 74138ABCS1S2S3Y0Y1Y2Y3Y4Y5Y6Y7本例推廣到一般情況： 由n線-2n線譯碼器可以實現(xiàn)變量數(shù)不超過n的任意邏輯函數(shù)。1.根據(jù)函數(shù)自變量數(shù)n選擇n線-2n線的譯碼器；方法是：方法是：2.確定函數(shù)的自變量與譯碼器輸入變量的一一對應(yīng)關(guān)系；3.將函數(shù)變換為關(guān)于譯碼器輸入變量的最小項表達(dá)式，進(jìn)一步將函數(shù)轉(zhuǎn)換為譯碼器輸出變量的邏輯表達(dá)式；4.畫邏輯圖（令譯碼器的控制變量有效）。隱含了譯碼器的控制變量有效 補(bǔ)充例例 ：設(shè)計一圖示組合電路，其功能如下：設(shè)計一圖示組合電路，其功能如下：解：解：1）列真值表）列真值表2

21、）化簡邏輯函數(shù)）化簡邏輯函數(shù)3）用門電路實現(xiàn)）用門電路實現(xiàn) (略略) 也也可用一可用一4/16線譯碼器線譯碼器實現(xiàn)：實現(xiàn)： 2） 由真值表得由真值表得1512109652121514131210985401)15,12,10, 9 , 6 , 5 , 2 , 1 ()15,14,13,12,10, 9 , 8 , 5 , 4 , 0(mmmmmmmmmFmmmmmmmmmmmF二-十進(jìn)制譯碼器的功能是將輸入的BCD碼還原為十進(jìn)制數(shù)碼。 5.2.2 . 二二 - 十進(jìn)制譯碼器十進(jìn)制譯碼器 (7442) n = 4， N =10Y0&11111111BACDY1Y2Y3Y4Y5Y6Y7Y8

22、Y977mCBADYi ii im mY Yi= 0 900mABCDY11mABCDY22mABCDY33mBACDY44=mABCDY66mACBDY99mABCDY88mABCDY圖5.2.5 二-十進(jìn)制譯碼器7442的電路原理輸入為輸入為 8421 BCD 碼，輸出低電平有效。碼，輸出低電平有效。電路有拒偽碼的功能，輸入為電路有拒偽碼的功能，輸入為 10101111時，無譯碼輸出，所有輸出為時，無譯碼輸出，所有輸出為 1 。數(shù)碼DCBAY0Y1Y2Y3Y4Y5Y6Y7Y8Y900000011111111110001101111111120010110111111130011111011

23、1111401001111011111501011111101111601101111110111701111111111011810001111111101910011111111110偽碼101011111111111011111111111111001111111111110111111111111110111111111111111111111111表5.2.2 二-十進(jìn)制譯碼器7442的真值表 能將二進(jìn)制代碼能將二進(jìn)制代碼翻譯并顯示出來翻譯并顯示出來的電路叫顯示譯碼器。的電路叫顯示譯碼器。 顯示譯碼器顯示譯碼器包括包括譯碼驅(qū)動電路譯碼驅(qū)動電路和和數(shù)碼顯示器數(shù)碼顯示器兩部分。兩部分。

24、數(shù)碼顯示器是用來顯示數(shù)字、文字和符號的器件。 按結(jié)構(gòu)分 ：1）字型重疊式；）字型重疊式；2）分段式；）分段式；3）點陣式。）點陣式。 按發(fā)光物質(zhì)分：1）半導(dǎo)體顯示器（）半導(dǎo)體顯示器（LED顯示器）；顯示器）；2）熒光數(shù)字顯示器；）熒光數(shù)字顯示器；3）液晶數(shù)字顯示器；）液晶數(shù)字顯示器；4）氣體放電顯示器。）氣體放電顯示器。1、 數(shù)碼顯示器數(shù)碼顯示器 *5.2.3 顯示譯碼器顯示譯碼器下面僅介紹半導(dǎo)體數(shù)碼顯示器，簡稱半導(dǎo)體數(shù)碼管。1）半導(dǎo)體顯示器）半導(dǎo)體顯示器（Light Emitting Diode LED） 又叫發(fā)光二極管顯示器。 結(jié)構(gòu)：用磷砷化鎵作成的PN結(jié)。 特點：工作電壓低（1.53V）

25、、體積小、壽命長、響應(yīng)速度快（1100ns）、顏色豐富、清晰悅目，工作可靠?？捎蒚TL與非門直接驅(qū)動，如圖示。5VRc+5VRb BA&RDVCC+5VTTL與非門驅(qū)動電路三極管驅(qū)動電路構(gòu)成構(gòu)成 將七個發(fā)光二極管按一定方式連接在一起，每段為一個發(fā)光管，七段分別為 a、b、c、d、e、f、g，顯示那個字型，則相應(yīng)段的發(fā)光管發(fā)光。分類分類 按連接方式不同分為共陰極共陰極和共陽極共陽極兩種。2)七段數(shù)碼顯示器圖5.2.6 半導(dǎo)體數(shù)碼管BS201A的外形圖和等效電路1,6-comdp a b c d e f g 7 10 9 8 5 4 2 312345109876abcdegdpf特點：工作

26、電壓低（1.52.5V）、體積小、壽命長、可靠性高、響應(yīng)時間快（小于0.1S），但每一段的工作電流大(1040mA)。功能控制輸入8421BCD碼輸入BI/RBO輸出（數(shù)碼管筆劃段）LTRBIDCBAabcdefg消影消影0(BI)0000000燈測試燈測試01(RBO)1111111顯示滅零滅零1000000(RBO)000000001100001(RBO)11111101100011(RBO)01100002100101(RBO)11011013100111(RBO)11110014101001(RBO)01100115101011(RBO)10110116101101(RBO)00111

27、117101111(RBO)11100008110001(RBO)11111119110011(RBO)1111011偽碼110101(RBO)0001101110111(RBO)0011001111001(RBO)0100011111011(RBO)1001011111101(RBO)0001111111111(RBO)0000000表5.2.3 7段顯示譯碼器7448的真值表abcdegdpf RBI、RBO分別稱為動態(tài)滅零輸入、動態(tài)滅零輸出，且低電平有效。 當(dāng)LT=1時，顯示十進(jìn)制數(shù)碼。 當(dāng)DCBA =0000時，如果RBI=0,則不能顯示0，這種情況稱為動態(tài)滅零，用輸出RBO=0標(biāo)識。

28、 不能拒絕偽碼輸入:因?qū)τ诜?421BCD碼輸入，ag一些段為高電平，被點亮。功能說明如下：a.消影（滅燈） 控制端BI/RBO既可做輸入（記為BI，消影輸入），也可做輸出（記為RBO，動態(tài)滅零輸出）。 做輸入時，如果BI=0，則不論其他輸入信號為何值，輸出ag全為0，數(shù)碼管不亮，即實現(xiàn)消影功能。b.燈測試 當(dāng)LT=0時，輸出 ag全為1，驅(qū)動數(shù)碼管的筆劃段全亮，用于測試數(shù)碼管，所以，LT稱為試燈輸入，低電平有效。c.顯示功能 即為了使顯示的多位數(shù)字符合人的習(xí)慣，整數(shù)部分高位的0和小數(shù)部分低位的0不顯示，這稱為動態(tài)滅零。 3）顯示譯碼器應(yīng)用電路圖5.2.7單數(shù)碼管顯示譯碼電路com1k7Vcc

29、LTVccRBIABCDRBOGNDabcdefgabcdefgB3B2B1B07448a.單數(shù)碼管顯示譯碼電路b.多數(shù)碼管顯示譯碼電路圖5.2.8 7448動態(tài)滅零 1 0 0 0 0 0 0 0 0 1 0 0 1 小 數(shù) 點 0 0 1 1 0 1 1 1 0 0 0 0 LT RBI RBO D C B A LT RBI RBO D C B A LT RBO RBI D C B A 0 LT RBO RBI D C B A LT RBO RBI D C B A 0 LT RBI RBO D C B A 連接方法是：整數(shù)部分把高位RBO與次低位的RBI相連，最高位的RBI接低電平；小數(shù)部

30、分則與整數(shù)部分的連接順序相反。 利用7448的RBI和RBO引腳可實現(xiàn)動態(tài)滅零 動態(tài)滅零原理：在整數(shù)部分的最高位是0 時，其RBI使本位動態(tài)滅零。同時，其RBO輸出低電平，使次高位的動態(tài)滅零使能，如此遞推，實現(xiàn)整數(shù)部分動態(tài)滅零。滅零滅零1000000(RBO)0000000gfedcbaABCDRBILTBI/RBO對換D0D1DN-1Y0Y1YN-1數(shù)據(jù)選擇器數(shù)據(jù)分配器總線A0 A1 AnB0 B1 Bn5.3 數(shù)據(jù)分配器和數(shù)據(jù)選擇器數(shù)據(jù)分配器和數(shù)據(jù)選擇器采用總線分時傳送信號，需要數(shù)據(jù)分配器和數(shù)據(jù)選擇器。 數(shù)據(jù)分配器和數(shù)據(jù)選擇器等效為多路開關(guān)，控制變量A0、A1、An和B0、B1、 、Bn選

31、擇開關(guān)連接位置，所以，它們亦稱為地址變量。N路路數(shù)數(shù)據(jù)據(jù)源源（公共信號線）（公共信號線）n路路地址變量地址變量N路路數(shù)數(shù)據(jù)據(jù)終終端端2nNN和n的約束關(guān)系是5.3.1 數(shù)據(jù)分配器數(shù)據(jù)分配器 功能功能:在地址碼輸入的控制下在地址碼輸入的控制下, 把一路數(shù)據(jù)分配至多路作為輸出把一路數(shù)據(jù)分配至多路作為輸出 。帶控制端的譯碼器可用作數(shù)據(jù)分配器=710=012321最小項)A,A,A(mm, ,iDmSSSmSmYiiiiii輸出表達(dá)式為：U1: 74138圖5.3.2 8路數(shù)據(jù)分配器 Y0Y1Y2Y3Y4Y5Y6Y7ABCS1S2S3D+5VY0Y1Y2Y3Y4Y5Y6Y7A0A1A2地址變量地址變量

32、數(shù)據(jù)數(shù)據(jù)輸輸 出出A2A1A0DY0Y1Y2Y3Y4Y5Y6Y7表5.3.1 8路數(shù)據(jù)分配器的真值表 在地址變量的控制下數(shù)據(jù)D被分配到8路輸出Y0、Y1、Y7中的一路。 未獲得數(shù)據(jù)D的其它輸出不隨D變化，保持為邏輯1。D1111111000D001D1D111111010D11D11111011D111D1111100D1111D111101D11111D11110D111111D1111D1111111D=710=012321最小項)A,A,A(mm, ,iDmSSSmSmYiiiiiiY0Y1Y2Y3Y4Y5Y6Y7U1: 74138Y0Y1Y2Y3Y4Y5Y6Y7ABCS1S2S3D+5

33、VA0A1A2 5.3.2 數(shù)據(jù)選擇器數(shù)據(jù)選擇器 (74151)功能功能 : 在地址碼輸入的控制下在地址碼輸入的控制下, 從多路數(shù)據(jù)中選出一路作為輸出從多路數(shù)據(jù)中選出一路作為輸出 。電路結(jié)構(gòu)： 輸出表達(dá)式為： 70=01270126012501240123012201210120012=+=iiiD)A,A,A(mSDAAASDAAASDAAASDAAASDAAASDAAASDAAASDAAASY5.3.3 8路數(shù)據(jù)選擇器74151的電路原理圖ABC1SZD0D1D2D3D4D5D6D7Y1&1111111A2A1A0表5.3.2 8路數(shù)據(jù)選擇器(74151)的真值表當(dāng)S=0時，在地址

34、變量的控制下從8路輸入數(shù)據(jù)中選擇一路作為數(shù)據(jù)輸出。7001270126012501240123012201210120012),(iiiDAAAmSDAAASDAAASDAAASDAAASDAAASDAAASDAAASDAAASY控制輸入地址輸入數(shù)據(jù)輸入輸出SA2A1A0D0D1D2D3D4D5D6D7Y100000D0D00001D1D10010D2D20011D3D30100D4D40101D5D50110D6D60111D7D7A B CZ 74151A2 A1 A0D0D1D2D3D4D5 D6D7SYYZ DmDmDmmmDCBADCBADCBAABCCABDCABBABABACCA

35、BDCABZ4207611)()(0; 1;53176420DDDDDDDDDDCABZ例5.3.1 試用數(shù)據(jù)選擇器實現(xiàn)邏輯函數(shù)1)選擇A、B、C變量作為數(shù)據(jù)選擇器的地址變量，令A(yù)=A2、B=A1、C=A0 ；在74151的控制端有效時，比較函數(shù)表達(dá)式和74151的輸出表達(dá)式，得解：Z是4變量函數(shù),可用24-1=8路數(shù)據(jù)選擇器(74151)實現(xiàn)Z。2)函數(shù)變換3)確定數(shù)據(jù)端（D0、D1、DN-1）的表達(dá)式4)畫邏輯圖根據(jù)第1步和第3步中的表達(dá)式畫出邏輯圖，如圖5.3.4所示。圖5.3.4 例5.3.1的邏輯圖A B CZ D +5V 1 U1: 74151A2 A1 A0D0D1D2D3D4D

36、5 D6D7SYYZ 由本例推廣到一般情況由本例推廣到一般情況 2 2n-1n-1路數(shù)據(jù)選擇器可以路數(shù)據(jù)選擇器可以實現(xiàn)任意的實現(xiàn)任意的n n個變量以下的個變量以下的邏輯函數(shù)。邏輯函數(shù)。方法是：方法是：選擇選擇n-1n-1個變量作為數(shù)個變量作為數(shù)據(jù)選擇器的地址變量；據(jù)選擇器的地址變量；2)2)將函數(shù)變換為將函數(shù)變換為n-1n-1個地個地址變量的最小項表達(dá)式；址變量的最小項表達(dá)式；3)3)根據(jù)最小項表達(dá)式和數(shù)根據(jù)最小項表達(dá)式和數(shù)據(jù)選擇器的輸出表達(dá)式，據(jù)選擇器的輸出表達(dá)式，確定數(shù)據(jù)端（確定數(shù)據(jù)端（D D0 0、D D1 1、D DN-1N-1）的表達(dá)式的表達(dá)式；4)4)畫邏輯圖。畫邏輯圖。 補(bǔ)充例：

37、補(bǔ)充例： 試分析圖示電路，寫出試分析圖示電路，寫出邏輯函數(shù)表達(dá)式。邏輯函數(shù)表達(dá)式。 解：解： 由四選一數(shù)選器的功能由四選一數(shù)選器的功能 例例 330120110100130DAADAADAADAADmYiii CBACBABACABBAABCCBACBACBAYFCDDCDDBAAA )()(,213001當(dāng)當(dāng)有有5.4 數(shù)值比較器數(shù)值比較器比較兩個數(shù)相對大小或相等的電路，叫比較兩個數(shù)相對大小或相等的電路，叫比較器。比較器。5.4.1 一位數(shù)值比較器一位數(shù)值比較器兩位一位兩位一位2進(jìn)制數(shù)進(jìn)制數(shù)A、B比較的結(jié)果有相等（比較的結(jié)果有相等（G） 、大于（、大于（L）、）、小于（小于（M）。）。表表5

38、.3.1 一位比較器真值表一位比較器真值表A BGLM0 00 1 01 1100100100100輸出的邏輯表達(dá)式為BALBA即BABAABBAGBA即BAMBA即圖圖5.4.1 一位比較器一位比較器BL1 11 11 1& & &AGM& & &5.4.2 四位數(shù)值比較器四位數(shù)值比較器 兩個4位2進(jìn)制數(shù)A=A3A2A1A0、B=B3B2B1B0比較的結(jié)果仍然是相等(GO)、大于(LO) 、小于(SO ). 四位數(shù)值比較分2步：先進(jìn)行位比較，設(shè)第i的比較結(jié)果為Gi、Li和Si；再進(jìn)行下述綜合比較。 如果A=B，則要求每位都相等： A3=B3、A

39、2=B2、A1=B1、A0=B0和GI=1。邏輯函數(shù)表達(dá)式為 如果AB，則要求 A3B3或者 A3=B3、A2B2或者 A3=B3、A2=B2、A1B1或者 A3=B3、A2=B2、A1=B1、A0B0或者A4=B4、A3=B3、A2=B2、A1=B1、LI=1為使4位比較器用于更多位的數(shù)值比較，設(shè)置低于本4位的比較結(jié)果輸入端：相等GI、大于LI、小于SI。邏輯函數(shù)表達(dá)式為 LO=L3+G3L2+G3G2L1+ G3G2G1L0+G3G2G1G0LIG3G2G1G1GIGo=G3G2G1G0GI如果AB，則要求 A3B3或者 A3=B3、A2B2或者 A3=B3、A2=B2、A1B1或者 A3

40、=B3、A2=B2、A1=B1、A0B LI AB SI AB AB AB AB AB AB AB A=B 并行擴(kuò)展并行擴(kuò)展:圖5.4.4是用5個4位比較器構(gòu)成的16位比較器。 并行擴(kuò)展完成16位的比較，只需兩個比較器的傳輸時間，而串行位擴(kuò)展完成16位的比較，需用4個比較器的傳輸時間。5.5.1 一位加法器一位加法器 1 Ai 加數(shù) 0 Bi 加數(shù) +1 Ci-1低位進(jìn)位 1 0 按位相加；考慮低位向高位進(jìn)位。實現(xiàn)按位相加的數(shù)字實現(xiàn)按位相加的數(shù)字電路稱為電路稱為一位全加器一位全加器。 圖5.5.1 一位全加器的邏輯圖和邏輯符號AiBiCi-1CiSi0000000101010010111010

41、0011011011010111115.5 加法器加法器表5.5.1 全加器的真值表 AiBiCi-1CiSiCI CO&111AiBiCi-1CiSi11輸出表達(dá)式為Si 和向高進(jìn)位Ci1111111111+=+=+=iiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiCBCABACBACBACBACBACCBACBACBACBAS圖5.5.2 串行進(jìn)位加法器 兩個4位二進(jìn)制數(shù)A=A3A2A1A0、B=B3B2B1B0相加，利用4個一位全加器完成4位加法，即從最低位開始相加，并向高位進(jìn)位。C2C3S3A3B3CICOA2B2C1C2S2CICOC0A1B1C1S1CICO

42、A0B0C-1S0 CICO5.5.2 多位加法器多位加法器1）串行進(jìn)位加法器優(yōu)點電路結(jié)構(gòu)簡單，缺點是工作速度較低。 1011 A3 A2 A1 A0+0101 B3 B2 B1 B010000 C3 S3 S2 S1 S0C0設(shè)計原理：讓每位的進(jìn)位信號僅與原始數(shù)據(jù)（加數(shù)An-1An-2A0、被加數(shù)Bn-1Bn-2B0、最低位進(jìn)位輸入C-1）有關(guān)，而與低位的進(jìn)位無關(guān)。1 -1 -1 -1 -1 -1 -1 -1 -1 -=+=+=+=iiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiCBAC)BA(CBAC)BABA(C)BABA(CBACBACBACBAS11iiiiiiiCP

43、GCCPS由全加器的真值表5.5.1，得代入Si和Ci，得 如果Gi=1，則Ci+1=1，產(chǎn)生進(jìn)位，故Gi稱為進(jìn)位生成函數(shù)； 如果Gi=0，Pi=1時，則Ci=Ci-1，低位的進(jìn)位信號能傳送到相鄰高位的進(jìn)位輸出端，故Pi稱為進(jìn)位傳輸函數(shù)。將進(jìn)位表達(dá)式展開，得4位加法器的遞推公式（超前進(jìn)位信號）令iiiiiiBAPBAGAiBiCi-1CiSi00000001010100101110100011011011010111112）超前進(jìn)位加法器）超前進(jìn)位加法器1 -1 -1 -1 -1 -+=+=iiiiiiiiiiiiiiiiiiC)BA(BACBACBACBACBAC00123012312323333343330012012122222322200101111121110001000+=+=+=+=+=+=+=CPPPPGPPPGPPGPGCPGCCPSCPPPGPPGPGCPGCCPSCPPGPGCPGCCPSCPGCCPS 可見，每個進(jìn)位信號只與輸入G