Astro的布局與布線_經(jīng)驗(yàn)總結(jié)

1、Astro中的布局布線流程和注意事項(xiàng)作者:CC,Zhan版本號(hào)日期備注基本流程和注意事項(xiàng);0.5 2005-4-10主要是H053A流片的經(jīng)驗(yàn)總結(jié);Astro中的布局布線流程Asro是功能強(qiáng)大的布局布線工具,其基本流程如下: 1、讀入網(wǎng)表,跟foundry提供的標(biāo)準(zhǔn)單元庫(kù)和Pad庫(kù)以及宏模塊庫(kù)進(jìn)行映射;2、整體布局,規(guī)定了芯片的大致面積和管腳位置以及宏單元位置等粗略的信息;3、讀入時(shí)序約束文件,設(shè)置好timing setup菜單,為后面進(jìn)行時(shí)序驅(qū)動(dòng)的布局布線做準(zhǔn)備;4、詳細(xì)布局,力求使后面布線能順利滿足布線布通率100%的要求和時(shí)序的要求;5、時(shí)鐘樹綜合,為了降低clock skew而產(chǎn)生由許

2、多buffer單元組成的“時(shí)鐘樹”;6、布線,先對(duì)電源線和時(shí)鐘信號(hào)布線,然后對(duì)信號(hào)線布線,目標(biāo)是最大程度地滿足時(shí)序;7、為滿足design rule從而foundry能成功制造出該芯片而做的修補(bǔ)工作,如填充一些dummy等。這七大步驟是基本的流程,其中每大步驟里面包含很多小的步驟,并根據(jù)各個(gè)不同的芯片特點(diǎn)而有很多的變化。各大步驟的流程依次如下: 該流程如下:1、創(chuàng)建庫(kù),庫(kù)的名稱最好就是前端輸入的網(wǎng)表文件的名稱,如H053A,需要提供技術(shù)文件,如smic18_6lm.tf,注意把大小寫設(shè)置為敏感;命令是cmCreateLib2、添加參考庫(kù),主要包括foundry提供的(也可能是第三家公司幫忙fo

3、undry做的庫(kù),如Artisan的庫(kù)標(biāo)準(zhǔn)單元庫(kù)和IO庫(kù),以及前端定制的宏單元庫(kù),如cache,RAM,ROM, PLL等;添加完畢之后顯示參考庫(kù)以確認(rèn);命令是cmRefLib和cmShowRefLib3、讀入前端網(wǎng)表,注意拿到網(wǎng)表后往里面手動(dòng)添加電源PAD和CORNER單元,讀入的應(yīng)該是經(jīng)過(guò)這步添加的網(wǎng)表;命令是auVerilogIn4、展開網(wǎng)表,因?yàn)橐话阕x入的是層次化的網(wǎng)表,需要flatten;命令是cmCmdExpand5、打開第一步創(chuàng)建的庫(kù)并且新創(chuàng)建一個(gè)CELL,名字也最好是跟網(wǎng)表文件名稱一致;命令是geOpenLib和geCreateCell6、綁定,就是把展開的網(wǎng)表綁定到剛創(chuàng)建的C

4、ELL中,這樣,這個(gè)CELL就包含了網(wǎng)表中的所有元件;命令是axgBindNetlist7、保存網(wǎng)表的層次化信息到Astro的數(shù)據(jù)庫(kù)中;這樣布局布線結(jié)束后能輸出層次化的網(wǎng)表進(jìn)行后仿。注意,要先initial hierarchy preservation,然后mark module instances preserved;8、保存CELL,并另存一份備份。命令是 (dbSaveCell (geGetEditCell 和geSaveAs 該流程如下:1、Load TDF文件,這一步通常可以這樣做:先Setup floorplan,然后dump io pins,修改dump出來(lái)的tdf文件,把各個(gè)P

5、AD放到合適的位置,然后再把這個(gè)修改好的文件load進(jìn)來(lái);命令是axgLoadTDF2、Setup floorplan,注意設(shè)置合適的參數(shù);命令是axgPlanner3、Connect ports to PG,這一步把網(wǎng)表中元件端口中電源和地部分標(biāo)志為VDD和VSS,并且所有1和0也分別標(biāo)志為VDD和VSS,這樣以后布線的時(shí)候這些就能自動(dòng)連接到電源和地上;命令是aprPGConnect4、放置宏單元模塊;主要是鼠標(biāo)操作;5、創(chuàng)建core的電源環(huán);命令是axgCreateRectangularRings6、創(chuàng)建core的電源條帶,使供電更充分;命令是axgCreateStraps7、把宏單元和P

6、AD的電源和地連接到電源環(huán)上或者電源條帶上;命令是axgPrerouteInstances8、把floorplan 的信息dump出來(lái)保存?zhèn)溆?命令是axgDumpFloorPlan9,保存CELL,并另存一份備份。 該流程如下:1、Load 前端用DC寫出的SDC時(shí)序約束文件;命令是ataRemoveTC然后ataLoadSDC2、檢查該文件是否約束完全,與前端討論哪些是可以忽略的;命令是astTimingDataCheck3、設(shè)置時(shí)序面板,此時(shí)可以選擇比較寬松的約束,如ignore interconnect;命令是atTimingSetup4、report timing,此時(shí)應(yīng)該是有比較大

7、的余量的,這樣后面計(jì)算實(shí)際延時(shí)時(shí)才可能滿足;命令是astReportTiming5、保存CELL,并另存一份備份。 該流程如下:1、如果網(wǎng)表中有掃描鏈就先抽取掃描鏈信息然后去除掃描鏈,等時(shí)鐘樹綜合完畢再還原掃描鏈,這樣能避免擁塞;命令是axgScanTrace然后axgScanChainOptim2、設(shè)置placement選項(xiàng),時(shí)序驅(qū)動(dòng)時(shí)要把timing,以及congestion都選上;命令是astPlaceOptions3、預(yù)布局優(yōu)化,通過(guò)優(yōu)化高扇出點(diǎn)等產(chǎn)生一個(gè)種子網(wǎng)表(意思是高扇出點(diǎn)被“打爛”,加進(jìn)去的buffer象種子一樣散落于芯片各處,使得沒有過(guò)高負(fù)載的點(diǎn);astPrePS4、標(biāo)準(zhǔn)單元

8、放置;astPlaceDesign5、優(yōu)化標(biāo)準(zhǔn)單元的位置;astPostPS16、保存,備份。 流程如下:1、設(shè)置時(shí)鐘綜合選項(xiàng),選上時(shí)序;astClockOptions2、時(shí)鐘樹綜合;astCTS3、修改時(shí)序面板,ignore propagated clock和ingore clock uncertainty互換選擇; atTimingSetup4、把掃描鏈重新連接上;axgScanChainOptim5、優(yōu)化標(biāo)準(zhǔn)單元放置;astPostPS6、時(shí)鐘樹優(yōu)化;astCTO7、報(bào)時(shí)序,此時(shí)應(yīng)該為正,否則繼續(xù)優(yōu)化;astReportTiming8、保存,備份。 流程如下:1、標(biāo)準(zhǔn)單元電源連接;axg

9、PrerouteStandardCells2、設(shè)置布線選項(xiàng);axgSetRouteOptions3、時(shí)鐘信號(hào)布線;axgRouteGroup4、信號(hào)線自動(dòng)布線,規(guī)模較小可以直接AutoRoute,也可以分四步做;axgAutoRoute5、有violation就Search&Repair;axgSearchRepair6、布線后時(shí)鐘樹優(yōu)化;astPostRouteCTO7、布線優(yōu)化;astPostRT8、DRC,這要花比較多時(shí)間,可以先不做,等到后面版圖合并完了用專用的工具做; geNewDRC9、保存,備份。 流程如下:1、修天線違規(guī);先Load天線規(guī)則,然后axReportAnte

10、nnaRatio (geGetEditCell 有violation 那么就axgSearchRepair,還有violation就axgInsertDiode2、加PAD FILLER,組成PAD電源環(huán);axgAddPadFiller3、在Core中填充FILLER CELL;axgAddFillerCell4、在電源環(huán)開槽;axgSlotWire5、Fill Notch&Gap;命令是geNewFillNG6、填充金屬dummy,選2到3倍間距;axgFillWireTrack7、最后的DRC和LVS,如果有違規(guī)就要Search&Repair;geNewDRC和geNewL

11、VS8、輸出三種文件;auStreamOut、astDumpHierVerilog、ataDumpSDF9、保存。Astro 流程注意事項(xiàng)1、目錄和文件管理:在主目錄下面建立以下幾個(gè)主要的工作目錄1backend 主要用來(lái)存放后端人員編寫的TDF文件2frontend 存放前端的.v以及.sdc文件3lib 存放reference library ,技術(shù)文件,以及需要建立的主庫(kù)4scripts 存放參考腳本文件5report 從Astro倒出的數(shù)據(jù)放在這里,比如.vg .sdf .spef等文件以及每次時(shí)序報(bào)告6work 工作目錄,從這里啟動(dòng)Astro。存放日志、命令歷史、時(shí)鐘樹Buffer等

12、文件,這里記錄著Astro工作的軌跡。每次需要重新開始做的時(shí)候,可以把這里面自動(dòng)生成的cmd 以及l(fā)og等各種文件刪除7star 為StarRCXT抽取時(shí)序參數(shù)而建立的工作目錄,在這里啟動(dòng)StarRCXT2、TDF文件注意!Astro對(duì)TDF有特定的識(shí)別方式,后端人員在編寫TDF文件時(shí)必須符合這個(gè)格式要求,否則floorplan時(shí)可能得不到符合預(yù)期的結(jié)果,如正方形變長(zhǎng)方形。一般按照order來(lái)寫,這樣比較方便。Astro中的PAD order如下圖所示,假設(shè)有208個(gè)PAD: 特別注意CORNER的order,另外每邊都要從1到53(或從53到1,不能隨意。如果不是緊密排放,那么就按照l(shuí)oca

13、tion來(lái)寫,這樣能控制相鄰PAD之間距離,也需要注意CORNER的位置(此時(shí)是坐標(biāo)位置,不是順序位置。3、關(guān)于時(shí)鐘信號(hào)PAD 擺放:一般放在某邊的中間位置,如上圖中bottom的第25號(hào)PAD,這樣時(shí)鐘樹能生長(zhǎng)的比較正,有利于clock skew的降低。關(guān)于電源PAD,要均勻分布,這樣能使供電充分;另外電源PAD不要放在每邊的開始以及結(jié)束處,原因是可能造成不能直連到core ring 電源環(huán)上,影響布線。4、關(guān)于電源strap放置。macro單元邊上放strap,使該宏模塊周圍的standard cell 由這些strap供電,而不用跨過(guò)macro再連到core ring上,這能省下macr

14、o 上層的布線資源給信號(hào)線用。可以通過(guò)route setup 里面的 create route guide 把no automatic preroute on layer M1,M2,M3,M4,M5,M6全選上。5、電源ring和strap布置完畢,preroute電源(macro,pad,此時(shí)不必給標(biāo)準(zhǔn)單元也連接電源后,要進(jìn)行verify PGconnectivity!確保以后做的事情不是在浪費(fèi)時(shí)間。6、在做placement時(shí),如果可利用面積比較大,(core的使用率不是特別大,推薦在strap 下面不要放置標(biāo)準(zhǔn)單元;在strap下面不放標(biāo)準(zhǔn)單元的方法:先在place common op

15、tions里選擇no standard cells under preroute of M1-M6;然后再 axgPlaceDesign。7、時(shí)鐘樹綜合結(jié)束,開始布線,第一步是連接標(biāo)準(zhǔn)單元的電源和地,之前其他的大步驟中都不需要連接標(biāo)準(zhǔn)單元的電源線和地線(這和synopsys教程不同,這樣能節(jié)省更多時(shí)間連接結(jié)束后同樣要進(jìn)行verify PGconnectivity!8、布局布線完畢,timing report沒有問(wèn)題之后,可以提取hierarchy netlist 和 SDF 以及SPEF 文件給前端人員做靜態(tài)仿真(formality 以及PrimeTime;DFM結(jié)束之后再報(bào)timing和做D

16、RC,之后再次提取這些文件做后仿,此時(shí)包含了dummy元素的影響,最接近實(shí)際。一般比較大的case不做動(dòng)態(tài)仿真,因?yàn)楸容^消耗時(shí)間。9、FillWireTrack時(shí),不要選擇self,多一個(gè)FILL VIEW比較好,只是注意后面用StarRCXT 抽取參數(shù)時(shí),cmd文件要保證抽取的參數(shù)包含了FILL的寄生參數(shù)影響;以及在倒gds文件時(shí)把FILL選上。選擇2到3倍間距,這樣既能保證金屬密度,又不容易有minispacing錯(cuò)誤10、前端網(wǎng)表更新之后,要重新開始整個(gè)流程:把Astro 退出,刪除主庫(kù),刪除 .cmd以及 .log 文件,然后再次建庫(kù)。11、為了驗(yàn)證前端網(wǎng)表是不是有物理錯(cuò)誤,可以先不選擇Timing Driven,而僅僅布局布線,確定無(wú)誤了,再?gòu)腡iming Setup這步開始Timing Driven 的布局布線流程。12、關(guān)于時(shí)序面板的設(shè)置。這個(gè)是時(shí)序驅(qū)動(dòng)的布局布線中非常重要而又容易忽略的。CTS 之前設(shè)置如下圖所示: 此時(shí)Ignore Clock Uncertainty不能選擇,應(yīng)該采用由SDC文