低功耗能量回收時(shí)鐘發(fā)生器和觸發(fā)器的設(shè)計(jì)

1、    低功耗能量回收時(shí)鐘發(fā)生器和觸發(fā)器的設(shè)計(jì)    低功耗能量回收時(shí)鐘發(fā)生器和觸發(fā)器的設(shè)計(jì)    類別：電源技術(shù)      【摘要】在深入研究能量回收和門(mén)控時(shí)鐘技術(shù)的基礎(chǔ)上，提出了能量回收時(shí)鐘發(fā)生器和觸發(fā)器的新型設(shè)計(jì)方案。該方案在SMIC0.35 m CMOS 標(biāo)準(zhǔn)工藝下，利用Spectre 軟件進(jìn)行仿真。仿真結(jié)果表明，采用能量回收技術(shù)后，新型結(jié)構(gòu)的功耗比傳統(tǒng)結(jié)構(gòu)下降約42%；采用門(mén)控時(shí)鐘技術(shù)后，新型結(jié)構(gòu)的功耗比傳

2、統(tǒng)結(jié)構(gòu)下降約65%。 1 引言 在數(shù)字集成電路的設(shè)計(jì)中，時(shí)鐘功耗是制約電路設(shè)計(jì)發(fā)展的重要因素。文獻(xiàn)1中的一種高性能處理器的功耗分析表明，3050的功率消耗在時(shí)鐘分配網(wǎng)絡(luò)（Clock DistributiON Network，CDN）上。因此，降低時(shí)鐘分配網(wǎng)絡(luò)功耗，成為降低電路功耗的關(guān)鍵。近年來(lái)，人們提出了一種由四相正弦時(shí)鐘控制的能量回收時(shí)鐘觸發(fā)器傳輸門(mén)能量回收時(shí)鐘觸發(fā)器（PGER）。它能夠利用設(shè)計(jì)能量回收時(shí)鐘的方法來(lái)回收時(shí)鐘分配網(wǎng)絡(luò)中電容里存儲(chǔ)的電荷。但其缺點(diǎn)是時(shí)鐘信號(hào)產(chǎn)生電路復(fù)雜，增加額外功耗。同時(shí)，傳輸門(mén)的延遲時(shí)間較大，導(dǎo)致賦值時(shí)間減少3。Aliakbar Ghadiri 等人提出了預(yù)取值

3、靜態(tài)脈沖觸發(fā)器（PCSP），其缺點(diǎn)是結(jié)構(gòu)復(fù)雜，造成的版圖面積增大?；谝陨衔墨I(xiàn)，筆者提出了靜態(tài)差分能量回收觸發(fā)器（SDER），可大大改善上述缺點(diǎn)。 門(mén)控時(shí)鐘技術(shù)是另外一種降低時(shí)鐘功耗的方法，近年來(lái)得到廣泛應(yīng)用。傳統(tǒng)的插入邏輯門(mén)的方法并不適合能量回收技術(shù)，因此筆者提出在觸發(fā)器上添加時(shí)鐘門(mén)控邏輯門(mén)。 2 能量回收技術(shù)與能量回收時(shí)鐘發(fā)生器 2.1 能量回收技術(shù) 目前，降低功耗的設(shè)計(jì)思想主要有：減小電路的節(jié)點(diǎn)翻轉(zhuǎn)因子，降低電源電壓，減小負(fù)載電容，使用動(dòng)態(tài)電源管理系統(tǒng)使系統(tǒng)在空閑時(shí)自動(dòng)進(jìn)入休眠狀態(tài)。但是，這些方法從電源中吸收的能量在被耗盡之前只能被使用一次。為了減少能量浪費(fèi)，使從電源中吸收的能量得到充分

4、的利用，可引入再循環(huán)的措施。這就是另外一種降低功耗的方法能量回收技術(shù)。能量回收電路利用交流功率時(shí)鐘驅(qū)動(dòng)， 可以在整個(gè)工作過(guò)程中使導(dǎo)通器件兩端的電壓保持在很低的數(shù)值，從而降低了電路功耗。 在靜態(tài)CMOS 邏輯電路中， 有的能量消耗在NMOS 網(wǎng)絡(luò)中， 電源的充電過(guò)程可以使電源到負(fù)載電容之間有效地傳輸能量，因此，存入電容中的一部分能量同樣也能夠以相反的電流方向進(jìn)行回收。絕熱電路獨(dú)有的是進(jìn)行能量回收， 但是恒壓源必須有從電路中恢復(fù)能量的能力。這就需要用時(shí)變電源的非常規(guī)電源來(lái)代替恒壓源。如果電源達(dá)不到能量回收電源的要求，能量回收電路將形同虛設(shè)。 圖1 為靜態(tài)邏輯電路能量回收過(guò)程。Vdd1（t）和Vdd

5、2（t）均為可變電源。充電時(shí)，由于Vdd1（t）緩慢上升，使Vc（t）隨著Vdd1（t）的變化而緩慢變化，減小兩者之間的差值，從而減少消耗在上拉網(wǎng)絡(luò)上的功耗。放電時(shí)，Vdd2（t）緩慢下降，Vc（t）隨著Vdd2（t）的下降而減小，這樣消耗在下拉網(wǎng)絡(luò)上的功耗也減小， 從而使儲(chǔ)存在CL上的能量回收到電源，反復(fù)使用，從而降低總功率的消耗。在同步數(shù)字電路中，由于時(shí)鐘信號(hào)是容性信號(hào)，因此，在時(shí)鐘分配網(wǎng)絡(luò)中利用能量回收技術(shù)可以節(jié)省大量能量。 圖1 靜態(tài)邏輯電路能量回收 2.2 能量回收時(shí)鐘發(fā)生器 在數(shù)字集成電路中， 時(shí)鐘信號(hào)遍布芯片的每個(gè)角落。為了形象地描述它的分布和工作情況，提出了時(shí)鐘樹(shù)分布網(wǎng)絡(luò)模型集

6、總 型RC 模型。根據(jù)時(shí)鐘樹(shù)在芯片內(nèi)的分布特征， 將時(shí)鐘分配網(wǎng)絡(luò)定義為H 樹(shù)型結(jié)構(gòu)。這是因?yàn)?，H 樹(shù)型結(jié)構(gòu)從時(shí)鐘信號(hào)的起點(diǎn)到各個(gè)時(shí)鐘終點(diǎn)的距離是相等的，時(shí)間理論上也相等，時(shí)鐘偏差理論值應(yīng)為0。能量回收時(shí)鐘信號(hào)發(fā)生器通過(guò)H 時(shí)鐘樹(shù)分配網(wǎng)絡(luò)驅(qū)動(dòng)觸發(fā)器。 采用的能量回收時(shí)鐘發(fā)生器是一個(gè)單相正弦振蕩時(shí)鐘發(fā)生器，如圖2 所示。之所以采用正弦信號(hào)波形，是因?yàn)檎倚盘?hào)波形平滑， 不在某個(gè)時(shí)刻發(fā)生突變，可以起到能量回收的作用。 圖2 能量回收時(shí)鐘發(fā)生器 能量回收時(shí)鐘發(fā)生器由LC 振蕩電路、晶體管MP、MN 和幾個(gè)反相器組成。實(shí)際應(yīng)用時(shí)，它的負(fù)載就是一個(gè)RC 網(wǎng)絡(luò)。DC 供電電壓為Vdd/2。晶體管MN，MP

7、分別有參考信號(hào)REF1 和REF2 驅(qū)動(dòng)。參考信號(hào)REF1 和REF2 頻率相同，相位相差180°。當(dāng)晶體管MN 的參考信號(hào)REF1達(dá)到最小值時(shí)，MN 作為電路的下拉管子把振蕩信號(hào)拉到最小至0，這樣可以保證振蕩電路的幅值，因此這個(gè)管子的尺寸要相當(dāng)大，而且有反相器驅(qū)動(dòng)。為了使電路不受溫度和工藝的影響，保證波形的穩(wěn)定，大尺寸且受反相器驅(qū)動(dòng)的MP 起著至關(guān)重要的作用。當(dāng)晶體管MP 的參考信號(hào)REF2 達(dá)到最大時(shí)，激活上拉管子MP，使時(shí)鐘信號(hào)的振幅拉到Vdd。 時(shí)鐘發(fā)生器的振蕩頻率為： 式中：C 為連接時(shí)鐘樹(shù)的總電容，包括時(shí)鐘樹(shù)的寄生電容和觸發(fā)器時(shí)鐘的輸入電容；L 為集總電感。為了得到C值，

8、需要仿真時(shí)鐘發(fā)生器和觸發(fā)器。首先給出L 值，得出電路的固有頻率f0，然后求出C 值。L 值要根據(jù)需要的頻率來(lái)確定。 3 靜態(tài)差分能量回收觸發(fā)器和門(mén)控時(shí)鐘技術(shù) 3.1 電路結(jié)構(gòu) 圖3 為靜態(tài)差分能量回收觸發(fā)器（SDER）。該電路為比例邏輯電路，主要由MP1、MP2、MN1、MN2、MN3、MN4、反相器等組成。差分邏輯要求每一個(gè)輸入信號(hào)都有相應(yīng)的互補(bǔ)信號(hào)作為另一個(gè)輸入， 并且產(chǎn)生一對(duì)互補(bǔ)的輸出信號(hào)，同時(shí)也使電路很容易上拉到Vdd。輸出的正反饋保證了在不需要電路工作時(shí)，把負(fù)載PMOS 管關(guān)掉，這樣有效地降低了靜態(tài)功耗。S 和R 節(jié)點(diǎn)經(jīng)過(guò)輸出緩沖器分別輸出信號(hào)QB 和Q。觸發(fā)器的輸出Q 和QB 分別

9、反饋給接地的MN2 和MN1，這樣設(shè)計(jì)可以避免內(nèi)部節(jié)點(diǎn)S 和R 受干擾，使輸出信號(hào)穩(wěn)定。電路的另一個(gè)特點(diǎn)在于減少電荷分享的2 個(gè)接地的管子MN3 和MN4。在電路的賦值階段，為了減少電路的電荷分享降低功耗，把MN3 和MN4的參數(shù)設(shè)置得很大， 并把MN3 和MN4 接地。時(shí)鐘信號(hào)CLK 為正弦信號(hào)波形，它直接控制MN4 和經(jīng)過(guò)反相器以后控制管子MN3。MN3 和MN4 為串聯(lián)的NMOS 管，理想情況下，MN3 和MN4 不可能同時(shí)導(dǎo)通， 但是在實(shí)際的電路中， 時(shí)鐘信號(hào)CLK 經(jīng)過(guò)反相器后總會(huì)有時(shí)間的滯后，這就形成了必定使MN3 和MN4 同時(shí)導(dǎo)通的短脈沖。 圖3 靜態(tài)差分能量回收觸發(fā)器 電路的

10、工作過(guò)程簡(jiǎn)單介紹如下。當(dāng)時(shí)鐘信號(hào)CLK 上升沿到來(lái)，并達(dá)到管子的閾值電壓，且D=1，MN4 導(dǎo)通取值，由于反相器的作用，存在短的高電平脈沖使MN3 也導(dǎo)通，下拉網(wǎng)絡(luò)有足夠的下拉能力把節(jié)點(diǎn)S 下拉到低電平，從而使MP2 導(dǎo)通。由于DB=0，節(jié)點(diǎn)R 到地之間沒(méi)有通路， 所以輸出Q 和QB 分別為低電平和高電平。這時(shí)MP1 截止，節(jié)點(diǎn)S 繼續(xù)下拉，且由于MP1 截止，不再有靜態(tài)電流從Vdd流到地，從而降低了靜態(tài)功耗。 3.2 門(mén)控時(shí)鐘能量回收時(shí)鐘觸發(fā)器 在系統(tǒng)的睡眠狀態(tài)，門(mén)控時(shí)鐘技術(shù)是降低功耗的好方法。時(shí)鐘網(wǎng)絡(luò)包括兩個(gè)部分，一部分是由時(shí)鐘緩沖器組成的時(shí)鐘樹(shù)本身，另一部分是時(shí)鐘樹(shù)節(jié)點(diǎn)所驅(qū)動(dòng)的為數(shù)眾多的

11、寄存器。相對(duì)于方波時(shí)鐘，門(mén)控時(shí)鐘技術(shù)在能量回收電路中的應(yīng)用要講究得多，這是因?yàn)樵谡視r(shí)鐘網(wǎng)絡(luò)中插入邏輯門(mén)會(huì)破壞波形，從而減少能量回收電路回收能量。這里，提出的門(mén)控時(shí)鐘技術(shù)如圖4 所示。 圖4 門(mén)控時(shí)鐘能量回收時(shí)鐘觸發(fā)器 門(mén)控時(shí)鐘技術(shù)使用的或非邏輯門(mén)來(lái)取代圖3 所示的反相器。或非邏輯門(mén)有2 個(gè)輸入：時(shí)鐘信號(hào)CLK 和使能信號(hào)EN。在激活模式下，使能信號(hào)EN=0，或非門(mén)相當(dāng)于一個(gè)反相器。在睡眠狀態(tài)下，使能信號(hào)EN=1，即使CLK=1，或非門(mén)的輸出也為0，從而避免觸發(fā)器工作。 4 仿真結(jié)果和比較 為了更好地說(shuō)明能量回收技術(shù)的優(yōu)點(diǎn)，分別對(duì)2 個(gè)單元電路進(jìn)行局部仿真。一個(gè)是帶有能量回收的單元，即利用設(shè)計(jì)

12、的時(shí)鐘發(fā)生器通過(guò)H 時(shí)鐘樹(shù)分配網(wǎng)絡(luò)來(lái)驅(qū)動(dòng)觸發(fā)器；另一個(gè)是不帶有能量回收的單元，即利用方波時(shí)鐘信號(hào)通過(guò)H 時(shí)鐘樹(shù)分配網(wǎng)絡(luò)來(lái)驅(qū)動(dòng)觸發(fā)器。這2個(gè)單元電路均是在SMIC 0.35 m CMOS 標(biāo)準(zhǔn)工藝下實(shí)現(xiàn)，供電電源為3.3 V，溫度為27 ，用Spectre 軟件仿真。用HSPICE 從版圖中提取寄生電容的網(wǎng)表， 所有觸發(fā)器的輸出負(fù)載電容取為30 fF。圖5 為提出的能量回收時(shí)鐘觸發(fā)器有能量回收和無(wú)能量回收能量消耗與頻率的關(guān)系。 從圖5 可以看出，隨著頻率的增加，回收能量的幅度有所下降， 如果頻率特別大， 能量回收電路將無(wú)優(yōu)勢(shì)而言。當(dāng)時(shí)鐘頻率為40 MHz 時(shí)，方波時(shí)鐘控制的觸發(fā)器消耗的能量為13

13、3.7 J， 而正弦時(shí)鐘控制的觸發(fā)器消耗的能量?jī)H為7 J，同比下降了42.86%；當(dāng)時(shí)鐘頻率為200 MHz 時(shí)， 方波時(shí)鐘控制的觸發(fā)器消耗的能量高達(dá)181.6 J， 而正弦時(shí)鐘控制的觸發(fā)器消耗的能量為150.8 J，同比下降幅度約為17%。 門(mén)控時(shí)鐘技術(shù)的應(yīng)用， 對(duì)降低觸發(fā)器的功耗起到了很大作用， 特別是在系統(tǒng)睡眠狀態(tài)下。在睡眠狀態(tài)下，50%數(shù)據(jù)轉(zhuǎn)換行為時(shí)，分別對(duì)各觸發(fā)器仿真，功耗結(jié)果如表1 所示。其中，P1表示利用門(mén)控時(shí)鐘技術(shù)的功耗，P2表示沒(méi)有利用門(mén)控時(shí)鐘技術(shù)的功耗。 表1 利用門(mén)控時(shí)鐘技術(shù)前后各觸發(fā)器系統(tǒng)功耗情況 時(shí)鐘頻率為40 MHz，數(shù)據(jù)轉(zhuǎn)換行為50%時(shí)，新型觸發(fā)器和傳統(tǒng)觸發(fā)器利用

14、能量回收技術(shù)和不利用能量回收技術(shù)情況比較如表2 所示。其中，P3表示利用能量回收技術(shù)的功耗，P4傳統(tǒng)代表沒(méi)有利用能量回收技術(shù)的功耗，t 表示延時(shí)。 表2 利用能量回收前后各觸發(fā)器功耗、管子數(shù)和延時(shí)比較 由表2 得知，時(shí)鐘頻率為40 MHz，50%數(shù)據(jù)轉(zhuǎn)換行為時(shí)，SDER 常規(guī)情況下需要消耗133.7 W， 而利用能量回收技術(shù)以后功耗僅為7 W，同比下降了42.86%。 PGER 需要消耗的功率最大，為147.1 W，而PCSP 消耗的功率最小，僅為112.4 W。和SDER 相比，PGER 和PCSP利用能量回收技術(shù)功耗下降幅度較小，分別為39.29%和28.29%。雖然PGER 的管子數(shù)最少，只有4 個(gè)，但其致命的是延時(shí)較長(zhǎng)，約為SDER 的2 倍。PCSP 則需要24 個(gè)管子，比SDER 多用了10 個(gè)管子，需要較大的電路板面積。 5 小結(jié) 筆者針對(duì)如何降低功耗問(wèn)題