集成實(shí)驗(yàn)Hspice實(shí)驗(yàn)報(bào)告(共5頁(yè))

1、精選優(yōu)質(zhì)文檔-傾情為你奉上武漢大學(xué)集成電路設(shè)計(jì)實(shí)驗(yàn)實(shí)驗(yàn)報(bào)告 電子信息學(xué)院 學(xué)院 電子信息工程 專業(yè) 2014 年 6 月 5 日實(shí)驗(yàn)名稱電路仿真與分析實(shí)驗(yàn)（HSpice）指導(dǎo)教師曹華偉姓名江燕婷年級(jí)2011級(jí)學(xué)號(hào)25成績(jī)一、預(yù)習(xí)部分1 實(shí)驗(yàn)?zāi)康模A(yù)期成果）2 實(shí)驗(yàn)基本原理（概要）3 主要儀器設(shè)備（實(shí)驗(yàn)條件，含必要的元器件、工具）一、實(shí)驗(yàn)?zāi)康?.熟悉Spice 編程語(yǔ)言和文件格式；2.通過(guò)實(shí)驗(yàn)掌握Hspice 軟件的基本用法；3.通過(guò)實(shí)驗(yàn)了解線性CMOS 放大器的設(shè)計(jì)與仿真。 二、實(shí)驗(yàn)原理1. HSpice 包含的元器件種類有：電阻、電容、電感、半導(dǎo)體二極管、雙極型晶體管、結(jié)型場(chǎng)效應(yīng)晶體管、MO

2、S 場(chǎng)效應(yīng)晶體管、砷化鎵場(chǎng)效應(yīng)管和可控硅器件等以及電源、子電路等，HSpice 輸入文件為網(wǎng)表文件.sp、模型.inc 和庫(kù)文件.lib，用戶通過(guò)在.sp 文件中定義其仿真電路及仿真條件。仿真輸出文件有運(yùn)行狀態(tài)文件.st0、輸出列表文件.lis、瞬態(tài)分析文件.tr#、直流分析文件.sw#、交流分析文件.ac#、測(cè)量輸出文件.m#等，分析數(shù)據(jù)文件都可以用來(lái)顯示波形。2. 元器件使用.MODEL 語(yǔ)句描述模型參數(shù)值。模型語(yǔ)句的語(yǔ)句格式為:.MODEL MODELNAME MODELTYPE (PARANAMEl=VALlPARANAME2=PVAL2 . 其中MODELNAME 是模型名，它與器件

3、描述語(yǔ)句中的模型名相對(duì)應(yīng)。允許多個(gè)器件使用同一組模型參數(shù)。TYPE 為元器件模型類型, 模型參數(shù)值由參數(shù)名和參數(shù)值給出。3. Hspice仿真流程如下圖所示。圖1三. 實(shí)驗(yàn)設(shè)備與軟件平臺(tái)微型計(jì)算機(jī)，Synopsys Hspice。二、實(shí)驗(yàn)操作部分1 實(shí)驗(yàn)數(shù)據(jù)、表格及數(shù)據(jù)處理（綜合結(jié)果概要、仿真波形圖、時(shí)序分析結(jié)果、signalTAPII 結(jié)果等）2 實(shí)驗(yàn)操作過(guò)程（可用圖表示）3 結(jié)論四. 實(shí)驗(yàn)內(nèi)容1. 設(shè)計(jì)一個(gè)由NMOS 和PMOS 管組成的CMOS 反相器電路，對(duì)所設(shè)計(jì)CMOS 反相器進(jìn)行瞬態(tài)仿真；2. 設(shè)計(jì)一個(gè)CMOS 線型放大器電路，對(duì)所設(shè)計(jì)CMOS 線型放大器進(jìn)行仿真。五. 實(shí)驗(yàn)步驟1

4、CMOS 反相器仿真實(shí)驗(yàn)（1）在Windows平臺(tái)下找到Hspice軟件所在目錄， C: - synopsys - Hspice2005.03，在Hspice2005.03文件夾中新建文本文檔，編輯CMOS 反相器仿真程序并保存為test1.sp文件。（2）啟動(dòng)hspice_mt，點(diǎn)擊菜單File - Simulate運(yùn)行仿真，保存輸入輸出文件。 圖2 圖3使用文本編輯器查看test1.lis 和test1.st0文件并分析這兩個(gè)文件，查看仿真結(jié)果。（3）啟動(dòng)AvanWaves W-2005.03，在AvanWaves 程序主窗口中，點(diǎn)擊菜單Design-Open- 選擇test1.sp文件-

5、OK-出現(xiàn)Results Browser窗口。在Results Browser窗口中，選擇“Transient: Invertertran circuit”，在“Types”中選擇“Voltages”， 在“Curves”中雙擊“v(in”和“v(out”，則AvanWaves 程序主窗口中出現(xiàn)相應(yīng)電壓波形，點(diǎn)擊“Close”關(guān)閉Results Browser窗口。圖4可以看到輸出與輸入信號(hào)相反。2CMOS線性放大器仿真實(shí)驗(yàn)（1）C: - synopsys - Hspice2005.03，在Hspice2005.03文件夾中新建文本文檔，編輯CMOS 線性放大器仿真程序并保存為test2.sp

6、文件。（2）啟動(dòng)hspice_mt，點(diǎn)擊菜單File - Simulate運(yùn)行仿真，保存輸入輸出文件。使用文本編輯器查看test2.lis 和test2.st0文件并分析這兩個(gè)文件，查看仿真結(jié)果。（3）啟動(dòng)AvanWaves W-2005.03，在AvanWaves 程序主窗口中，點(diǎn)擊菜單Design-Open- 選擇test2.sp文件-OK-出現(xiàn)Results Browser窗口。在Results Browser窗口中，選擇“Transient: Invertertran circuit”，在“Types”中選擇“Voltages”， 在“Curves”中雙擊“v(in”觀察輸入電壓波形，

7、如下圖所示。圖5（4）在波形瀏覽區(qū)點(diǎn)擊菜單Panels Add添加兩個(gè)波形顯示窗口，然后在“Curves”中繼續(xù)雙擊 “v(in1”、“v(in2”，可在主窗口中同時(shí)觀察v(in、v(in1、v(in2的波形對(duì)比，如下圖所示。圖6（5）與上述步驟相同，在“Curves”中雙擊“v(in”，“v(clamp” “v(in1”然后在主窗口中同時(shí)觀察波形如下圖所示。圖7由以上三個(gè)圖可以看到線性放大器的非線性區(qū)域。3.生成的文件如下圖所示。圖8三、實(shí)驗(yàn)效果分析（與預(yù)期結(jié)果的比較，實(shí)驗(yàn)中發(fā)現(xiàn)的問(wèn)題。包括儀器設(shè)備等使用效果）六.實(shí)驗(yàn)效果分析 實(shí)驗(yàn)結(jié)果與預(yù)期效果一致。七.思考題1. CMOS 反相器延遲時(shí)間

8、的影響因素有哪些？答：與負(fù)載電容和器件尺寸有關(guān)。2. 為何要進(jìn)行CMOS放大器仿真？答：驗(yàn)證設(shè)計(jì)的放大器的各個(gè)參數(shù)能否達(dá)到設(shè)計(jì)指標(biāo)。四、源代碼（僅記錄自己設(shè)計(jì)的，或者針對(duì)實(shí)驗(yàn)資料修改的部分）1.CMOS反相器test1.sp源文件Inverter Circuit.OPTION LIST NODE POST.TRAN 200P 20N.PRINT TRAN V(IN) V(OUT)M1 OUT IN VCC VCC PCH L = 1U W = 20UM2 OUT IN 0 0 NCH L = 1U W = 20UVCC VCC 0 5VIN IN 0 0 PULSE .2 4.8 2N 1N

9、1N 5N 20NCLOAD OUT 0 .75P.MODEL PCH PMOS LEVEL = 1.MODEL NCH NMOS LEVEL = 1.END2.CMOS線性放大器test2.sp源文件* Example HSPICE netlist, using a linear CMOS amplifier* netlist options.option post probe brief nomod* defined parameters.param analog_voltage=1.0* global definitions.global vdd* source statementsVi

10、nput in gnd SIN ( 0.0v analog_voltage 10x )Vsupply vdd gnd DC=5.0v* circuit statementsRinterm in gnd 51Cincap in infilt 0.001Rdamp infilt clamp 100Dlow gnd clamp diode_modDhigh clamp vdd diode_modXinv1 clamp inv1out inverterRpull clamp inv1out 1xXinv2 inv1out inv2out inverterRoutterm inv2out gnd 100

11、x* subcircuit definitions.subckt inverter in outMpmos out in vdd vdd pmos_mod l=1u w=6uMnmos out in gnd gnd nmos_mod l=1u w=2u.ends* model definitions.model pmos_mod pmos level=3.model nmos_mod nmos level=3.model diode_mod d* analysis specifications.TRAN 10n 1u sweep analog_voltage lin 5 1.0 5.0* out