MSTP中的EOS數(shù)據(jù)接入芯片的設(shè)計

1、MSTP中的EOS數(shù)據(jù)接入芯片的設(shè)計        摘要：針對SHD多業(yè)務(wù)傳送平臺的需求，介紹了一種能夠用于SDH接入傳輸設(shè)備中以太網(wǎng)數(shù)據(jù)業(yè)務(wù)接入的芯片設(shè)計方法。該芯片采用GFP、LCAS、流水處理等先進(jìn)技術(shù)，靈活高效地利用網(wǎng)絡(luò)帶寬，支持QOS，提供了網(wǎng)管的監(jiān)控接口。 關(guān)鍵詞：多業(yè)務(wù)傳送平臺（MSTP） GFP LCAS 虛級聯(lián) 時分復(fù)用 流水線 基于光同步數(shù)字傳送網(wǎng)（SDH）的多業(yè)務(wù)傳送平臺，是目前我國用于邊緣網(wǎng)接入、處理與傳送的行業(yè)技術(shù)標(biāo)準(zhǔn)，被稱為MSTP(Multi-service Transpor

2、t Platform)。以太網(wǎng)數(shù)據(jù)業(yè)務(wù)的接入和會聚作為MSTP的關(guān)鍵組成部分，其處理技術(shù)正朝著進(jìn)一步提高交換速度、增強(qiáng)封裝的靈活性、提供服務(wù)質(zhì)量保證（QOS）、提升網(wǎng)管能力等方向不斷地發(fā)展。 本文介紹的EOS（Ethernet Over SDH）數(shù)據(jù)接入芯片，主要應(yīng)用通用成幀規(guī)程（GFP，即Generic Framing Procedure）1、虛級聯(lián)（VC，即Virtual Concatenation）2、鏈路容量調(diào)整方案（LCAS，即Link Capacity Adjustment Scheme）3等先進(jìn)技術(shù)實現(xiàn)以太網(wǎng)數(shù)據(jù)業(yè)務(wù)到SDH網(wǎng)絡(luò)的接入、處理和傳送。該芯片能提供百兆以太網(wǎng)

3、接入、四路虛級聯(lián)組（VCG）2的VC和STM-1的SDH端口；上層以太網(wǎng)的業(yè)務(wù)數(shù)據(jù)包封裝為統(tǒng)一的GFP模式，適合不同的傳輸速率，保證了數(shù)據(jù)傳輸?shù)难訒r和QOS，便于在SDH網(wǎng)中實現(xiàn)簡單、靈活、可擴(kuò)展的數(shù)據(jù)傳輸和交換；通過LCAS技術(shù)對VC實現(xiàn)自適應(yīng)無損動態(tài)帶寬調(diào)整；同時提供強(qiáng)大的網(wǎng)管監(jiān)控接口。該芯片可用于SDH傳輸接入設(shè)備中進(jìn)行以太網(wǎng)的數(shù)據(jù)業(yè)務(wù)處理。    1 整體設(shè)計 1.1 協(xié)議簡介  LCAS協(xié)議允許虛級聯(lián)的收發(fā)兩端能夠根據(jù)它們之間當(dāng)前的鏈路狀態(tài)動態(tài)無損地調(diào)整連接數(shù)，進(jìn)一步提高帶寬的利用率和靈活性。在虛級聯(lián)處理中，通常要預(yù)先確定傳

4、送凈荷所需要的連接數(shù)目，這雖能滿足絕大多數(shù)的應(yīng)用，但是不能實時地調(diào)整帶寬，LCAS的出現(xiàn)從根本上克服了這種局限5。 1.2 芯片總體功能描述 芯片總體功能框圖如圖1所示。從百兆以太網(wǎng)端口一側(cè)到STM-1端口一側(cè)，數(shù)據(jù)包先進(jìn)入GFP封裝模塊，封裝后的四路VCG的同步字節(jié)數(shù)據(jù)送入VC處理模塊，以TU-12為靜荷基本顆粒，最后交換到SDH網(wǎng)絡(luò)中去；反過來，來自SDH網(wǎng)絡(luò)中的數(shù)據(jù)按照TU-12的顆粒尺度經(jīng)過指針處理后，通過VC處理模塊恢復(fù)出四路VCG的數(shù)據(jù)包，再通過GFP模塊將封裝的標(biāo)簽去掉，重新獲得以太網(wǎng)數(shù)據(jù)。 2 核心模塊的設(shè)計 VC處理模塊是該芯片的核心模

5、塊，引入了LCAS，總體結(jié)構(gòu)如圖2所示。發(fā)送路徑采用流水線機(jī)制處理GFP模塊的FIFO隊列中的數(shù)據(jù)，使得上行到SDH的數(shù)據(jù)保持連續(xù)性，其中的LCAS處理模塊采用時分復(fù)用輪轉(zhuǎn)狀態(tài)機(jī)的方法；接收路徑同樣采用時分復(fù)用的方法，按時隙交替讀寫SSRAM，完成數(shù)據(jù)的同步處理。LCAS發(fā)送/接收狀態(tài)器控制并處理發(fā)送和接收模塊的虛級聯(lián)鏈路的LCAS狀態(tài)。虛級聯(lián)配置器根據(jù)網(wǎng)管指令由CPU對發(fā)送端和接收端完成鏈路預(yù)配置。 時序控制器提供各個模塊工作所需要的時序信號，如流水的開始和結(jié)束、時分復(fù)用的讀寫標(biāo)志等信號。TU-12發(fā)送/接收模塊則是根據(jù)VC-12凈荷的顆粒尺度，結(jié)合LCAS狀態(tài)器提供的鏈路信息完成

6、虛級聯(lián)功能，發(fā)送/接收SDH的STM-1數(shù)據(jù)。 2.1 發(fā)送部分 發(fā)送部分包括兩個模塊：TU-12發(fā)送模塊和LCAS發(fā)送狀態(tài)器。 如圖3所示，TU-12發(fā)送模塊可以分為寫入控制器、輸入輸出轉(zhuǎn)發(fā)模塊、讀出控制器、SDH開銷處理器、V5校驗器等部分。 寫入控制器根據(jù)內(nèi)部時序，按照SQ到物理鏈路映射表（見LCAS發(fā)送狀態(tài)器）中的映射關(guān)系，從GFP模塊的FIFO隊列中讀取四路數(shù)據(jù)，同時在相應(yīng)時隙和位置插入SDH通道開銷POH（開自SDH開銷處理器）后交給輸入輸出轉(zhuǎn)發(fā)模塊。輸入輸出轉(zhuǎn) 發(fā)模塊主體采用了標(biāo)準(zhǔn)雙口RAM，工作在二乒乓模式下，存儲63路的TU-12數(shù)據(jù)。

7、讀出控制器按照規(guī)定的時序關(guān)系，讀取RAM中的數(shù)據(jù)包，同時進(jìn)行V5校驗，最后按STM-1的幀格式輸出。SDH開銷處理器負(fù)責(zé)SDH的通道開銷，由于結(jié)合了LCAS，因此開銷中需要處理LCAS控制包信息，并采用并行結(jié)構(gòu)的CRC-3校驗算法。  LCAS發(fā)送狀態(tài)器結(jié)構(gòu)如圖4所示。接收到的LCAS控制包信息是由本芯片的接收部分處理后得到的，LCAS發(fā)送狀態(tài)機(jī)模塊需要利用其中的MST與RS_ACK信息。LCAS狀態(tài)機(jī)采用時分復(fù)用輪轉(zhuǎn)方法，在63個不同的時隙，分別對63條物理鏈路進(jìn)行狀態(tài)的轉(zhuǎn)移和處理，因此在運行過程中需要存儲63條物理鏈路的狀態(tài)機(jī)信息。在輪到某一路狀態(tài)機(jī)工作時隙的時候，調(diào)入

8、該路的LCAS狀態(tài)信息，進(jìn)行狀態(tài)的轉(zhuǎn)移，并輸出相應(yīng)的結(jié)果，然后把新轉(zhuǎn)移到的狀態(tài)保存起來，再在下一個時隙調(diào)入下一路的狀態(tài)信息，進(jìn)行重復(fù)的工作。如此，63路的LCAS狀態(tài)周而復(fù)始重復(fù)處理。SQ到物理鏈路映射表存儲了兩者之間的映射關(guān)系，狀態(tài)機(jī)狀態(tài)存儲表存放了63路的LCAS狀態(tài)信息，LCAS控制包信息存儲表存放了狀態(tài)機(jī)處理完的結(jié)果，即LCAS控制包信息。三張表可以利用RAM實現(xiàn)。其中，考慮到LCAS協(xié)議的要求和時序上的限制，SQ到物理鏈路映射表需要采用三乒乓的結(jié)構(gòu)；而控制包信息存儲表，則采用二乒乓的結(jié)構(gòu)。    2.2 接收部分 接收部分包括兩個模塊：TU-1

9、2接收模塊和LCAS接收狀態(tài)器。  TU-12接收模塊是整個芯片設(shè)計中最復(fù)雜的了模塊，如圖5所示，該部分包括TU-12指針處理、K4同步與LCAS控制信息提取、數(shù)據(jù)提取和同步處理、SQ到物理鏈路映射表等模塊。 SDH的數(shù)據(jù)包經(jīng)過中間網(wǎng)絡(luò)時為補(bǔ)償時鐘偏移，需要進(jìn)行指針調(diào)整，因此指針處理模塊要對TU-12指針進(jìn)行處理，找到數(shù)據(jù)凈荷頭的位置。 K4同步與LCAS控制信息提取模塊對已經(jīng)過TU-12指針調(diào)整后的數(shù)據(jù)，根據(jù)K4字節(jié)的信息確認(rèn)同步的鏈路；對已同步的鏈路提取LCAS控制信息，建立LCAS控制信息存儲表和SQ到物理鏈路的映射表，同時把已同步的鏈路上的數(shù)據(jù)放

10、入到接收FIFO中。接收FIFO起到導(dǎo)鐘的作用，隔離外部數(shù)據(jù)時鐘和內(nèi)部工作時鐘。后續(xù)模塊取走數(shù)據(jù)的速度如果慢于接收數(shù)據(jù)的速度，那么會在FIFO內(nèi)造成數(shù)據(jù)堆積，所以設(shè)計上要求接收FIFO深度能夠保證足夠的數(shù)據(jù)堆積容量?？梢院唵蔚貜亩逊e最大值來計算FIFO的合理深度。 數(shù)據(jù)提取和同步處理模塊從FIFO中取出數(shù)據(jù)，按照鏈路號放入SSRAM的對應(yīng)位置中。當(dāng)某個VCG的各個有效鏈路的相應(yīng)數(shù)據(jù)都已經(jīng)接收完畢時，則根據(jù)SQ到物理鏈路映射表中的信息，按照SQ號，依次序從SSRAM中讀出屬該VCG所有的有效鏈路上的數(shù)據(jù)，并交給下行方向的GFP接口模塊。由于SSRAM不能同時讀寫，所以該模塊的工作時序按

11、照寫SRAM-讀SSRAM-寫SSRAM的循環(huán)邏輯進(jìn)行，用內(nèi)部時鐘計數(shù)器（一次循環(huán)為126個內(nèi)部時鐘周期）來劃分具體的時序進(jìn)行相應(yīng)的操作。其中，讀SSRAM時序占用66個內(nèi)部時鐘，最多能夠以流水線方式依次讀出63個字節(jié)數(shù)據(jù)。因為各個VCG之間以及VCG內(nèi)部各個物理鏈路之間收到的數(shù)據(jù)存在不同的網(wǎng)絡(luò)延時，只有在收齊了在某一時刻發(fā)送端所發(fā)的屬于同一個VCG的各種數(shù)據(jù)，才能執(zhí)照SQ號依次讀出。在不同的網(wǎng)絡(luò)延時情況下，先到的數(shù)據(jù)放入SSRAM中，等到該VCG的其它各路相應(yīng)數(shù)據(jù)都到齊后才取出整個數(shù)據(jù)包。為了減少處理延時，收齊BCG中同一個復(fù)幀指示MFI3中的各路相應(yīng)位置的字節(jié)數(shù)據(jù)后，數(shù)據(jù)指針就應(yīng)該更新到該字節(jié)的位置，然后按照SQ號把各物理鏈路的數(shù)據(jù)依次讀出。寫SSRAM時序占用60個內(nèi)部時鐘，最多能夠以流水線方式依次寫入60個字節(jié)數(shù)據(jù)。流水進(jìn)入的準(zhǔn)備時序和讀寫時序示意圖如圖6所示。 接收狀態(tài)器采用了時分復(fù)用輪轉(zhuǎn)方法，結(jié)構(gòu)如圖7所示。從各路狀態(tài)機(jī)狀態(tài)存儲表中載入當(dāng)前路的LCAS狀態(tài)，完成接收狀態(tài)分析與轉(zhuǎn)移后，再把該路新的狀態(tài)信息存入狀態(tài)