《數(shù)字電子線路》課程教案(共5頁)

1、精選優(yōu)質(zhì)文檔-傾情為你奉上第四章 組合邏輯電路l 本次重點(diǎn)內(nèi)容：1、組合電路的分析與設(shè)計(jì)方法。2、邏輯函數(shù)的變換。l 教學(xué)過程一、概述組合邏輯電路：在任何時(shí)刻的輸出狀態(tài)只取決于這一時(shí)刻的輸入狀態(tài)，而與電路的原來狀態(tài)無關(guān)的電路。生活中組合電路的實(shí)例（電子密碼鎖，銀行取款機(jī)等）電路結(jié)構(gòu)：由邏輯門電路組成。電路特點(diǎn)：沒有記憶單元，沒有從輸出反饋到輸入的回路。說明：本節(jié)討論的是SSI電路的分析和設(shè)計(jì)方法。二、組合邏輯電路的分析方法提問：1.描述組合邏輯電路邏輯功能的方法主要有？（邏輯表達(dá)式、真值表、卡諾圖和邏輯圖等。）2.各種表示法之間的相互轉(zhuǎn)換？組合邏輯電路的分析與設(shè)計(jì)相當(dāng)于是各種表示法之間的相互轉(zhuǎn)

2、換。基本分析方法分析：給定邏輯電路，求邏輯功能。步驟： 1給定邏輯電路輸出邏輯函數(shù)式一般從輸入端向輸出端逐級寫出各個(gè)門輸出對其輸入的邏輯表達(dá)式，從而寫出整個(gè)邏輯電路的輸出對輸入變量的邏輯函數(shù)式。必要時(shí)，可進(jìn)行化簡，求出最簡輸出邏輯函數(shù)式。2列真值表將輸入變量的狀態(tài)以自然二進(jìn)制數(shù)順序的各種取值組合代入輸出邏輯函數(shù)式，求出相應(yīng)的輸出狀態(tài)，并填入表中，即得真值表。3分析邏輯功能通常通過分析真值表的特點(diǎn)來說明電路的邏輯功能。二、分析舉例例3.1 分析圖3.1所示邏輯電路的功能。解：分析步驟輸出邏輯函數(shù)表達(dá)式（逐級寫，并且變成便于寫真值表的形式） （2）列真值表。將A、B、C各種取值組合代入式

3、中，可列出真值表。 （3）邏輯功能分析。由真值表可看出：在輸入A、B、C三個(gè)變量中，有奇數(shù)個(gè)1時(shí)，輸出Y為1，否則Y為0，因此，圖6.2.1所示電路為三位判奇電路，又稱為奇校驗(yàn)電路。例3.2分析圖3.2所示電路的邏輯功能，并指出該電路設(shè)計(jì)是否合理。解：分析步驟（l）輸出邏輯函數(shù)表達(dá)式（2）真值表。 （3）邏輯功能分析。由表3.2可看出，圖3.2所示電路的A、B、C三個(gè)輸入中有偶數(shù)個(gè)1時(shí)，輸出Y為1，否則Y為0。因此，圖6.2.2所示電路為三位判偶電路，又稱偶校驗(yàn)電路。（4）改進(jìn)：這個(gè)電路使用門的數(shù)量太多，設(shè)計(jì)并不合理，可用較少的門電路來實(shí)現(xiàn)。變換表達(dá)式可用異或門和同或門實(shí)現(xiàn)

4、，電路如圖3.3所示。歸納總結(jié)：1 各步驟間不一定每步都要，如：省略化簡（本已經(jīng)成為最簡）由表達(dá)式直接概述功能，不一定列真值表。2 不是每個(gè)電路均可用簡煉的文字來描述其功能。 如Y=AB+CD三、組合邏輯電路的設(shè)計(jì)方法一、基本設(shè)計(jì)方法設(shè)計(jì)：設(shè)計(jì)要求邏輯圖。步驟（與分析相反）:1分析設(shè)計(jì)要求列真值表根據(jù)題意設(shè)輸入變量和輸出函數(shù)并邏輯賦值，確定它們相互間的關(guān)系，然后將輸入變量以自然二進(jìn)制數(shù)順序的各種取值組合排列，列出真值表。2根據(jù)真值表寫出輸出邏輯函數(shù)表達(dá)式3對輸出邏輯函數(shù)進(jìn)行化簡代數(shù)法或卡諾圖法4根據(jù)最簡輸出邏輯函數(shù)式畫邏輯圖。最簡與一或表達(dá)式、與非表達(dá)式、或非表達(dá)式、與或非表達(dá)式、其它表達(dá)式二

5、、設(shè)計(jì)舉例1單輸出組合邏輯電路的設(shè)計(jì)例3.3 設(shè)計(jì)一個(gè)A、B、C三人表決電路。當(dāng)表決某個(gè)提案時(shí)，多數(shù)人同意，提案通過，同時(shí)A具有否決權(quán)。用與非門實(shí)現(xiàn)。解：設(shè)計(jì)步驟（1）真值表設(shè)A、B、C三個(gè)人，表決同意用1表示，不同意時(shí)用0表示；Y為表決結(jié)果，提案通過用1表示，通不過用0表示，同時(shí)還應(yīng)考慮A具有否決權(quán)。 （3）畫邏輯圖，如圖3.5所示2多輸出組合邏輯電路的設(shè)計(jì)例3.4 設(shè)計(jì)一個(gè)將余3碼變換為8421BCD碼的組合邏輯電路。解：設(shè)計(jì)步驟（1）真值表輸入：余3碼，用A3 、A2 、A1 和A0 表示，輸出：8421BCD碼，用Y3 、Y2 、Y1 和Y0 表示。余3碼有六個(gè)狀態(tài)不用，不會(huì)出現(xiàn)，作任意項(xiàng)處理。（2）卡諾圖化簡。見教材中圖應(yīng)畫四張卡諾圖分別求出Y3 、Y2 、Y1 和Y0 的最簡輸出邏輯函數(shù)。含有最小項(xiàng)的方格填1，沒有最小項(xiàng)的