微電子TCAD課程設(shè)計(jì).

1、微電子器件課程設(shè)計(jì)報(bào)告項(xiàng)目：厄利電壓的測(cè)量班級(jí)：微電xxxx學(xué)號(hào)：xxxxxx姓名：xxx課程設(shè)計(jì)報(bào)告1.目的 隨著當(dāng)今科學(xué)技術(shù)的進(jìn)步，有越來(lái)越多的器件被發(fā)明，但是有的器件和人們所設(shè)想的有一定的偏差，比如晶體管的輸出特性曲線和厄利電壓，現(xiàn)在來(lái)研究一下這個(gè)電壓。雙極結(jié)性晶體管（NPN）的集電極電流數(shù)值上等于從發(fā)射區(qū)注入基區(qū)的空穴形成的空穴擴(kuò)散電流與空穴在渡越基區(qū)時(shí)發(fā)生少量復(fù)合而形成的空穴復(fù)合電流之差。在理想的三級(jí)管中，當(dāng)VBE<0.7V時(shí), 集電極電流為零，當(dāng)VBE>0.7V時(shí), 雙極結(jié)性晶體管導(dǎo)通，當(dāng)VBC=0,即VCE=VBE,IC=IB,當(dāng)VBC<0,此時(shí)集電極電流為IC

2、=IB+ICEO(ICEO代表基極開(kāi)路，集電極反偏時(shí)從發(fā)射極穿透到集電極的電流，稱(chēng)為集-發(fā)電流)，可見(jiàn)集電極電流IC與輸出端電壓VCE無(wú)關(guān)。但在實(shí)測(cè)的晶體管特性曲線中，IC在放大區(qū)隨VCE的增加而略有增加。這是由基區(qū)展寬效應(yīng)（厄利效應(yīng)）引起的。2.工作原理 厄利效應(yīng)，也稱(chēng)基區(qū)寬度調(diào)制效應(yīng)，是指當(dāng)雙極性晶體管（BJT）的集電極發(fā)射極電壓VCE改變，基極集電極耗盡寬度WBC（耗盡區(qū)大小）也會(huì)跟著改變。此變化稱(chēng)為厄利效應(yīng)。下圖中的有效中性基區(qū)為P所在的那個(gè)區(qū)，基區(qū)相鄰的耗盡區(qū)為相臨的畫(huà)有陰影的那個(gè)區(qū)，中性發(fā)射區(qū)和集電區(qū)為左右兩邊N所在的兩個(gè)區(qū)，集電區(qū)相鄰的耗盡區(qū)為相鄰的畫(huà)有陰影的那個(gè)區(qū)。從下圖中可以

3、看到，若集電極基極反向偏置電壓增大，則基區(qū)相鄰的耗盡區(qū)越寬，中性基區(qū)越窄。基區(qū)變窄對(duì)于電流的影響有以下兩方面，由于基區(qū)變得更窄，電子與空穴復(fù)合的可能性更小。若穿過(guò)基區(qū)的電荷梯度增加，那么注入基區(qū)的少子電流會(huì)增加。在反向偏置電壓的作用下，集電結(jié)勢(shì)壘區(qū)寬度增寬。勢(shì)壘區(qū)右側(cè)向中性集電區(qū)擴(kuò)展，左側(cè)向中性基區(qū)擴(kuò)展。這使得中性基區(qū)寬度WB減少，如下圖所示。基區(qū)寬度的減少使基區(qū)少子濃度梯度增加，必然導(dǎo)致電流放大系數(shù)和集電極電流的增大。 若集電區(qū)電壓升高，以上因素都會(huì)使集電區(qū)或晶體管的輸出電流增大，如下圖所示的雙極結(jié)性晶體管輸出特性曲線。特性曲線中電壓較大時(shí)的切線進(jìn)行反向外推，其延長(zhǎng)線與電壓軸相交，在電壓軸上

4、截得的負(fù)截距稱(chēng)為厄利電壓，記為VA。從厄利效應(yīng)可以看出，如果雙極結(jié)性晶體管的基區(qū)寬度發(fā)生變化，會(huì)導(dǎo)致更大的反向偏置電壓在集電極基極，會(huì)增加集電極基極耗盡區(qū)寬度，減少基區(qū)寬度?？偟膩?lái)說(shuō)，增加集電極電壓（VC），集電極電流（IC）也會(huì)跟著上升。厄利電壓的推導(dǎo)：現(xiàn)在VBE為定值時(shí)，IC隨VCE的變化率。如果忽略基區(qū)中的復(fù)合與ICEO，則IC可表示為 IC=AEqDBni2exp(qVBE/kT)-1/WB0NB(x)de將上式對(duì)VCE求偏微分，并注意到式中只有WB是隨VCE變化的，得到 Ic/VCEVBE=ICNB(WB)(-dWB/dVCE)/ WB0NBdx 上式是在VBE為常數(shù)的條件下得到的。

5、事實(shí)上由于基區(qū)復(fù)合很小，多數(shù)晶體管的基極電流IB主要是由從基區(qū)向發(fā)射區(qū)注入少子的電流組成。因此VBE不變也就意味著IB不變，從而得 Ic/VCEIB= ICNB(WB)(-dWB/dVCE)/ WB0NBdx=IC/VA=1/r0上式中，VA稱(chēng)為厄爾利電壓，r0稱(chēng)為共發(fā)射級(jí)增量輸出電阻，分別有以下兩式表示 VA=WB0NBdx/NB(WB)(-dWB/dVCE) r0=VCE/Ic=VA/IC當(dāng)VCE增加時(shí)，WB減少，因此VA是正的。上面第二式表明在晶體管的輸出端并聯(lián)著一個(gè)增量輸出電阻r0因VCE=VBE+VCB,故當(dāng)VBE為定值時(shí)dVCE=dVCB,VCB是集電結(jié)上的反向電壓。當(dāng)VCB變化時(shí)

6、，集電結(jié)勢(shì)壘區(qū)中性基區(qū)一側(cè)的電荷變化量為dQTC=ACNB(WB)(-dWB)上式中，AC是集電結(jié)面積。根據(jù)集電結(jié)勢(shì)壘電容的定義，有 CTCdQTC/dVCB=ACqNB(WB)(-dWB/dVCB)另一方面，中性基區(qū)的平衡多子總電荷可表示為 QBBO=AEqWB0NBdx于是厄利電壓可表示為 VA=QBBOAC/(CTCAE)實(shí)際上當(dāng)集電極電壓VCB變化是QBBO及CTC也會(huì)發(fā)生變化，所以VA是VCB的函數(shù)。通常把VCB=0時(shí)的VA之值稱(chēng)為厄利電壓。對(duì)于均勻基區(qū)晶體管，上面第五式（WB0NBdx）中的積分等于NBWB。有因基區(qū)寬度WB的減少量就是勢(shì)壘區(qū)寬度xdB的增加量，即-dWB=dxdB

7、,xdB是由給出的P區(qū)一側(cè)的勢(shì)壘區(qū)寬度xp。這時(shí)VA的表達(dá)式可簡(jiǎn)化為 VA=WB/(-dWB/dVCB)=WB/(-dxdB/dVCB)=2WBVbi/xdB從上式可知，對(duì)應(yīng)于IB為不同常數(shù)時(shí)的各條IC-VCE曲線VCE接近于零時(shí)的切線均交于橫坐標(biāo)的（-VA）。顯然，VA越大，則增量輸出電阻r0越大，IC-VCE曲線越平坦，晶體管的輸出特性就越接近于理想情況。 由上式可知，增大VA的措施是增大基區(qū)寬度WB，減少勢(shì)壘區(qū)寬度xdB，即增大基區(qū)摻雜濃度。根據(jù)資料了解到，實(shí)際的雙極結(jié)性晶體管的晶體管的輸出特性曲線（IC-VCE曲線）上的集電極電流略有增加，對(duì)應(yīng)于IB為不同常數(shù)時(shí)的各條IC-VCE曲線V

8、CE接近于零時(shí)的切線均交于橫坐標(biāo)的，并估計(jì)驗(yàn)證這個(gè)厄利電壓。首先，在為了驗(yàn)證雙極結(jié)性晶體管的導(dǎo)通性，即VBE大于某個(gè)數(shù)值時(shí)，三級(jí)管才導(dǎo)通，然后在三極管導(dǎo)通的情況下，基極電流不變，從零開(kāi)始增加集電極電壓，集電極電流增加，到放大區(qū)后約為不變，但集電極電流略有增加，改變基極電流，放大區(qū)集電極電流不隨基極電流的不同而不發(fā)生厄利效應(yīng)，最后觀察到對(duì)應(yīng)于IB為不同常數(shù)時(shí)的各條IC-VCE曲線VCE接近于零時(shí)的切線均交于橫坐標(biāo)的一點(diǎn)，即為厄利電壓。3.仿真過(guò)程先仿真出一個(gè)雙極結(jié)性晶體管（NPN），具體方法如下，先定義一個(gè)網(wǎng)格x軸長(zhǎng)度為2，初始位置在0，末尾位置在2，y軸長(zhǎng)度為1，初始位置在0，末尾位置在1，定

9、義整個(gè)區(qū)域?yàn)楣枰r底區(qū)域代號(hào)num=1，定義三個(gè)電極，發(fā)射極區(qū)域代號(hào)1，位于整個(gè)硅襯底的ymax=0，x=0到x=0.8的0.8個(gè)長(zhǎng)度，基極區(qū)域代號(hào)2，位于整個(gè)硅襯底的ymax=0，x=1.5到x=2的0.5個(gè)長(zhǎng)度，集電極區(qū)域代號(hào)3，位于整個(gè)硅襯底的底部，然后對(duì)雙極結(jié)性晶體管摻雜，發(fā)射極摻雜濃度為5x1019，基區(qū)濃度5x1019，集電區(qū)摻雜濃度為1x1018，且為線性緩變結(jié)，這樣就完成了這個(gè)雙極結(jié)性晶體管的器件仿真。求解需要的未知量，首先設(shè)置接觸類(lèi)型，設(shè)置emitter（發(fā)射極）的接觸類(lèi)型為n型多晶硅（n.poly）, surf.rec是類(lèi)型參數(shù)，表示定義在相應(yīng)的接觸處使用有限表面回復(fù)速度。將

10、collector(集電極)處的電壓增至2V，將base的電壓生至0.7伏特，將邊界條件轉(zhuǎn)換至電流邊界條件，提升基級(jí)電流，保存結(jié)構(gòu)文件，分別載入每一個(gè)保存過(guò)的結(jié)構(gòu)文件，以此為初值，并在此初值基礎(chǔ)上提升collector的電壓，并將數(shù)據(jù)結(jié)果分別保存在不同log文件中。將輸出結(jié)果用tonyplot重疊繪制并進(jìn)行對(duì)比。仿真程序如下：#Go atlas #mesh x.m l=0 spacing=0.15 x.m l=0.8 spacing=0.15x.m l=1.5 spacing=0.12x.m l=2.0 spacing=0.15#y.m l=0.0 spacing=0.006 y.m l=0.

11、06 spacing=0.005y.m l=0.30 spacing=0.02y.m l=1.0 spacing=0.12#region num=1 silicon electrode num=1 name=emitter left length=0.8 electrode num=2 name=base right length=0.5 y.max=0electrode num=3 name=collector bottom#doping reg=1 uniform n.type conc=5e15doping reg=1 gauss n.type conc=1e18 peak=1.0 ch

12、ar=0.2doping reg=1 gauss p.type conc=1e18 peak=0.05 junct=0.15 doping reg=1 gauss n.type conc=5e19 peak=0.0 junct=0.05 x.right=0.8doping reg=1 gauss p.type conc=5e19 peak=0.0 char=0.08 x.left=1.5#contact name=emitter n.poly surf.rec#solve init#save outf=abc_0.str#tonyplot abc_0.str -set abc_0.set#me

13、thod newton autonr trap#solve vcollector=0.025solve vcollector=0.1solve vcollector=0.25 vstep=0.25 vfinal=2 name=collector#solve vbase=0.1 vstep=0.1 vfinal=0.7 name=base# contact name=base current# solve ibase=1.e-6save outf=abc_1.str mastersolve ibase=2.e-6save outf=abc_2.str mastersolve ibase=3.e-

14、6save outf=abc_3.str mastersolve ibase=4.e-6save outf=abc_4.str mastersolve ibase=5.e-6save outf=abc_5.str masterload inf=abc_1.str master#log outf=abc_1.log solve vcollector=0.0 vstep=0.25 vfinal=5.0 name=collectorload inf=abc_2.str masterlog outf=abc_2.logsolve vcollector=0.0 vstep=0.25 vfinal=5.0

15、 name=collectorload inf=abc_3.str masterlog outf=abc_3.logsolve vcollector=0.0 vstep=0.25 vfinal=5.0 name=collectorload inf=abc_4.str masterlog outf=abc_4.logsolve vcollector=0.0 vstep=0.25 vfinal=5.0 name=collectorload inf=abc_5.str masterlog outf=abc_5.logsolve vcollector=0.0 vstep=0.25 vfinal=5.0

16、 name=collector# tonyplot -overlay abc_1.log abc_2.log abc_3.log abc_4.log abc_5.log -set abc_1_log.set#quit4.結(jié)果和討論在TCAD中運(yùn)行上述程序，得到tonyplot圖，觀察并查看結(jié)果。雙極結(jié)性晶體管仿真摻雜之后，得到的.str文件如下：從圖中可以看出雙極結(jié)性晶體管在各個(gè)位置的濃度?；鶇^(qū)寬度WB的長(zhǎng)度為發(fā)射極與基極相鄰勢(shì)壘區(qū)的邊界到集電極到基極相鄰勢(shì)壘區(qū)的邊界的長(zhǎng)度。在相同條件下，若增大基區(qū)的摻雜濃度，則基區(qū)寬度就會(huì)增加，根據(jù)公式 VA=2WBVbi/xdB可知，在其他條件不變的情況下，基區(qū)寬度WB增加勢(shì)必使厄利電壓VA增大，從而使晶體管的輸出特性曲線越接近于理想情況。并且基區(qū)寬度WB增加，必然使勢(shì)壘區(qū)寬度xdB的減小，同讓使厄利電壓VA增大，故讓晶體管的輸出特性曲線越接近于理想情況，不改變器件大小的情況下，只要增大基區(qū)摻雜濃度增加即可。得到的IC-VCE關(guān)系圖從圖中可以看出在雙極結(jié)性晶體管導(dǎo)通的狀態(tài)下，不同基極電流的情況下，在放大區(qū)中，隨著集電極電壓的增大，集電極電流并不是如理想狀態(tài)下一直不變，而是略有上升。根據(jù)厄利電壓定義可知，對(duì)應(yīng)