AD9854數字合成器是高集成度的器件,它采用先進的DDS技術,片

1、AD9854數字合成器是高集成度的器件，它采用先進的DDS技術，片內整合了兩路高速、高性能正交D/A轉換器通過數字化編程可以輸出I、Q兩路合成信號。在高穩(wěn)定度時鐘的驅動下，AD9854將產生一高穩(wěn)定的頻率、相位、幅度可編程的正弦和余弦信號，作為本振用于通信，雷達等方面。AD9854的DDS核具有48位的頻率分辨率（在300M系統(tǒng)時鐘下，頻率分辨率可達1uHZ）。輸出17位相位截斷保證了良好的無雜散動態(tài)范圍指標。AD9854允許輸出的信號頻率高達150MHZ，而數字調制輸出頻率可達100MHZ。通過內部高速比較器正弦波轉換為方波輸出，可用作方便的時鐘發(fā)生器。器件有兩個14位相位寄存器和一個用作B

2、PSK操作的引腳。對于高階的PSK調制，可通過I/O接口改變相位控制字實現。具有改進DDS結構的12位I和Q通道D/A轉換器可以提供較大的帶寬并有較好的窄帶無雜散動態(tài)范圍（SFDR）。如果不使用Q通道的正交功能，它還可以通過配置，由用戶編程控制D/A轉換。當配置高速比較器時，12位D/A輸出的方波可以用來做時鐘發(fā)生器。它還有兩個12位數字正交可編程幅度調制器，和通斷整形鍵控功能，并有一個非常好的可控方波輸出。同時脈沖調制功能在寬帶掃頻中也有重要應用。AD9854的300M系統(tǒng)時鐘可以通過4X和20X可編程控制電路由較低的外部基準時鐘得到。直接的300M時鐘也可以通過單端或差分輸入。AD9854

3、還有單腳輸入的常規(guī)FSK和改進的斜率FSK輸出。AD9854采用先進的0.35微米COMS工藝在3.3V單電源供電的情況下提供強大的功能。AD9854采用節(jié)省空間的80腳LQFP表面裝配封裝和改進散熱的80腳LQFP封裝。AD9854的引腳與AD9852的單頻信號發(fā)生器模式相兼容。AD9854的特定操作允許溫度是工業(yè)級范圍：-40到85攝氏度。AD9854程序 #include<AT89X52.H>  /晶振可以用11.0592MHZ，如果用串口的話         

4、60;           /提示：在調試程序的時候晶振用12MHZ#define HC_573_C      P2_7#define MASTER_RESET  P2_1#define IO_UP         P2_6#define WRB_SCLK      P2_5#define

5、 RDB_CSB       P2_4#define FSK_BPSK_HOLD P2_3#define SHAPED_LEYING P2_2void  AD9854_F();void  AD9854_IO_INT();void  DLY_400MS();void  TAB_DataWord();void  F_DataWord();void  V_Int();unsigned char temp;/unsigned char UPFLAG;un

6、signed char TAB_Data40;unsigned char F_Data6;void main()   V_Int(); while(1) TAB_DataWord(); F_DataWord();  while(1)        if(!P1_0)        AD9854_F();          if(!P1_1)

7、0;       AD9854_IO_INT();     if(!P1_2)      MASTER_RESET=1;           SHAPED_LEYING=1;   MASTER_RESET=0;   HC_573_C=0;         &#

8、160;                   /*/void TAB_DataWord() TAB_Data0=0X00; TAB_Data1=0X00;       /00H Phase Adjust Register #1 <13:8> (Bits 15, 14 dont care) Phase #1 相位為0 

9、   /01H Phase Adjust Register #1 <7:0> 01H TAB_Data2=0X00;  /02H Phase Adjust Register #2 <13:8> (Bits 15, 14 dont care) Phase #2 相位為0 TAB_Data3=0X00;       /03H Phase Adjust Register #1 <7:0> 03H      

10、TAB_Data4=0X00;  /Frequency Tuning Word 1 <47:40>/0000431BDE83         TAB_Data5=0X10;  /Frequency Tuning Word 1 <39:32> TAB_Data6=0X43;  /Frequency Tuning Word 1 <31:24> TAB_Data7=0X1B;  /Frequency Tuning Word 1

11、 <23:16>  TAB_Data8=0XDE;  /Frequency Tuning Word 1 <15:8> TAB_Data9=0X83;       /Frequency Tuning Word 1 <7:0>   TAB_Data10=0X00;  /Frequency Tuning Word 2 <47:40 TAB_Data11=0X00;  /Frequency Tuning

12、 Word 2 <39:32> TAB_Data12=0X43;  /Frequency Tuning Word 2 <31:24> TAB_Data13=0X1B;  /Frequency Tuning Word 2 <23:16> TAB_Data14=0XDE;  /Frequency Tuning Word 2 <15:8> TAB_Data15=0X83;  /Frequency Tuning Word 2 <7:0> /500KHZ&

13、#160;TAB_Data16=0X01;  /Delta Frequency Word <47:40> TAB_Data17=0X47;  /Delta Frequency Word <39:32> TAB_Data18=0XAE;  /Delta Frequency Word <31:24> TAB_Data19=0X14;  /Delta Frequency Word <23:16> TAB_Data20=0X7A;  /Delta Frequency

14、 Word <15:8> TAB_Data21=0XE1;  /Delta Frequency Word <7:0> 三角波  /頻率為0TAB_Data22=0X00;  /Update Clock <31:24>TAB_Data23=0X00;  /Update Clock <23:16>TAB_Data24=0X00;  /Update Clock <15:8>TAB_Data25=0XF0;  /Update Clock <7:0> &

15、#160;       /系統(tǒng)出現寄存器更新信號reg. Int Update Clk.=0;外部更新TAB_Data26=0X00;  /Ramp Rate Clock <19:16> (Bits 23, 22, 21, 20 dont care)TAB_Data27=0X00;  /Ramp Rate Clock <15:8>TAB_Data28=0X00;  /Ramp Rate Clock <7:0>TAB_Data29=0X00;  /Do

16、n't Care(0),Don't Care(0),Don't Care(0),Comp PD(0),Reserved_Always Low(0),QDAC PD(0),DAC PD(0),DIG PD(0).TAB_Data30=0X60;       /Don't Care(0),PLL Range(1),Bypass PLL(1),Ref Mult 4(0),Ref Mult 3(0),Ref Mult 2(0),Ref Mult 1(0),Ref Mult 0(0).TAB_Data31=0X0

17、0;  /CLR ACC1(0),CLR ACC2(0),Triangle(0)(三角波),SRC QDAC(0),Mode 2(0),Mode 1(0),Mode 0(0),Int Update Clk(0). 注意TAB_Data32=0X40;  /Don't Care(0),Bypass_Inv_Sinc(0),OSK EN(0),OSK INT(0),Don't Care(0),Don't Care(0),LSB First(0),SDO_Active(0).TAB_Data33=0X00;  /Output Shape Key

18、I Mult <11:8> (Bits 15, 14, 13, 12 dont care)TAB_Data34=0X0F;  /Output Shape Key I Mult <7:0>                       TAB_Data35=0X00;       /Out

19、put Shape Key Q Mult <11:8> (Bits 15, 14, 13, 12 dont care)TAB_Data36=0X0F;       /Output Shape Key Q Mult <7:0>TAB_Data37=0X0F;       /Output Shape Key Ramp Rate <7:0> TAB_Data38=0X00;     &#

20、160; /QDAC <11:8> (Bits 15, 14, 13, 12 dont care)TAB_Data39=0X0F;       /QDAC <7:0> (Data is required to be in twos complement format)/*/void F_DataWord() F_Data0=0X00; /Frequency Tuning Word 1 <47:40>/00029F16B11C/0000A7C5AC47 F_Data1=0

21、X02; /Frequency Tuning Word 1 <39:32> F_Data2=0X9F; /Frequency Tuning Word 1 <31:24> F_Data3=0X16; /Frequency Tuning Word 1 <23:16>  F_Data4=0XB1; /Frequency Tuning Word 1 <15:8> F_Data5=0X1C;      

22、60; /Frequency Tuning Word 1 <7:0> /*/void  AD9854_F()       unsigned char i;             unsigned char tempf;  /   HC_573_C=0 ;選通  MASTER_RESET=0;  RDB_CSB=1;  WRB_SCLK=0;  IO_UP

23、=0;  tempf="4"  for(i=0;i<6;i+)        HC_573_C=1;          /選通地址  P0=tempf;  HC_573_C=0;          /關閉HC573  ACC="F"_Datai; 

24、60;    P0=ACC;       WRB_SCLK=0;  WRB_SCLK=1;  tempf+;                  WRB_SCLK=1;    IO_UP=0;  IO_UP=1;           

25、;        /*/void AD9854_IO_INT()   unsigned char i;  DLY_400MS();  MASTER_RESET=0;  MASTER_RESET=0;  FSK_BPSK_HOLD =1; /多功能管腳  SHAPED_LEYING =1;     /Must First Be Selected in the Programming Control Register  

26、        /to Function. A logic high will cause the I and Q DAC outputs    /to ramp-up from zero-scale to full-scale amplitude at a preprogrammed   /rate.Logic low causes the full-scale output to ramp-down     &#

27、160;     /to zero-scale at the preprogrammed rate.  RDB_CSB=1;            /Active LOW. This pin is shared with RDB when  WRB_SCLK=0;           /并行寫數據時鐘.低電平有效  I

28、O_UP=0;              /數據寫入準備  temp="0"         /表格首數據地址          /AD9854 寄存器首地址  for(i=0;i<40;i+)     HC_573_C=1;  P0=temp;  /送地址   HC_573_C=0;                /取對應地址的數據  ACC="TAB"_Datai;  P0=ACC;  WRB_SCLK=0;  WRB_SCL