基于FPGA的FSK調(diào)制與解調(diào)器設(shè)計

1、中國新通信Contrast of the Typical Algorithms of PSD EstimationBased on AR Model and the Simulation in MATLABChu Binbin ,Wang Chen ,Qi Dening(Department of Information Engineering,Artillery Academy ,PLA ,Hefei 230031,China Abstract The typical algorithms of PSD Estimation based on AR model are presented,a

2、nd their performances are analyzed in thispaper.These methods for AR model parameter algorithm are implemented by very simple m-files on M ATLAB.M oreover,the advan-tages and disadvantages of these methods are discussed from the point of view in experiment for proper applications.Key wordsPSD estima

3、tion,AR model,algorithm,M ATLABFSK (Frequency Shift Keying ,頻移鍵控是利用載波的頻率變化來傳遞數(shù)字信息。具有抗噪聲性能好、對信道變化不敏感、誤碼率低等優(yōu)點。在中低速數(shù)據(jù)傳輸中,特別是在衰落信道中傳輸數(shù)據(jù)時,有著廣泛的應(yīng)用。但傳統(tǒng)的用硬件實現(xiàn)FSK 的方法,特別是相干解調(diào)需要提取載波,設(shè)備相對比較復(fù)雜,成本高。本文針對FSK 信號的特點,提出了基于FPGA 的2FSK 調(diào)制器的一種實現(xiàn)方法分頻法,這種方法利用數(shù)字基帶信號去控制可變分頻器的分頻比來改變輸出載波頻率,產(chǎn)生一種相位連續(xù)的FSK 信號,而且原理通俗易懂,電路結(jié)構(gòu)簡單,容易實現(xiàn)。

4、在解調(diào)器的設(shè)計中,已調(diào)信號是連續(xù)的波形,有兩個不同的頻率,在FPGA 實驗平臺上,已調(diào)信號可以通過矩形脈沖來代替,在一定的時間內(nèi),通過檢測時鐘上升沿來確定輸入信號的頻率,從而判斷出基帶信號。1分頻器在二進制數(shù)字調(diào)制中,若利用受矩形脈沖序列基于FP GA 的FS K 調(diào)制與解調(diào)器設(shè)計李艷麗董麗鳳(江西理工大學信息工程學院贛州341000摘要在EDA 技術(shù)開發(fā)平臺Quartus 上設(shè)計實現(xiàn)了一種新型的2FSK 信號調(diào)制解調(diào)器,利用m 序列的隨機性和確定性來產(chǎn)生輸入基帶信號,用分頻器把時鐘信號分頻成兩個不同頻率的信號。詳細介紹了基于FPGA 的2FSK 信號發(fā)生器的設(shè)計方法,提供了VHDL 源代碼在

5、Quartus 環(huán)境下的仿真結(jié)果。整個系統(tǒng)的功能在EDA 技術(shù)開發(fā)平臺上均調(diào)試通過,并在ACEX1K 系列FPGA 上硬件實現(xiàn),具有較高的實用性和可靠性。關(guān)鍵詞FSK 調(diào)制解調(diào)器偽隨機序列(上接78頁CHINA NEW TELECOMMUNICATIONS控制的開關(guān)電路對兩個獨立的頻率源進行選通,使正弦載波的頻率隨二進制基帶信號在f l和f2兩個頻率點間變化,則產(chǎn)生二進制頻移鍵控信號(2FSK 信號,二進制頻移鍵控信號可以看成兩個不同載波的二進制振幅鍵控信號的疊加。在二進制頻移鍵控中,幅度恒定不變的載波信號的頻率隨著輸入碼流的變化而切換,而且“0”和“1”之間的改變是瞬間完成的。首先由晶振經(jīng)分

6、頻器N1和N2分頻產(chǎn)生兩個不同頻率的載波,與數(shù)字基帶信號相乘,這樣就可以產(chǎn)生兩種不同的分頻脈沖輸出,再經(jīng)過整形就得到精確的FSK正弦信號。本設(shè)計要求2FSK調(diào)制器的數(shù)據(jù)速率為6kbit/s,要求產(chǎn)生6kHz和12kHz的兩種頻率的正弦信號。對正弦信號每周期取100個采樣點,因此要求能產(chǎn)生3個時鐘信號:6kHz(數(shù)據(jù)速率、600kHz(產(chǎn)生6kHz正弦信號的輸入時鐘和1200kHz(產(chǎn)生12 kHz正弦信號的輸入時鐘?；鶞蕰r鐘由一個12MHz 的晶振提供。設(shè)計中要求3個分頻值:先對基準時鐘10分頻產(chǎn)生1200kHz的CLK1,再對CLK1進行2分頻產(chǎn)生600kHz的CLK2,再對CLK2進行10

7、0分頻產(chǎn)生6kHz的CODERATE。產(chǎn)生3個分頻值的VHDL代碼如下:PROCESS(CLOCK分頻為1200KHz的CLK1信號BEGINIF(CLOCK'EVENT AND CLOCK='1'THEN IF(COUNT=10THENCOUNT<=1;計數(shù)滿時計數(shù)回復(fù)初值CLK1<=NOT CLK1;輸出時鐘翻轉(zhuǎn)一次ELSIF(COUNT=5THENCOUNT<=COUNT+1;CLK1<=NOT CLK1;輸出時鐘翻轉(zhuǎn)一次ELSE COUNT<=COUNT+1;END IF;END IF;END PROCESS;PROCESS(CLK

8、1分頻為600kHz的CLK2信號BEGINIF(CLK1'EVENT AND CLK1='1'THENCLK2<=NOT CLK2;END IF;END PROCESS;PROCESS(CLK2LOAD_CLK1100分頻得到CODERATE碼元速率6kHzBEGINIF(CLK2'EVENT AND CLK2='1'THENIF(COUNT50=49THENCOUNT50<=0;CODERATE<=NOT CODERATE;ELSE COUNT50<=COUNT50+1;END IF;END IF;END PROCES

9、S;2用m序列產(chǎn)生基帶信號m序列是偽隨機序列的一種,它的顯著特點是有隨機特性、預(yù)先可確定性和循環(huán)特性,從而在通信領(lǐng)域得到了廣泛的應(yīng)用。本設(shè)計中的基帶信號用一個m序列發(fā)生器來產(chǎn)生,產(chǎn)生碼元的頻率為6kHz 的CODERATE。m序列發(fā)生器用一種帶有2個反饋抽頭的3級反饋移位寄存器來實現(xiàn),特征多項式可用f(x=x2+1表示,周期為23-1=7。m序列的初始狀態(tài)為“000”,在時鐘上升沿到來時M(0<=M(1;M(1 <=M(2;M(2<=(M(1XOR M(0OR(NOT(M(0OR M (1OR M(2。通過移位反饋得到一串“0010111”循環(huán)序列,并防止進入全“0”狀態(tài)。通

10、過更換時鐘頻率可以方便地改變輸入碼元的速率M_SEQUENCE_FORM:產(chǎn)生"1110010"m序列PROCESS(CODERATEBEGINIF(CODERATE'EVENT AND CODERATE='1' THENM(0<=M(1;M(1<=M(2;實現(xiàn)移位功能END IF;END PROCESS;PROCESS(CODERATEBEGINIF(CODERATE'EVENT AND CODERATE='1' THENM(2<=(M(1XOR M(0OR(NOT(M(0OR M (1OR M(2;-邏輯

11、表達式跟上面的移位功能產(chǎn)中國新通信生m 的隨機序列"1110010" END IF;END PROCESS;M_CODE<=M (0;3FSK 調(diào)制由于2FSK 為模擬信號,而FPGA只能產(chǎn)生數(shù)字信號,因此需要對FPGA 產(chǎn)生的正弦信號采樣值再進行數(shù)/模轉(zhuǎn)換才能得到所需的2FSK 信號。2FSK 信號發(fā)生器的原理框圖如圖1所示,整個系統(tǒng)共分為分頻器、m 序列產(chǎn)生器、跳變檢測、2/1數(shù)據(jù)選擇器、正弦波發(fā)生器和DAC 轉(zhuǎn)換器6部分,其中前5個部分均由FP-GA 器件完成,輸出的2FSK 信號可以用示波器觀察到。分頻器和m 序列發(fā)生器已經(jīng)在前面做了介紹,下面對其余部分逐一介

12、紹。將跳變檢測引入正弦波的產(chǎn)生中,其目的是使每次基帶碼元上升沿或下降沿正好位于正弦波形的零相位處。此電路的設(shè)計可確保示波器上顯示為一個連續(xù)的波形。本設(shè)計要根據(jù)不同的基帶信號輸出不同頻率的波形,因此需要一個2:1數(shù)據(jù)選擇器。2:1數(shù)據(jù)選擇器用于選擇正弦波產(chǎn)生器的2個輸入時鐘,一個頻率為600kHz ,此時正弦波產(chǎn)生器產(chǎn)生一個6kHZ 的正弦波,代表數(shù)字信號“0”;另一頻率為1200kHz ,此時產(chǎn)生一個12kHz 的正弦波信號,代表數(shù)字信號“1”。用數(shù)字電路和DAC 變換器可以產(chǎn)生要求的模擬信號。每個采樣點采用8位量化編碼,即8位分辯率。采樣點的個數(shù)與分辨率的大小主要取決于CPLD/FPGA 器

13、件的容量,其中分辨率的高低還與DAC 的位數(shù)有關(guān)。本文設(shè)計采用的是8bit 并行DAC 器件DAC0832,測試表明,8位分辨率和每周期100個采樣點可以達到很好的效果。具體的正弦信號產(chǎn)生器可以用狀態(tài)機來實現(xiàn)。按前面的設(shè)計思路,本設(shè)計方案共需100個狀態(tài),分別為S1S100。同時設(shè)計一個異步復(fù)位端,保證當每個“1”或“0”到來時其調(diào)制信號正好位于坐標原點,即sin 0處。狀態(tài)機共有8bit 輸出(Q7Q0,經(jīng)DAC 變換為模擬信號輸出,通過示波器觀察2FSK 波形。本設(shè)計中,數(shù)字基帶信號與FSK 調(diào)制信號的對應(yīng)關(guān)系為:“0”對應(yīng)6kHz ,“1”對應(yīng)12kHz ,載波的頻率可以方便地通過軟件修

14、改。4FSK 解調(diào)在解調(diào)器的設(shè)計中,已調(diào)信號是連續(xù)的波形,有兩個不同的頻率,在FPGA 實驗平臺上,已調(diào)信號可以通過矩形脈沖來代替,在一定的時間內(nèi),通過檢測時鐘上升沿來確定輸入信號的頻率,從而判斷出基帶信號。在本設(shè)計中,先設(shè)計一個同步信號,即當同步信號START 為高電平時,開始解調(diào)。5設(shè)計結(jié)果分析整個設(shè)計用VHDL 編寫,下載到目標芯片EP1KTC144-3上,在Quartus 軟件平臺上進行仿真。在調(diào)制器的設(shè)計中,由于需要有兩個不同頻率的正弦信號,而FPGA 實驗箱只能產(chǎn)生數(shù)字信號,所以在本設(shè)計中先對時鐘信號CLK 分頻,產(chǎn)生兩個不同頻率的時鐘信號CLK2和CLK1,正弦信號的產(chǎn)生可以先采

15、用抽樣的方法把抽樣的值對應(yīng)不同的頻率送入FPGA 實驗箱,對應(yīng)于不同的基帶信號“0”和“1”, 輸出不同頻率的正弦信號,即完成調(diào)制的功能,由于輸出的是數(shù)字信號,可以采用D/A 模塊轉(zhuǎn)換,在用示波器觀察得到的已調(diào)信號。在硬件測試中,時鐘頻率由CLOCK0輸入,輸入信號由產(chǎn)生的M 序列提供,VALUE 抽樣值通過送入DAC CHINA NEW TELECOMMUNICATIONS變換器用示波器可以觀察。圖3是調(diào)制程序的時序仿真圖,在時序仿真中,仿真的總時間設(shè)為150s,輸入的時鐘信號CLOCK 為12M的頻率,從圖中編輯輸入時鐘信號,通過時序仿真,生成分頻后得到CLK2和CLK1,CODER-AT

16、E,產(chǎn)生一個循環(huán)的M序列,以M序列作為輸入基帶信號,通過調(diào)制,以不同的頻率輸出經(jīng)過抽樣的VALUE值,通過轉(zhuǎn)換,用示波器可觀察到調(diào)制后的信號。圖4是解調(diào)程序的時序仿真圖,在時序圖中,clk是輸入的時鐘信號,start信號為高電平,編輯輸入調(diào)制信號x,通過時序仿真得出結(jié)果。從圖中可以看出,輸出信號y有延遲。從圖中可以看出計數(shù)器q計數(shù)時鐘信號clk的上升沿,m計數(shù)輸入調(diào)制信號的上升沿,計數(shù)器q計數(shù)到11時清零,若計數(shù)器q為11時,m計數(shù)是5則判基帶信號為0,否則判為1。6結(jié)語用VHDL軟件與FPGA芯片硬件相結(jié)合的方法設(shè)計FSK調(diào)制器和解調(diào)器,克服了純硬件設(shè)計設(shè)計復(fù)雜、體積龐大等缺點,設(shè)計靈活、修

17、改方便。與文獻2相比,這里用FPGA 產(chǎn)生的一個6kHz的正弦波來代替原來的脈沖用作載波,效果更加理想。參考文獻1劉愛榮,王振成.EDA與CPLD開發(fā)應(yīng)用簡明教程.北京:清華大學出版社,20072吳海濤,梁迎春,陳英俊.基于FPGA的全數(shù)字FSK調(diào)制解調(diào)器設(shè)計.現(xiàn)代通信技術(shù),2007,(23:72763隗永安著,現(xiàn)代通信理論.成都:西南交通大學出版社,20004張毅剛.單片機應(yīng)用設(shè)計.哈爾濱:哈爾濱工業(yè)大學出版社,20025梅燦華,張潛.基于FPGA的鍵控移頻調(diào)制解調(diào)器的設(shè)計與實現(xiàn).安徽大學學報,2003,27(2:2227(收稿日期:2008年7月21日Design of2FSK Modem

18、 Based on FPGALi Yanli,Dong Lifeng(Jiangxi University of Science and Technology,Ganzhou341000,ChinaAbstract To design and achieve a new FSK modem based on EDA technology development platforms of Quartus,use pseu-do-random sequence to generate the importation of base-band signal,with crossover frequency of the clock signal into two different frequency signals.Provide details on the FPGA-based FSK signal generator design