數(shù)字邏輯實驗報告

1、福建農(nóng)林大學金山學院信息與機電工程類實驗報告課程名稱：數(shù)字邏輯姓 名：系：信息與機電工程系專 業(yè)：電子信息工程年 級：2008級學 號： 0822300指導教師：馮德旺職 稱：副教授2010年 07 月 03 日實驗項目列表序號實驗項目名稱成績指導教師1TTL集成門電路邏輯功能測試馮德旺2組合邏輯電路的設(shè)計馮德旺3譯碼器和數(shù)據(jù)選擇器馮德旺4集成觸發(fā)器及其應用馮德旺5集成計數(shù)器馮德旺67891011121314151617181920 福建農(nóng)林大學金山學院信息與機電工程類實驗報告系：信息與機電工程 專業(yè)： 電子信息工程 年級： 08級 姓名： 學號： 0822300 實驗課程： 數(shù)字邏輯 實驗室

2、號：_田家炳實驗樓404_ 實驗設(shè)備號： 2 實驗時間： 10.07.01 指導教師簽字： 成績： 實驗1 TTL集成門電路邏輯功能測試一、實驗目的1. 了解 TTL 與非門電路的主要參數(shù)。2. 掌握 TTL 與非門電路的主要參數(shù)和傳輸特性的測試方法。3. 熟悉 TTL 門電路的邏輯功能的測試方法。二、實驗儀器與器件1. 數(shù)字電路實驗箱1個2. 萬用表 1只3. 示波器 1臺4. 元器件TTL 與非門 74LS00 2片電阻、電容若干三、實驗原理TTL 門電路是最簡單、最基本的數(shù)字集成電路元件，利用其通過適當?shù)慕M合連接便可以構(gòu)成任何復雜的組合電路。因此，掌握 TTL 門電路的工作原理，熟練、靈

3、活地使用它們是數(shù)字技術(shù)工作者必備的基本功之一。本實驗采用四“與非門” 74LS00，其引腳排列如圖 1-1 所示，它共有四組獨立的“與非”門，每組有兩個輸入端，一個輸出端。各組的構(gòu)造和邏輯功能相同，現(xiàn)以其中的一組加以說明：TTL 與非門的電路結(jié)構(gòu)如圖 1-2 所示， 和為輸入端，為輸出端。與非門的邏輯表達式為 =()。當、 均為高電平時， 為低電平“0”；、 中有一個為低電平或二者均為低電平時，為高電平1。四與非門 74LS00 的主要參數(shù)有：1）扇出系數(shù)O：電路正常工作時能帶動的同類門的數(shù)目稱為扇出系數(shù)O 。2）輸出高電平OH ：一般OH 2.4V.3）輸出低電平OL ：一般OL 0.4V.

4、4）高電平輸入電流IH ：指當一個輸入端接高電平，而其它輸入端接地時從電源流過高電平輸入端的電流。5）低電平輸入電流IL（或輸入短路電流 RD )：指當一個輸入端接地，而其它輸入端懸空時低電平輸入端流向地的電流。6） 電壓傳輸特性曲線和關(guān)門電平OFF：圖 1-3 所表示的iO 關(guān)系曲線稱為電壓傳輸特性曲線。使輸出電壓剛剛達到低電平時的最低輸入電壓稱為開門電平ON 。使輸出電壓剛剛達到規(guī)定高電平時的最高輸入電壓稱為關(guān)門電平OFF 。7）空載導通功耗ON ：指輸入全部為高電平、輸出為低電平且不帶負載時的功率損耗。8）空載截止功耗OFF ：指輸入有低電平、輸出為高電平且不帶負載時的功率損耗。四、實驗

5、內(nèi)容及步驟1. TTL 與非門參數(shù)的測試(1) 輸出高電平OH 的測試TTL 與非門的輸出高電平OH 的測試電路如圖1-4 所示，把與非門兩輸入端中的一個或兩者全部接地，用萬用表測出的輸出端電壓為OH，在測量中如果電壓值 2.4V，記作“1”；若測量值 0.4，記作“0”。測出四組數(shù)據(jù)，將其填入表 1-1。表1-1 VOH和VOL的測試結(jié)果與非門1234VOH(V)1111VOL(V)0000(2) 輸出低電平OL 測試 TTL 與非門的輸出低電平OL 的電路如圖 1-5 所示，輸入端全部懸空，測出輸入端電壓即為OL，將測量的四組數(shù)據(jù)填入表 1-1。(3) 低電平輸入電流IL按圖 1-6 連接

6、電路，則從電流表上讀出的電流就是與非門的低電平輸入電流。用萬用表分別測出集成塊 74LS00 中各與非門不同輸入端接地時的電流IL，并將其測量的結(jié)果填入表 1-2 中。表1-2 IIL的測試結(jié)果管腳12459101213IIL(mA)0.2230.2230.2230.2230.2230.2230.2230.223 (4) 空載導通功耗ON：如圖 1-8 所示，從 +5V 電源輸出處用萬用表測出電流ON 就可以按下式求出空載導通功耗ON：ON =CC ONCC 5.00V ；ON 2.65mA ；ON = 0.01325w 。(5) 空載截止功耗OFF：如圖 1-9 所示，將芯片所有輸入端接地，

7、從 +5V 電源輸出處用萬用表測出電流OFF，就可以按下式求出空載截止功耗OFF： OFF =CC OFFCC 5.00V ；OFF 1.83mA ；OFF = 0.0092w 。五、實驗數(shù)據(jù)處理與分析計算空載導通功耗ON是根據(jù)公式：ON：ON =CC ON 再由測得的數(shù)據(jù)：CC5.00V ；ON 2.65mA 即可計算出PoN=0.01325w。同理計算空載截止功耗OFF 時根據(jù)公式：OFF =CC OFF 和測得的數(shù)據(jù)CC 5.00V ；OFF1.83mA ；則可計算出：OFF = 0.0092w六、質(zhì)疑、建議、問題討論通過本實驗使我對TTL 與非門電路的主要參數(shù)和傳輸特性的測試方法有了較

8、好的理解，同時也熟悉 TTL 門電路的邏輯功能的測試方法。 實驗時測量數(shù)據(jù)會存在誤差，但誤差都在誤差允許范圍之內(nèi)。固此次的實驗成功。對于本實驗，如果把TTL電路換成CMOS電路來測試會不會出現(xiàn)一樣的結(jié)果？福建農(nóng)林大學金山學院信息與機電工程類實驗報告系：信息與機電工程 專業(yè)： 電子信息工程 年級： 08級 姓名： 學號： 0822300 實驗課程： 數(shù)字邏輯 實驗室號：_田家炳實驗樓404_ 實驗設(shè)備號： 2 實驗時間： 10.07.01 指導教師簽字： 成績： 實驗2 組合邏輯電路的設(shè)計一、實驗目的1. 掌握組合邏輯電路的設(shè)計圖 2-1 組合邏輯電路的設(shè)計流程 方法。2. 學會用基本門電路實現(xiàn)

9、組合邏輯電路。二、實驗儀器與器件1. 數(shù)字電路實驗箱1個2. 示波器1臺3. 集成電路輸入四與非門74LS00 2片 輸入四或門74LS32 1片 反向器74LS041片 萬用表 1只三、實驗原理組合邏輯電路的設(shè)計流程如圖 2-1 所示。先根據(jù)實際的邏輯問題進行邏輯抽象，定義邏輯狀態(tài)的含義，再按照要求給出事件的因果關(guān)系列出真值表。然后用代數(shù)法或卡諾圖化簡，求出最簡的邏輯表達式。并按照給定的邏輯門電路實現(xiàn)簡化后的邏輯表達式，畫出邏輯電路圖。最后驗證邏輯功能。四、實驗內(nèi)容及步驟1、設(shè)計一個半加器，其輸入為、 為兩個加數(shù)，輸出為半加和 及進位。根據(jù)要求用小規(guī)模集成器件與非門設(shè)計出最簡的邏輯電路。并用

10、 TTL 與非門組成上面的邏輯電路。輸入接邏輯開關(guān)，輸出接邏輯電平顯示端口，驗證其邏輯功能。半加器的真值表為如下所示：邏輯表達是為邏輯表達式為：S=AB+AB=A BC=AB邏輯電路圖為：2、設(shè)計一個密碼鎖，鎖上有三個按鍵、，當兩個或兩個以上的按鍵同時按下時，鎖能被打開。用邏輯電平顯示燈亮來替代鎖，當符合上述條件時，將使邏輯電平顯示燈亮，否則燈滅。根據(jù)要求設(shè)計出最簡的邏輯電路。并用TTL 與非門電路組成上面的邏輯電路。輸入接邏輯開關(guān)，輸出接邏輯電平顯示端口，驗證其邏輯功能。密碼鎖的真值表如下所示：邏輯表達式為：Y=ABC+ABC+ABC+ABC=AB邏輯電路圖為：3、設(shè)0 和1 是數(shù)據(jù)選擇器的

11、控制端，0、1、2 是數(shù)據(jù)輸入端，為輸出端，試設(shè)計一個具有表 2-1 功能的數(shù)據(jù)選擇器。并用給出的門電路實現(xiàn)該邏輯電路。 (1) 數(shù)據(jù)輸入端0、1 、2 和控制端0、1 分別接邏輯開關(guān)，輸出接邏輯電平顯示端口。改變控制端和數(shù)據(jù)端的邏輯電平，記錄的邏輯狀態(tài)。驗證其是否滿足表 2-1 的邏輯功能。(2) 2 接一個1kHz的脈沖信號，0、1 為低電平，改變控制端的邏輯電平，用示波器觀察并記錄 端的波表達式為：F=S1S0D0+S1S0D0+S1S=邏輯電路圖如下所示：五、實驗數(shù)據(jù)處理與分析、并總結(jié)組合邏輯電路的設(shè)計方法。在實驗時，先根據(jù)實際的邏輯問題進行邏輯抽象，定義邏輯狀態(tài)的含義，再按照要求給出

12、事件的因果關(guān)系列出真值表。然后用代數(shù)法或卡諾圖化簡，求出最簡的邏輯表達式。并按照給定的邏輯門電路實現(xiàn)簡化后的邏輯表達式，畫出邏輯電路圖。最后驗證邏輯功能。如實驗1中的邏輯表達式為：S=AB+AB=A BC=AB根據(jù)表達式即可得出邏輯電路圖。六、質(zhì)疑、建議、問題討論通過本次實驗讓我學會用基本門電路實現(xiàn)組合邏輯電路，同時也掌握了組合邏輯電路的設(shè)計方法。實際實驗中存在誤差，不過在仿真軟件上卻沒有誤差。在實驗中存在很多問題，不過在自己的不斷摸索和老師的幫助下，終于克服任何困難，取得了實驗的成功。福建農(nóng)林大學金山學院信息與機電工程類實驗報告系：信息與機電工程 專業(yè)： 電子信息工程 年級： 08級 姓名：

13、 學號： 0822300 實驗課程： 數(shù)字邏輯 實驗室號：_田家炳實驗樓404_ 實驗設(shè)備號： 2 實驗時間： 10.07.01 指導教師簽字： 成績： 實驗3 譯碼器和數(shù)據(jù)選擇器一、實驗目的和要求1、掌握3-8線譯碼器邏輯功能和使用方法。2、掌握數(shù)據(jù)選擇器的邏輯功能和使用方法。二、實驗儀器與器件1. 數(shù)字電路實驗箱1個2. 集成電路74LS138 3-8線譯碼器 2片74LS151 8選1數(shù)據(jù)選擇器 1片三、實驗原理譯碼的功能是將具有特定含義的二進制碼進行辨別，并轉(zhuǎn)換成控制信號，具有譯碼功能的邏輯電路稱為譯碼器。譯碼器在數(shù)字系統(tǒng)中有廣泛的應用，不僅用于代碼的轉(zhuǎn)換，終端的數(shù)字顯示，還用于數(shù)據(jù)分

14、配，存貯器尋址和組合控制信號等。不同的功能可選用不同種類的譯碼器。下圖表示二進制譯碼器的一般原理圖：圖3-1 二進制譯碼器的一般原理圖它具有n個輸入端，2n個輸出端和一個使能輸入端。在使能輸入端為有效電平時，對應每一組輸入代碼，只有其中一個輸出端為有效電平，其余輸出端則為非有效電平。每一個輸出所代表的函數(shù)對應于n個輸入變量的最小項。二進制譯碼器實際上也是負脈沖輸出的脈沖分配器，若利用使能端中的一個輸入端輸入數(shù)據(jù)信息，器件就成為一個數(shù)據(jù)分配器（又稱為多路數(shù)據(jù)分配器）。1、3-8線譯碼器74LS138它有三個地址輸入端A、B、C，它們共有8種狀態(tài)的組合，即可譯出8個輸出信號Y0-Y7。另外它還有三

15、個使能輸入端G1、G2A、G2B。它的功能表見表2-1，引腳排列見圖2-2。注：1表示邏輯高電平；0表示邏輯低電平；表示邏輯高電平或低電平圖3-274LS138的引腳排列圖2、數(shù)據(jù)選擇是指經(jīng)過選擇，把多個通道的數(shù)據(jù)傳送到唯一的公共數(shù)據(jù)通道上去。實現(xiàn)數(shù)據(jù)選擇功能的邏輯電路稱為數(shù)據(jù)選擇器。3、數(shù)據(jù)選擇器74LS15174LS151是典型的集成電路數(shù)據(jù)選擇器，它有3個地址輸入端CBA，可選擇D0D7，這8個數(shù)據(jù)源，具有兩個互補輸出端，同相輸出端Y和反相輸出端W。其引腳圖如下圖3-3所示，功能表如下表3-2所示，功能表中1表示邏輯高電平；L表示邏輯低電平；表示邏輯高電平或低電平：圖3-3 74LS15

16、1的引腳圖表圖 四、實驗內(nèi)容及實驗數(shù)據(jù)記錄1、74LS138譯碼器邏輯功能測試在數(shù)字邏輯電路實驗箱IC插座模塊中找一個16PIN的插座插上芯片74LS138并在16PIN插座的第8腳接上實驗箱的地（GND），第16腳接上電源（Vcc）。將74LS138的控制輸入端和輸入端接邏輯電平輸出，將輸出端Y0 Y7分別接到邏輯電平顯示的8個發(fā)光二極管上，逐次撥動對應的開關(guān)，根據(jù)發(fā)光二極管顯示的變化，測試74LS138的邏輯功能。表3-174LS138的功能表輸入輸出CBA1111111111000000000111111111000001111111010000111111101100010111110

17、1110001111110111100100111011111001011101111110011010111111100111011111112、74LS151譯碼器邏輯功能測試測試方法與74LS138類同，只是輸入與輸出引腳的個數(shù)不同，功能引腳不同。依題意得實驗邏輯電路圖如下：輸入輸出GNABCY100000D00001D10010D20011D30100D40101D50110D60111D7表3-2 74LS151的功能表五、實驗數(shù)據(jù)處理與分析3-8線譯碼器74LS138它有三個地址輸入端A、B、C，它們共有8種狀態(tài)的組合，即可譯出8個輸出信號Y0-Y7。另外它還有三個使能輸入端G1、

18、G2A、G2B。根據(jù)實驗原理可以得出各個實驗的測試結(jié)果。六、質(zhì)疑、建議、問題討論，并總結(jié)中規(guī)模集成器件的組合邏輯電路設(shè)計方法通過本實驗讓我掌握了3-8線譯碼器邏輯功能和使用方法同時也知道了數(shù)據(jù)選擇器的邏輯功能和使用方法。也知道了組合邏輯電路的設(shè)計方法如下：列出真值表 寫出表達式并簡化 形式變化 畫邏輯電路圖本實驗只能上機仿真并不能而沒有通過芯片具體的實施實驗所以對于真正的芯片作用并不了解。但是還是對該芯片的功能有了一定的了解。對于本實驗，沒有什么質(zhì)疑。福建農(nóng)林大學金山學院信息與機電工程類實驗報告系：信息與機電工程 專業(yè)： 電子信息工程 年級： 08級 姓名： 學號： 0822300 實驗課程：

19、 數(shù)字邏輯 實驗室號：_田家炳實驗樓404_ 實驗設(shè)備號： 2 實驗時間： 10.07.01 指導教師簽字： 成績： 實驗4 集成觸發(fā)器及其應用一、實驗目的 1. 掌握基本 RS、D 和 JK 觸發(fā)器的邏輯功能及測試方法。2. 熟悉 D 和 JK 觸發(fā)器的觸發(fā)方法。3. 了解觸發(fā)器之間的相互轉(zhuǎn)換。二、實驗儀器與器件1. 數(shù)字電路實驗箱 1個2. 集成電路 與非門 74LS001片； 雙JK觸發(fā)器74LS731片；雙D觸發(fā)器74LS741片。三、實驗原理觸發(fā)器是基本的邏輯單元，它具有兩個穩(wěn)定狀態(tài)，在一定的外加信號作用下可以由一種穩(wěn)定狀態(tài)轉(zhuǎn)變?yōu)榱硪环€(wěn)定態(tài)；無外加信號作用時，將維持原狀態(tài)不變。因為觸

20、發(fā)器是一種具有記憶功能的二進制存貯單元，所以是構(gòu)成各種時序電路的基本邏輯單元。1. 基本 RS 觸發(fā)器圖5-1(a) 基本RS觸發(fā)器圖5-1(b) 防抖動開關(guān)由兩個與非門構(gòu)成一個 RS 觸發(fā)器如圖 5-1(a) 所示。其邏輯功能如下：(1) 當=1 時，觸發(fā)器保持原先的 1 或 0 狀態(tài)不變。(2) 當= 1，= 0 時，觸發(fā)器被復位到“0”狀態(tài)。(3) 當= 0，= 1 時，觸發(fā)器被置位于“1”狀態(tài)。(4) 當= 0，爾后若和同時再由“0”變成“1”，則 Q 的狀態(tài)有可能為 1，也可能為 0，完全由各種偶然因素決定其最終狀態(tài)，所以說此時觸發(fā)器狀態(tài)不確定?；?RS 觸發(fā)器的特性方程如下：圖

21、5-1(b) 是一個由基本 RS 觸發(fā)器構(gòu)成的防抖動開關(guān)，可以用它構(gòu)成單脈沖發(fā)生器。2. D 觸發(fā)器D 觸發(fā)器是由 RS 觸發(fā)器演變而成的。邏輯符號如圖 5-2 所示，其功能表見表 5-1，由功能表可得Q n+1=D (5-2) 常見的 D 觸發(fā)器的型號很多，TTL 型的有 74LS74 (雙D )、74LS175 (四 D )、74LS174 (六 D )、74LS374 (八 D ) 等。CMOS 型的有 CD4013 (雙 D )、CD4042 (四 D ) 等。本實驗中采用維持-阻塞式雙 D 觸發(fā)器 74LS74，圖 5-3 所示分別為其引線排列圖，RD 和 SD 是異步置“0”端和異

22、步置“1”端，D 為數(shù)據(jù)輸入端，Q 為輸出端，CP 為時鐘脈沖輸入端。3. JK 觸發(fā)器JK 觸發(fā)器邏輯功能較多，可用它構(gòu)成寄存器、計數(shù)器等。圖 5-4 所示是 JK 觸發(fā)器的邏輯符號。常見的 TTL 型雙 JK 觸發(fā)器有 74LS76、74LS73（負沿觸發(fā)）、74LS112、 74LS109 等。CMOS 型的有 CD4027 等。圖 5-5 為雙 JK 觸發(fā)器 74LS73 的引腳排列圖。其中 J、K 是控制輸入端，Q 為輸出端，CP 為時鐘脈沖端。RD 和 SD 分別是異步置“0”端和異步置“1”端。當 RD=1，SD=0 時，無論 J、K 及 CP 為何值，輸出 Q 均為“1”；當

23、RD=0，當SD=1時，此時不論 J、K 及 CP 之值如何，Q 的狀態(tài)均為“0”， 所以 RD，SD 用來將觸發(fā)器預置到特定的起始狀態(tài) ( “0” 或 “1” )。預置完成后 RD，SD 應保持在高電平 (即“1”電平)，使 JK 觸發(fā)器處于工作方式。當 RD=SD=1 時，觸發(fā)器的工作狀態(tài)如下：(1)當 JK=00 時，觸發(fā)器保持原狀態(tài)。(2)當 JK = 01 時，在 CP 脈沖的下降沿到來時，Q = 0，即觸發(fā)器置“0”。(3)當 JK = 10 時，在 CP 脈沖的下降沿到來時，Q = 1，觸發(fā)器置“1”。(4)當 JK=11 時，在 CP 脈沖的作用下，觸發(fā)器狀態(tài)翻轉(zhuǎn)。由上述關(guān)系可

24、以得到 JK 觸發(fā)器的特征方程為：（5-3）4. T 觸發(fā)器T 觸發(fā)器可以看成是 JK 觸發(fā)器在 J = K 條件下的特例，它只有一個控制輸入端 T 。它的特性方程是：（5-3）四、實驗內(nèi)容及步驟1. 驗證基本 RS 觸發(fā)器的邏輯功能按圖 5-1(a) 用 74LS00 組成基本 RS 觸發(fā)器，并在 Q 端和 Q 端接邏輯電平顯示端口，輸入端S 和 R 分別接邏輯開關(guān)。接通 +5V 電源，按照表 5-2 的要求改變 S 和 R 的狀態(tài)，觀察輸出端的狀態(tài)，并將結(jié)果填入表 5-2。所得的結(jié)果如下表所示： S RQ*Q=1Q=01 1011 0 000 1112. 驗證 D 觸發(fā)器邏輯功能將 74L

25、S74 的 RD、SD、D 連接到邏輯開關(guān)，CP 端接單次脈沖，Q 端和 Q 端分別接邏輯電平顯示端口，接通是電源，按照表 5-3 中的要求，改變 RD、SD、D 和 CP 的狀態(tài)。在 CP 從 0 到 1 跳變時，觀察輸出端 Q n+1 的狀態(tài)，將測試結(jié)果填入表 5-3。測試結(jié)果如下所示：RSDCPQ*Q=0Q=101XX0010XX11110011100011101111113. 驗證 JK 觸發(fā)器邏輯功能將 74LS73 的 RD、SD、J 和 K 連接到邏輯開關(guān)，Q 和 Q 端分別接邏輯電平顯示端口，CP 接單次脈沖，接通電源，按照表 5-4 中的要求，改變 RD、SD、J、K 和 C

26、P 的狀態(tài)。在 CP 從 1 到 0 跳變時，觀察輸出端Q n+1 的狀態(tài)，并將測試結(jié)果填入表 5-4。測試結(jié)果如下所示：RSJKCP Q*Q=0Q=101XXX0010XXX11110001110100111011111101五、實驗數(shù)據(jù)處理與分析實驗1根據(jù)公式：可得出其真值表；實驗2根據(jù)表達式Q n+1=D可得出其真值表如實驗中所示；實驗3 則根據(jù)得出實驗結(jié)果；實驗4根據(jù) JK 觸發(fā)器轉(zhuǎn)和 D 觸發(fā)器的工作原理則而得出其邏輯表達式如實驗中所示。六、質(zhì)疑、建議、問題討論通過本實驗基本掌握RS、D 和 JK 觸發(fā)器的邏輯功能及測試方法， 熟悉 D 和 JK 觸發(fā)器的觸發(fā)方法， 了解觸發(fā)器之間的

27、相互轉(zhuǎn)換。異步置位和復位不需要時鐘信號來約束,只要置位和復位信號到來就立即動作。不過本實驗只是在仿真軟件上實現(xiàn)，缺乏實踐經(jīng)驗。盡管在實驗中遇到不少難題，但在老師的幫助下解決了困難。 福建農(nóng)林大學金山學院信息與機電工程類實驗報告系：信息與機電工程 專業(yè)： 電子信息工程 年級： 08級 姓名： 學號： 0822300 實驗課程： 數(shù)字邏輯 實驗室號：_田家炳實驗樓404_ 實驗設(shè)備號： 2 實驗時間： 10.07.01 指導教師簽字： 成績： 實驗5 集成計數(shù)器一實驗目的和要求1、學會用觸發(fā)器構(gòu)成計數(shù)器。2、熟悉集成計數(shù)器。3、掌握集成計數(shù)器的基本功能。二實驗原理計數(shù)是最基本的邏輯運算，計數(shù)器不僅

28、用來計算輸入脈沖的數(shù)目，而且還用作定時電路、分頻電路和實現(xiàn)數(shù)字運算等，因而它是一種十分重要的時序電路。計數(shù)器的種類很多。按計數(shù)的數(shù)制，可分為二進制、十進制及任意進制。按工作方式可分為異步和同步計數(shù)器兩種。按計數(shù)的順序又可分為加法 (正向)、減法 (反向) 和加減 (可逆) 計數(shù)器。計數(shù)器通常從零開始計數(shù)，所以應該具有清零功能。有些集成計數(shù)器還有置數(shù)功能，可以從任意數(shù)開始計數(shù)。1. 異步二進制加法計數(shù)器用 D 觸發(fā)器或 JK 觸發(fā)器可以構(gòu)成異步二進制加法計數(shù)器。圖 6-1 是用四個 D 觸發(fā)器構(gòu)成的二進制加法計數(shù)器。其中每個 D 觸發(fā)器作為二分頻器。在 RD 作用下計數(shù)器清“0”。當?shù)谝粋€ CP

29、 脈沖上升沿到來時，Q0 由“0”變成“1”，當?shù)诙€ CP 脈沖到來后，Q0 由“1”變成“0”，這又使得 Q1 由 0 變成 1，依次類推，實現(xiàn)二進制計數(shù)。2. 十進制集成計數(shù)電路 74LS9074LS90 是異步二-五-十進制計數(shù)器。其管腳圖如下圖所示，它的內(nèi)部由兩個計數(shù)電路組成，一個為二進制計數(shù)電路，計數(shù)脈沖輸入端為CP1，輸出端為 QA；另一個為五進制計數(shù)電路，計數(shù)脈沖輸入端為 CP2，輸出端為 QB、QC、QD。這兩個計數(shù)器可獨立使用。當將 QA 連到 CP2 時，可構(gòu)成十進制計數(shù)器。74LS90 的功能表見表 6-1。它具有復 “0”輸入端 R0A 和 R0B，并有復“9”輸入端

30、 R9A 和 R9B。如果輸入端 R0A 和 R0B 皆為高電平時，計數(shù)器復“0”；R9A 和 R9B 皆為高電平時，計數(shù)器復“9”。計數(shù)時 R0A 和 R0B 其中之一或者兩者同時接低電平，并要求 R9A 和 R9B 其中之一或者同時接低電平。74LS90 構(gòu)成的不同進制計數(shù)時的接線圖如圖 6-3 所示。三主要儀器設(shè)備（實驗用的軟硬件環(huán)境）1. 數(shù)字電路實驗箱1個2. 雙蹤示波器 1臺3. 共陰極數(shù)碼顯示管 1個4. 集成電路： 二-五-十進制計數(shù)器74LS902片 BCD-7 段碼譯碼器74LS481片 與非門74LS001片四實驗內(nèi)容及實驗步驟以下實驗均在數(shù)字邏輯電路實驗箱IC插座模塊上

31、進行，具體的芯片插法與前述實驗相同，區(qū)別在于芯片的功能引腳不同，芯片之間的連接方法不同。1. 按圖 6-1 利用兩片 74LS74 接成四位二進制計數(shù)器，輸出端接邏輯電平顯示端口，由時鐘端逐個輸入單次脈沖，觀察并記錄 Q3、Q2、Q1 和 Q0的輸出狀態(tài)，驗證二進制計數(shù)功能。從 CP 端輸入 1kHz 的連續(xù)脈沖，并用示波器觀察并記錄各級的波形。 按圖6-1連線，清零脈沖CR接至邏輯電平開關(guān)輸出插孔，將低位CP端接單次脈沖源，輸出端Q3、Q2、Q1、Q0接邏輯開關(guān)電平顯示插孔，各清零端和置位端、接高電平“1”。 清零后，逐個送入1KHz的連續(xù)脈沖，觀察并列表記錄Q2Q0的狀態(tài)。用示波器觀察CP

32、、 Q2、Q1、Q0端的波形，描繪之。8421碼的QA,QB,QC,QD對應的波形(從上而下)從上到下依次是Q3 Q2 Q1 Q0 2. 按下圖 (a) 用 74LS90 接成二進制計數(shù)器，由 CP1 逐個輸入單次脈沖，觀察輸出狀態(tài)并記錄，驗證其二進制計數(shù)功能。試驗記錄: Qa接入試驗箱中的發(fā)光二級管,可以觀察到依次是: 0-10 其中，0代表發(fā)光二極管熄滅，1代表發(fā)光二極管亮。3. 按圖 (b) 接成五進制計數(shù)器，由 CP2 逐個輸入單次脈沖，觀察輸出狀態(tài)并記錄，驗證其五進制計數(shù)功能。試驗記錄:Qd,Qc,Qb,Qa依次從左到右接入試驗箱中的發(fā)光二級管,可以觀察到依次是: 0000-0001001000110100