(完整word版)數(shù)字電路知識(shí)點(diǎn)匯總(精華版)_第1頁(yè)
(完整word版)數(shù)字電路知識(shí)點(diǎn)匯總(精華版)_第2頁(yè)
(完整word版)數(shù)字電路知識(shí)點(diǎn)匯總(精華版)_第3頁(yè)
(完整word版)數(shù)字電路知識(shí)點(diǎn)匯總(精華版)_第4頁(yè)
(完整word版)數(shù)字電路知識(shí)點(diǎn)匯總(精華版)_第5頁(yè)
已閱讀5頁(yè),還剩29頁(yè)未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、數(shù)字電路知識(shí)點(diǎn)匯總(東南大學(xué))第1章數(shù)字邏輯概論一、進(jìn)位計(jì)數(shù)制1 .十進(jìn)制與二進(jìn)制數(shù)的轉(zhuǎn)換2 .二進(jìn)制數(shù)與十進(jìn)制數(shù)的轉(zhuǎn)換3 .二進(jìn)制數(shù)與16進(jìn)制數(shù)的轉(zhuǎn)換二、基本邏輯門電路第2章邏輯代數(shù)表示邏輯函數(shù)的方法,歸納起來(lái)有:真值表,函數(shù)表達(dá)式,卡諾 圖,邏輯圖及波形圖等幾種。一、邏輯代數(shù)的基本公式和常用公式1)常量與變量的關(guān)系A(chǔ) +0=人與人1 = AA+1 = 1 與 A O = 0a+A = 1 與 a A = 02)與普通代數(shù)相運(yùn)算規(guī)律a.交換律:A + B = B + AA B = B Ab.結(jié)合律:(A + B) +C = A+(B+C)(A B) C = A(B C)C.分配律:A(BC)

2、 = AB+ A CA + B C =(A + B)()A+C)3)邏輯函數(shù)的特殊規(guī)律a.同一律:A + A + Ab.摩根定律:A+B=A B , A-B =A + Bb.關(guān)于否定的性質(zhì)人=A二、邏輯函數(shù)的基本規(guī)則代入規(guī)則在任何一個(gè)邏輯等式中,如果將等式兩邊同時(shí)出現(xiàn)某一變量A的地方,都用一個(gè)函數(shù)L表示,則等式仍然成立,這個(gè)規(guī)則稱為代入規(guī)則例如:A B 二 C A B - C可令L = B-C則上式變成A L +A L = A® L = A© B©C三、邏輯函數(shù)的:一一公式化簡(jiǎn)法公式化簡(jiǎn)法就是利用邏輯函數(shù)的基本公式和常用公式化簡(jiǎn)邏輯函數(shù),通常,我們將邏輯函數(shù)化簡(jiǎn)為

3、最簡(jiǎn)的與一或表達(dá)式1)合并項(xiàng)法:利用A + A+A=1或AB=A B = A,將二項(xiàng)合并為一項(xiàng),合并時(shí)可消去一個(gè)變量例如:L = AbC ABC = AB(C C) = AB2)吸收法利用公式A + AE=A,消去多余的積項(xiàng),根據(jù)代入規(guī)則 AE可以是任何一個(gè)復(fù)雜的邏輯式例如 化簡(jiǎn)函數(shù)1= AB +AD +BE解:先用摩根定理展開(kāi):AB = A + B再用吸收法L = AB AD BE3=A B AD BE =(A AD) (B BE)=A(1 AD) B(1 BE)=A B3)消去法利用A+AB = A + B 消去多余的因子例如,化簡(jiǎn)函數(shù)1 = AB AB ABE ABC解: L = AB

4、+ AB + ABE + ABC=(AB ABE) (AB ABC)=A(B BE) A(B BC)=A(B C)(B B) A(B B)(B C)=A(B C) A(B C)=AB AC AB AC=AB ABC4)配項(xiàng)法利用公式A ,B +A C +BC =A B +A C將某一項(xiàng)乘以(A +A),即乘以1, 然后將其折成幾項(xiàng),再與其它項(xiàng)合并。例如:化簡(jiǎn)函數(shù)1 = AB BC BC Ab解:L = AB bC BC Ab=A B B C (A A)BC AB(C C)=A B B C ABC ABC ABC ABC=A B(1 C) BC(1 A) AC(B B)=A B BC AC2.應(yīng)

5、用舉例將下列函數(shù)化簡(jiǎn)成最簡(jiǎn)的與-或表達(dá)式1) L = AB BD DCE D A2) L= AB BC AC3) L= AB AC BC ABCD解:1) L = AB BD DCE DA=AB D(B A) DCE=AB DBA DCE=AB DAB DCE= (AB D)(AB AB) DCE=AB D DCE=AB D2) L= AB BC AC=AB(C C) BC AC=ABC ABC BC AC= AC(1 B) BC(1 A)=AC BC3) L= AB AC BC ABCD=AB AC BC(A A) ABCD=AB AC ABC ABC ABCD5=(AB ABC ABCD)

6、 (AC ABC)=AB(1 C CD) AC(1 B)=AB AC四、邏輯函數(shù)的化簡(jiǎn)一卡諾圖化簡(jiǎn)法:卡諾圖是由真值表轉(zhuǎn)換而來(lái)的,在變量卡諾圖中,變量的取值順 序是按循環(huán)碼進(jìn)行排列的,在與一或表達(dá)式的基礎(chǔ)上,畫(huà)卡諾圖的步 驟是:1 .畫(huà)出給定邏輯函數(shù)的卡諾圖,若給定函數(shù)有 n個(gè)變量,表示卡 諾圖矩形小方塊有2n個(gè)。2 .在圖中標(biāo)出給定邏輯函數(shù)所包含的全部最小項(xiàng),并在最小項(xiàng)內(nèi) 填1,剩余小方塊填0.用卡諾圖化簡(jiǎn)邏輯函數(shù)的基本步驟:1 .畫(huà)出給定邏輯函數(shù)的卡諾圖2 .合并邏輯函數(shù)的最小項(xiàng)3 .選擇乘積項(xiàng),寫(xiě)出最簡(jiǎn)與一或表達(dá)式選擇乘積項(xiàng)的原則:它們?cè)诳ㄖZ圖的位置必須包括函數(shù)的所有最小項(xiàng)選擇的乘積項(xiàng)總

7、數(shù)應(yīng)該最少每個(gè)乘積項(xiàng)所包含的因子也應(yīng)該是最少的例1.用卡諾圖化簡(jiǎn)函數(shù)L = ABC ABC ABC ABC解:1.畫(huà)出給定的卡諾圖2.選擇乘積項(xiàng):L= AC+BC+ABC例 2.用卡諾圖化簡(jiǎn) L = F(ABCD)=BCD - BC -入CD - ABCab000111100011011111111011解:1.畫(huà)出給定4變量函數(shù)的卡諾圖2.選擇乘積項(xiàng)設(shè)到最簡(jiǎn)與一或表達(dá)式1 = BC ABD ABC例3.用卡諾圖化簡(jiǎn)邏輯函數(shù)AB0001111000m0m11-m31m201m41m51.m71m611m12m 131m 15m 1110m8m9m iim11 -L = 5(1,3,4,5,7,

8、10,12,14)解:1.畫(huà)出4變量卡諾圖2.選擇乘積項(xiàng),設(shè)到最簡(jiǎn)與一或表達(dá)式L = AD BCD ACD第3章邏輯門電路門電路是構(gòu)成各種復(fù)雜集成電路的基礎(chǔ),本章著重理解TTL和CMOS兩類集成電路的外部特性:輸出與輸入的邏輯關(guān)系,電壓傳輸特性。Vof1. TTL與CMOS的電壓傳輸特性-Vnl開(kāi)門電平Von 一保證輸出為額定低電平0.3。.8Vil VoffvONE3 Vi v3h26時(shí)所允許的最小輸入高電平值在標(biāo)準(zhǔn)輸入邏輯時(shí),Von = 1.8 V關(guān)門Voff一保證輸出額定高電平90%的情況下,允許的最大輸入低電平值,在標(biāo)準(zhǔn)輸入邏輯時(shí),Voff = 0.8 VVil一為邏輯0的輸入電壓典型

9、值Vil = 0.3 VVih 一為邏輯1的輸入電壓典型值Vih =3.0VVoH 一為邏輯1的輸出電壓典型值Voh = 3.5VVol 一為邏輯0的輸出電壓 典型值Vol = 0.3 V對(duì)于 TTL :這些臨界值為 Voh min = 2.4V , VoLmax =0.4VVIH min =2.0V,ViLmax = 0.8V低電平噪聲容限:Vnl =Voff -Vil高電平噪聲容限:Vnh =Mh -Von例:74L S00 的 V°H(min)=2.5VVOL(出最小)0.4VVih (min) =2.0V Vil (max) =0"它的高電平噪聲容限Vnh =Vih

10、 -Von =31.8= 1.2V它的低電平噪聲容限Vnl =Voff -Vil =0.8 0.3 = 0.5V2.TTL與COMS關(guān)于邏輯0和邏輯1的接法74H C 00為CMOS與非門采用+5 V電源供電,輸入端在下面四種接法下都屬于邏輯0輸入端接地輸入端低于1.5 V的電源輸入端接同類與非門的輸出電壓低于0.1 V輸入端接10KC電阻到地74LS00為TTL與非門,采用+5V電源供電,采用下列4種接法都屬 于邏輯1輸入端懸空輸入端接高于2 V電壓輸入端接同類與非門的輸出高電平3.6V輸入端接10K。電阻到地第 4 章組合邏輯電路一、組合邏輯電路的設(shè)計(jì)方法根據(jù)實(shí)際需要,設(shè)計(jì)組合邏輯電路基本

11、步驟如下:1 .邏輯抽象分析設(shè)計(jì)要求,確定輸入、輸出信號(hào)及其因果關(guān)系設(shè)定變量,即用英文字母表示輸入、輸出信號(hào)狀態(tài)賦值,即用0和1表示信號(hào)的相關(guān)狀態(tài)列真值表,根據(jù)因果關(guān)系,將變量的各種取值和相應(yīng)的函數(shù)值用一張表格一一列舉,變量的取值順序按二進(jìn)制數(shù)遞增排列。2 .化簡(jiǎn)輸入變量少時(shí),用卡諾圖輸入變量多時(shí),用公式法3 .寫(xiě)出邏輯表達(dá)式,畫(huà)出邏輯圖變換最簡(jiǎn)與或表達(dá)式,得到所需的最簡(jiǎn)式根據(jù)最簡(jiǎn)式,畫(huà)出邏輯圖例,設(shè)計(jì)一個(gè)8421BCD 檢碼電路,要求當(dāng)輸入量ABCD<3 或 >7 時(shí),電路輸出為高電平,試用最少的與非門實(shí)現(xiàn)該電路。解:1.邏輯抽象分由題意,輸入信號(hào)是四位8421 BCD碼為十進(jìn)制

12、,輸出為高、低電平;設(shè)輸入變量為DCBA,輸出變量為L(zhǎng);狀態(tài)賦值及列真值表由題意,輸入變量的狀態(tài)賦值及真值表如下表所示ABCDL000010001100101001100100001010011000111010001100111010X_1011X1100X1101X1110X1111XCDAB 00 01111000011111010000XX11XL2化簡(jiǎn)由于變量個(gè)數(shù)較少,幫用卡諾圖化簡(jiǎn)3 .寫(xiě)出表達(dá)式經(jīng)化簡(jiǎn),得至U l二a BD ABC4 .畫(huà)出邏輯圖二、用組合邏輯集成電路構(gòu)成函數(shù)74LS151的邏輯圖如右圖圖中,E為輸入使能端,低電平有效S2S1S0為地址輸入端,d°D7為

13、數(shù)據(jù)選擇輸入端,丫、Y互非的輸出端,其菜單如下表。Y = D0 STS1S0 + D1 S2S1S0 +D2 s2隔 +. + D7s2sls0i 7Yi =二二 mi Dii =0其中mi為S2S1S0的最小項(xiàng)Di為數(shù)據(jù)輸入當(dāng)Di =1時(shí),與其對(duì)應(yīng)的最小項(xiàng)在表達(dá)式中出現(xiàn)當(dāng)Di =0時(shí),與其對(duì)應(yīng)的最小項(xiàng)則不會(huì)出現(xiàn)利用這一性質(zhì),將函數(shù)變量接入地址選擇端,就可實(shí)現(xiàn)組合邏輯 函數(shù)。利用入選一數(shù)據(jù)選擇器 74LS151產(chǎn)生邏輯函數(shù)l=Abc+ac+ab解:1)將已知函數(shù)變換成最小項(xiàng)表達(dá)式L = ABC ABC AB=ABC ABC AB(C C)=ABC ABC ABC ABC2)將1 =Abc+aB

14、c+abc+abC 轉(zhuǎn)換成 74LS151對(duì)應(yīng)的輸出形7式 Yi=2mi Dii o在表達(dá)式的第1項(xiàng)RBC中,為反變量,B、C為原變量,故ABC= 011: m374LS151ABC1在表達(dá)式白第2項(xiàng)ABC ,中A、C為反變量,為B原變量,故ABC=101 m5同理 ABC=111= m7ABC =110= m6這樣 L = m3D3 m5D5 m6D6 m7D7將 74LS151 中 m D3> D5、D6、D7 取 1即 D3 =D5 =D6 = D7 = 1D0、 Dp D2、 D4取 0,即 D0 = D1 = D2 = D4 =0由此畫(huà)出實(shí)現(xiàn)函數(shù)L = ABC ABC ABC

15、ABC的邏輯圖如下圖示。第5章鎖存器和觸發(fā)器 一、觸發(fā)器分類:基本R-S觸發(fā)器、同步RS觸發(fā)器、同步D觸發(fā)器、 主從R-S觸發(fā)器、主從JK觸發(fā)器、邊沿觸發(fā)器上升沿觸發(fā)器(D觸發(fā)器、JK觸發(fā)器)、下降沿觸發(fā)器(D觸發(fā)器、JK觸發(fā)器)二、觸發(fā)器邏輯功能的表示方法觸發(fā)器邏輯功能的表示方法,常用的有特性表、卡諾圖、特性方程、狀態(tài)圖及時(shí)序圖。對(duì)于第5章 表示邏輯功能常用方法有特性表,特性方程及時(shí)序圖對(duì)于第6章 上述5種方法其本用到。三、各種觸發(fā)器的邏輯符號(hào)、功能及特性方程1 .基本R-S觸發(fā)器邏輯符號(hào)特性方程:TQn*- n一 ;Qnd1=S+RQnRS=0 (約束條件)允許出現(xiàn))SIs SET q 2

16、 .同步RS觸發(fā)器CP>l R clr QQn*=S+RQn (CP= 1 期間有效)RS=0(約束條件)邏輯功能若 R=1,S=0 ,則 Qn 由=0若 r = 0,s =0,則 Qn+ = 1若 R=1,S = 0 ,貝 U Qn41 = Qn若 R=1,S=1 ,貝lj Q=Q = 1 (不若 r = 1,S = 0 ,貝Ij Qn由=0若 R = QS = 0,貝UQn+ = 1若 R = 1,S = 0,則 Qn+=Qn若 R = 1,S = 1 ,貝Uq = Q = 1處于不穩(wěn)定狀態(tài)3.同步D觸發(fā)器CP特性方程Qf = D (CP=1期間有效)CLR Q4 .主從R-S觸發(fā)器

17、特性方程Qn丁S+RQn (作用后)SCPRS Qr CLR|qR S = 0 約束條件邏輯功能若 R=1,S=0 ,CP作用后,Qn 1 =0若 R =0,S =1 ,CP作用后,Qn 1 =1若 R =0,S =0 ,CP作用后,Qn1 =Qn若R=1,S = 1, CP作用后,處于不穩(wěn)定狀態(tài)Note: CP作用后指C P由0變?yōu)?,再由1變?yōu)?時(shí)5 .主從JK觸發(fā)器特性方程為:Qn41=JQn +KQn(CP作用后)邏輯功能JCPKJ QK clr I Q= 1,K=0, CP 作用后,1=1= 0,K =1 , CP 作用后,= 1,K=0, CP作用后,+ =Qn(保持)= 1,K

18、=1 , CP 作用后,Qn*=Qn (翻轉(zhuǎn))7.邊沿觸發(fā)器邊沿觸發(fā)器指觸發(fā)器狀態(tài)發(fā)生翻轉(zhuǎn)在 CP產(chǎn)生跳變時(shí)刻發(fā)生,邊沿觸發(fā)器分為:上升沿觸發(fā)和下降沿觸發(fā)1)邊沿D觸發(fā)器上升沿D觸發(fā)器CPSETD QCLR Q其特性方程Qf = D(CP上升沿到來(lái)時(shí)有效)下降沿D觸發(fā)器 D|d R Q|Q其特性方程Qf = D (CP下降沿到來(lái)時(shí)有效)CP-2)邊沿JK觸發(fā)器J上升沿JK觸發(fā)器K其特性方程Qn+=j3+KQn (CP上升沿到來(lái)時(shí)有效下降沿JK觸發(fā)器其特性方程Qn*=jQn+KQn (CP下降沿到來(lái)時(shí)有效3) T觸發(fā)器上升沿T觸發(fā)器其特性方程Qn+=T6Qn(CP上升沿到來(lái)時(shí)有效)下降沿T觸發(fā)器

19、其特性方程:Qn中=T5Qn(CP下降沿到來(lái)時(shí)有效)_QQ)J -lQK CLR |qTCPQ例:設(shè)圖A所示電路中,已知A端的波形如圖B所示,試畫(huà)出Q及B端波形,設(shè)觸發(fā)器初始狀態(tài)為0.由于所用觸發(fā)器為下降沿觸發(fā)的D觸發(fā)器,其特性方程為Q- = D = Qn (CP下降沿到來(lái)時(shí))B =CP= A中Qnti 時(shí)刻之前Qn=1, Qn =0, A=0CP=B=0 二 0=0ti時(shí)刻到來(lái)時(shí)Qn = 0 , A= 1CP=B=1®0=1 Qn =0 不變t2時(shí)刻到來(lái)時(shí)A = 0, Qn=0, 故B=CP=0,當(dāng)CP由1變?yōu)?時(shí),Qn* = On=0 = 1當(dāng) Qn 1 =1,而 A=0= CP

20、=1t3時(shí)刻到來(lái)時(shí),A=1, Qn=1= CP=A6 Qn=0當(dāng) CP=0 時(shí),Qn*=Qn=0當(dāng)Qn書(shū)=0時(shí),由于 A=1,故CP= A® Qn=1圖A圖B若電路如圖C所示,設(shè)觸發(fā)器初始狀態(tài)為0,C的波形如圖D所 示,試畫(huà)出Q及B端的波形當(dāng)特性方程Qn* = D = Qn (cp下降沿有效)3 時(shí)亥 U 之前,A=0, Q=0, CP=B=A®Qn=1L 時(shí)亥 來(lái)時(shí) A=1,Qn =0 故 CP=B= A® Qn =1®0 = 0當(dāng)CP由1變?yōu)?時(shí),Qn+ = Qn = 1當(dāng)Qn=1時(shí),由于A=1,故CP= 1®1,Qn不變t2 時(shí)刻到來(lái)時(shí),

21、: A=0, Qn = 1,故 CP=B=A®1=0此時(shí),CP由1變?yōu)?時(shí),Qn+=3=0當(dāng) Qn=0 時(shí),由于A= 0 故 CP=0® 0=1t3時(shí)刻到來(lái)時(shí),由于 A=1 ,而Qn=0,故CP=A®Qn=0當(dāng)CP由1變?yōu)?時(shí),當(dāng)(2= 1時(shí),由于A =Qn,Qn =11,故CP = B= 1®1 = 1圖C例:試寫(xiě)出如圖示電路的特性方程,并畫(huà)出如圖示給定信號(hào)CP、A、B作用下Q端的波形,設(shè)觸發(fā)器的初始狀態(tài)為0.CPA解:由題意該觸發(fā)器為下降沿觸發(fā)器 JK觸發(fā)器具特性方程Qf=JQn+KQn (CP下降沿到來(lái)時(shí)有效)其中 J=AB K=A B由JK觸發(fā)器

22、功能:J=1, K=0 CP作用后 Qn+ = 1J=0, K=0 CP作用后 Qn+ = 0J=0, K=0 CP作用后 Qn* = QnJ=1, K=1 CP作用后 Qn+ = Q第6章時(shí)序邏輯電路分類一、時(shí)序邏輯電路分類時(shí)序邏輯電路分為同步時(shí)序邏輯電路和異步時(shí)序邏輯電路,時(shí)序邏輯電路通常由組合邏輯電路和存貯電路兩部分組成。二、同步時(shí)序電路分析分析步驟:確定電路的組成部分確定存貯電路的即刻輸入和時(shí)序電路的即刻輸出邏輯式 確定電路的次態(tài)方程 列出電路的特性表和驅(qū)動(dòng)表 由特性表和驅(qū)動(dòng)表畫(huà)出狀態(tài)轉(zhuǎn)換圖電路特性描述。例:分析如下圖示同步時(shí)序電路的邏輯功能解:確定電路的組成部分該電路由2個(gè)上升沿觸發(fā)

23、的T觸發(fā)器和兩個(gè)與門電路組成的時(shí)序電路確定存貯電路的即刻輸入和時(shí)序電路的即刻輸出存貯電路的即刻輸入:對(duì)于 FF0 : To = A對(duì)于 FFi: To =AQ0時(shí)序電路的即刻輸出:I =AQinQ;確定電路的狀態(tài)方程對(duì)于 FFo : Q:=AQ(n對(duì)于 FF1: Qin+=(AQ01)©Qin列出狀態(tài)表和真值表由于電路有2個(gè)觸發(fā)器,故可能出現(xiàn)狀態(tài)分別為 00、01、10、11設(shè) S0 =Q;Qo =00Si -Q01Q(n =01S2 =Q1nQn =10S3 =Q1nQ; =11nQ1nQ0i+n+Q1 Q0 /zA=0A=1000 0/00y00101/010/01010/01y

24、 01119000/1電路狀態(tài)圖為電路的特性描述由狀態(tài)圖,該電路是一個(gè)可控模 4加法計(jì)數(shù)器,當(dāng)A=1時(shí),在CP上升沿到來(lái)后電路狀態(tài)值加1, 一旦計(jì)數(shù)到11狀態(tài),Y=1 ,電路狀態(tài)在下一個(gè)CP上升沿加到00,輸出信號(hào)Y下降沿可用于觸發(fā)器進(jìn)位操作,當(dāng)A=0時(shí)停止計(jì)數(shù)。例:試分析下圖示電路的邏輯功能解:確定電路的組成部分該電路由3個(gè)上升沿觸發(fā)的D觸發(fā)器組成確定電路的太方程對(duì)于FF0 : Q;* = D0 = Q; ( CP上升沿到來(lái)有效)對(duì)于FFi : Qin+ = Di =Q0 (CP上升沿到來(lái)有效)對(duì)于FF2 : Qh = D2=Qin (CP上升沿到來(lái)有效)列出狀態(tài)轉(zhuǎn)換真值表nQ2nQ1nQ0

25、n+1n+1n+1Q2Q1 Q0000001001011010101011111100000101010110100111110nnnn+1n+1n+1Q2 Q1 Q0Q2 Q1Q0S0, S1S1 S3S2S5S3S7S4S0S5S2S6-,0 - -一S4S7 k一 S6由狀態(tài)表轉(zhuǎn)換真值表畫(huà)出如下圖示狀態(tài)圖So、Si、S3、S7、S6、S4這6個(gè)狀態(tài),形成了主循環(huán)電路,S2、S5為無(wú)效循環(huán)有效循環(huán)無(wú)效循環(huán)邏輯功能分析由狀態(tài)圖可以看出,此電路正常工作時(shí),每經(jīng)過(guò)6個(gè)時(shí)鐘脈沖作用后,電路的狀態(tài)循環(huán)一次,因此該電路為六進(jìn)制計(jì)數(shù)器,電路中有2個(gè)無(wú) 效狀態(tài),構(gòu)成無(wú)效循環(huán),它們不能自動(dòng)回到主循環(huán),故電路

26、沒(méi)有自啟 動(dòng)能力。三、同步時(shí)序電路設(shè)計(jì)同步時(shí)序設(shè)計(jì)一般按如下步驟進(jìn)行:1)根據(jù)設(shè)計(jì)要求畫(huà)出狀態(tài)邏輯圖;2)狀態(tài)化簡(jiǎn);3)狀態(tài)分配;4)選定觸發(fā)器的類型,求輸出方程、狀態(tài)方程和驅(qū)動(dòng)方程;5)根據(jù)方程式畫(huà)出邏輯圖;6)檢查電路能否自啟動(dòng),如不能自啟動(dòng),則應(yīng)采取措施加以解決。例:用JK觸發(fā)器設(shè)計(jì)一同步時(shí)序電路,具狀態(tài)如下表所示,分析如 圖示同步時(shí)序電路。q2Q1-1)+1 Q2_n+1Q1 / YA=0A=10001/011/00工10/000/01011/001/01100/110/1解:由題意,狀態(tài)圖已知,狀態(tài)表已知。故進(jìn)行狀態(tài)分配及求狀態(tài)方程, 輸出方程。由于有效循環(huán)數(shù)N=4,設(shè)觸發(fā)器個(gè)數(shù)為K

27、,則2kA4得到K=2.故選用2個(gè)JK觸發(fā)器,將狀態(tài)表列為真值表,求狀態(tài)方程及輸出方 程。AQnnQ0n+l、ji+lQ2Y1Y000010001100010110011001100110101000110010111101的卡偌圖:n nQ1Q0A 00 011110nQ0T的卡偌圖:Q1Q000 011110n nY= Q1Q0Q1n*的卡偌圖:n nQ1Q00001111001011010n n-nn n n n n nQ; 1 -AQ1nQ01 AQ1nQ01 AQQ; AQQ。= (AQ01 AQ01)Q1n (AQn AQW=(A 二 Q0n) Q1n (A二 Q01)Q1n將 Q

28、: 1 -Q01Q;*= (AQ;) Q;+(AQn)Q;分別寫(xiě)成JK觸發(fā)器的標(biāo)準(zhǔn)形式:Qin 1 =J Qn KQn對(duì)于 ffo:q=1 Qn i Qn得到 Jo=1, Ko=1對(duì)于方程 Qin* = (A 出 Q01) Qn + (A©Qo)Q1n得到 J1=A 二 Q0nKi = A 二 Q0n畫(huà)出邏輯圖,選用上升沿觸發(fā)的JK觸發(fā)器1JQoCi=11JQiCiiK1KCPFFoFFi34Rd復(fù)位Vcc(電源)第八章脈沖波形的變換與產(chǎn)生555定時(shí)器及其應(yīng)用i.電路結(jié)構(gòu)及工作原理555定時(shí)器內(nèi)部由分壓器、 電壓比較器、RS鎖存器(觸發(fā)器)和 集電極開(kāi)路的三極管T等三部分組成,控制電

29、壓5VCO 一i6閥值輸入Vii其內(nèi)部結(jié)構(gòu)及示意圖如圖22a)、22b)VRiQ00G200cSC2 VR2 i0Gi&i 口5KVo所小。iGND 觸發(fā),3輸出復(fù)位5558V cc放電6閥值5 控制電壓觸發(fā)輸入VI2VccG3G4輸出放電裾一CZ圖22b)引腳圖圖22a) 555定時(shí)器的電路結(jié)構(gòu)在圖22b)中,555定時(shí)器是 8引腳芯卡,放電三極管為外接電 路提供放電通路,在使用定時(shí) 器時(shí),該三極管集電極(第7腳)一般要接上拉電阻,Ci為反相比較器,C2為同相比較器,比較器的基準(zhǔn)電壓由電源電壓Vcc及內(nèi)部電阻分壓比決定,在控制Vco (第5腳)21懸仝時(shí),VR1 =-Vcc >

30、 Vr2 = - Vcc ; 33如果第5腳外接控制電壓,1則Vri =Vc。、Vr2 =Vco , Rd端(第4腳)是復(fù)位端,只要Rd端加上低電平,輸出端(第3腳)立即被置成低電平,不受其它輸入狀態(tài)的影響,因此正常工作時(shí)必須使Rd端接高電平。由圖22a), Gi和G2組成的RS觸發(fā)器具有復(fù)位控制功能,可控制三極管 T 的導(dǎo)通和截止。由圖22a)可知,2當(dāng)Vii>VR (即Vii>Vcc)時(shí),比較器Ci輸出Vr=01 3一一 i當(dāng)Vi2>V® (即Vi2>Vcc)時(shí),比較器C2輸出Vs=i3RS觸發(fā)器Q = 0G3輸出為高電平,三極管T導(dǎo)通,輸出為低電平(V0

31、=0)一2i當(dāng)MiWri即Vii<Vcc) 乂2<-Vcc時(shí),比較器Ci輸出局電平,Vr =i , C2 33輸出為低電平Vs =0基本RS觸發(fā)器Q=i, G3輸出為低電平,三極管T截止,同時(shí)G4輸出為高電平。表2 555定時(shí)器功能表.2 當(dāng)MiAVr(即Vii>Vcc)時(shí),比較器Ci輸出Vr=0i3RdViiVI2VoT的狀態(tài)0XX0導(dǎo)通-i ,當(dāng)Vi2<VR2 (即M2父Vcc )時(shí),比較徐C2軸出Vs =03i2-/ -Vcc3Vcc0導(dǎo)通i !VccVcci截止nGi、G2輸出 Q=i, Q =ii)Vcc< 4 Vcci截止i-3V ccVcc不變不變同

32、進(jìn)T截止,G4輸出為高電平這樣,就得到了表2所示555功能表。2.應(yīng)用1)用555構(gòu)成單穩(wěn)態(tài)觸發(fā)器其連接圖如圖23所示。若將其第2腳(52)作為觸發(fā)器信號(hào)的輸入端,第 8腳外接電阻R是第7 腳;第7腳與第1腳之間再接一個(gè)電容C,則構(gòu)成了單穩(wěn)態(tài)觸發(fā)器。其工作原理如下:電源接通瞬間,電路有一個(gè)穩(wěn)定的過(guò)程,即電源通過(guò) R向C充電,當(dāng)Vc上2導(dǎo)通,電谷C放電,電路進(jìn)入穩(wěn)定升到2Vcc時(shí),Vo為低電平,放電三極管和T3_vi狀態(tài)端C 電/c放LRrRTr觸發(fā)輸入VI28476 5553215t3 VcctwVoC 一 0.01uF圖23用555定時(shí)器接成的單穩(wěn)態(tài)觸發(fā)器t圖24工作波形1. 一一 若觸發(fā)輸入端施加觸發(fā)信號(hào)(Vi <-Vcc),觸發(fā)器翻轉(zhuǎn),電路進(jìn)入暫穩(wěn)態(tài),32-,Vo輸出為局電平,且放電三極管 T截止,此后電容C充電至Vc = -Vcc時(shí),電3路又發(fā)生翻轉(zhuǎn),Vo為低電平,放電三極管導(dǎo)通,電容 C放電,電路恢復(fù)至穩(wěn)定狀態(tài)其工作波形如圖24所示。tw =RCln3 =1.1RC2)用555構(gòu)成施密特觸發(fā)器將555定時(shí)器的Mi和Vi2兩個(gè)輸入端連在一起作為信號(hào)輸入端,即可得到施密特觸發(fā)器, 如圖25所示,施密特觸發(fā)器能方便地將三角波、 正弦波變成方波。30uFRi 100KR3 10KnR2 io0K+5V5551Vo1I

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論