混合信號(hào)電路板的設(shè)計(jì)準(zhǔn)則

1、混合信號(hào)電路板的設(shè)計(jì)準(zhǔn)則的工作依靠延續(xù)變幻的和。數(shù)字的工作依靠在接收端按照預(yù)先定義的電壓電平或門(mén)限對(duì)高電平或低電平的檢測(cè)，它相當(dāng)于推斷規(guī)律狀態(tài)的“真”或“假”。在數(shù)字電路的高電平和低電平之間，存在“灰色”區(qū)域，在此區(qū)域數(shù)字電路有時(shí)表現(xiàn)出模擬效應(yīng)，例如當(dāng)從低電平向高電平(狀態(tài))跳變時(shí)，假如數(shù)字信號(hào)跳變的速度足夠快，則將產(chǎn)生過(guò)沖和回鈴反射現(xiàn)象。 對(duì)于現(xiàn)代板極設(shè)計(jì)來(lái)說(shuō)，混合信號(hào)的概念比較含糊，這是由于即使在純粹的“數(shù)字”器件中，仍然存在模擬電路和模擬效應(yīng)。因此，在設(shè)計(jì)初期，為了牢靠實(shí)現(xiàn)嚴(yán)格的時(shí)序分配，必需對(duì)模擬效應(yīng)舉行。事實(shí)上，除了通信產(chǎn)品必需具備無(wú)故障持續(xù)工作數(shù)年的牢靠性之外，大量生產(chǎn)的低成本/高

2、性能消費(fèi)類(lèi)產(chǎn)品中特殊需要對(duì)模擬效應(yīng)舉行仿真。（麥|斯|艾|姆|問(wèn)您提供文章。） 現(xiàn)代混合信號(hào)pcb設(shè)計(jì)的另一個(gè)難點(diǎn)是不同數(shù)字規(guī)律的器件越來(lái)越多，比如gtl、lvttl、lv及l(fā)vds規(guī)律，每種規(guī)律電路的規(guī)律門(mén)限和電壓擺幅都不同，但是，這些不同規(guī)律門(mén)限和電壓擺幅的電路必需共同設(shè)計(jì)在一塊pcb上。在此，通過(guò)透徹分析高密度、高性能、混合信號(hào)pcb的布局和布線設(shè)計(jì)，你可以把握勝利策略和技術(shù)。 混合信號(hào)電路布線基礎(chǔ) 當(dāng)數(shù)字和模擬電路在同一塊板卡上分享相同的元件時(shí)，電路的布局及布線必需考究辦法。 在混合信號(hào)pcb設(shè)計(jì)中，對(duì)電源走線有特殊的要求并且要求模擬噪聲和數(shù)字電路噪聲互相隔離以避開(kāi)噪聲耦合，這樣一來(lái)布

3、局和布線的復(fù)雜性就增強(qiáng)了。對(duì)電源傳輸線的特別需求以及隔離模擬和數(shù)字電路之間噪聲耦合的要求，使混合信號(hào)pcb的布局和布線的復(fù)雜性進(jìn)一步增強(qiáng)。 假如將a/d轉(zhuǎn)換器中模擬的電源和a/d轉(zhuǎn)換器的數(shù)字電源接在一起，則很有可能造成模擬部分和數(shù)字部分電路的互相影響?；蛟S，因?yàn)檩斎?輸出位置的緣故，布局計(jì)劃必需把數(shù)字和模擬電路的布線混合在一起。 在布局和布線之前，工程師要弄清晰布局和布線計(jì)劃的基本弱點(diǎn)。即使存在虛假推斷，大部分工程師傾向利用布局和布線信息來(lái)識(shí)別潛在的電氣影響。 現(xiàn)代混合信號(hào)pcb的布局和布線 下面將通過(guò)oc48接口卡的設(shè)計(jì)來(lái)闡述混合信號(hào)pcb布局和布線的技術(shù)。oc48代表光載波標(biāo)準(zhǔn)48，基本上

4、面對(duì)2.5gb串行光通訊，它是現(xiàn)代通訊設(shè)備中高容量光通訊標(biāo)準(zhǔn)的一種。oc48接口卡包含若干典型混合信號(hào)pcb的布局和布線問(wèn)題，其布局和布線過(guò)程將指明解決混合信號(hào)pcb布局計(jì)劃的挨次和步驟。oc48卡包含一個(gè)實(shí)現(xiàn)光信號(hào)和模擬電信號(hào)雙向轉(zhuǎn)換的光。模擬信號(hào)輸入或輸出數(shù)字信號(hào)處理器，將這些模擬信號(hào)轉(zhuǎn)換為數(shù)字規(guī)律電平，從而可與微處理器、可編程門(mén)陣列以及在oc48卡上的dsp和微處理器的系統(tǒng)接口電路相銜接。自立的鎖相環(huán)、電源和本地參考電壓源也集成在一起。 其中，微處理器是一個(gè)多電源器件，主電源為2v，3.3v的i/o信號(hào)電源由板上其他數(shù)字器件分享。自立數(shù)字時(shí)鐘源為oc48i/o、微處理器和系統(tǒng)i/o提供時(shí)

5、鐘。 經(jīng)過(guò)檢查不同功能電路塊的布局和布線要求，初步建議采納12層板，3所示。微帶和帶狀線層的配置可以平安地削減鄰近走線層的耦合并充實(shí)阻抗控制。第一層和其次層之間設(shè)置接地層，將把敏感的模擬參考源、cpu核和pll濾波器電源的布線與在第一層的微處理器和dsp器件相隔離。電源和接地層總是成對(duì)浮現(xiàn)的，與oc48卡上為分享3.3v電源層所做的一樣。這樣將降低電源和地之間的阻抗，從而削減電源信號(hào)上的噪聲。 要避開(kāi)在鄰近電源層的地方走數(shù)字時(shí)鐘線和高頻模擬信號(hào)線，否則，電源信號(hào)的噪聲將耦合到敏感的模擬信號(hào)之中。 要按照數(shù)字信號(hào)布線的需要，認(rèn)真考慮利用電源和模擬接地層的開(kāi)口(split)，特殊是在混合信號(hào)器件的

6、輸入和輸出端。在鄰近信號(hào)層穿過(guò)一開(kāi)口走線會(huì)造成阻抗不延續(xù)和不良的傳輸線回路。這些都會(huì)造成信號(hào)質(zhì)量、時(shí)序和emi問(wèn)題。 有時(shí)增強(qiáng)若干接地層，或在一個(gè)器件下面為本地電源層或接地層用法若干外圍層，就可以取消開(kāi)口并避開(kāi)浮現(xiàn)上述問(wèn)題，在oc48接口卡上就采納了多個(gè)接地層。保持開(kāi)口層和布線層位置的層疊對(duì)稱(chēng)可以避開(kāi)卡變形并簡(jiǎn)化制作過(guò)程。因?yàn)?盎司覆銅板耐大電流的能力強(qiáng)，3.3v電源層和對(duì)應(yīng)的接地層要采納1盎司覆銅板，其它層可以采納0.5盎司覆銅板，這樣，可以降低暫態(tài)高電流或尖峰期間引起的電壓波動(dòng)。 假如你從接地層往上設(shè)計(jì)一個(gè)復(fù)雜的系統(tǒng)，應(yīng)采納0.093英寸和0.100英寸厚度的卡以支撐布線層及接地隔離層?？?/p>

7、的厚度還必需按照過(guò)孔焊盤(pán)和孔的布線特征尺寸調(diào)節(jié)，以便使鉆孔直徑與成品卡厚度的寬高比不超過(guò)創(chuàng)造商提供的金屬化孔的寬高比。 假如要用最少的布線層數(shù)設(shè)計(jì)一個(gè)低成本、高產(chǎn)量的商業(yè)產(chǎn)品，則在布局或布線之前，要認(rèn)真考慮混合信號(hào)pcb上全部特別電源的布線詳情。在開(kāi)頭布局和布線之前，要讓目標(biāo)創(chuàng)造商復(fù)查初步的分層計(jì)劃?；旧弦凑粘善返暮穸?、層數(shù)、銅的分量、阻抗(帶容差)和最小的過(guò)孔焊盤(pán)和孔的尺寸來(lái)分層，創(chuàng)造商應(yīng)當(dāng)書(shū)面提供分層建議。 建議中要包含全部受控阻抗帶狀線和微帶線的配置實(shí)例。要將你對(duì)阻抗的預(yù)測(cè)與創(chuàng)造商對(duì)阻抗的結(jié)合起來(lái)考慮，然后，利用這些阻抗預(yù)測(cè)可以驗(yàn)證用于開(kāi)發(fā)cad布線規(guī)章的仿真工具中的信號(hào)布線特性。

8、oc48卡的布局 在光收發(fā)器和dsp之間的高速模擬信號(hào)對(duì)外部噪聲十分敏感。同樣，全部特別電源和參考電壓電路也使該卡的模擬和數(shù)字電源傳輸電路之間產(chǎn)生大量的耦合。有時(shí)，受機(jī)殼外形的限 制，不得不設(shè)計(jì)高密度板卡。因?yàn)橥獠抗饫|接入卡的方位和光收發(fā)器部分元件尺寸較高，使收發(fā)器在卡中的位置很大程度上被固定死。系統(tǒng)i/o銜接器位置和信號(hào)分配也是固定的。這是布局之前必需完成的基礎(chǔ)工作(見(jiàn)圖4)。 與大多數(shù)勝利的高密度模擬布局和布線計(jì)劃一樣，布局要滿足布線的要求，布局和布線的要求必需相互兼顧。對(duì)一塊混合信號(hào)pcb的模擬部分和2v工作電壓的本地cpu內(nèi)核，不推舉采納“先布局后布線”的辦法。對(duì)oc48卡來(lái)說(shuō)，dsp

9、模擬電路部分包含有模擬參考電壓和模擬電源旁路的部分應(yīng)首先互動(dòng)布線。完成布線后，具有模擬元件和布線的囫圇dsp要放到距離光收發(fā)器足夠近的地方，充分保證高速模擬差分信號(hào)到dsp的布線長(zhǎng)度最短、彎曲和過(guò)孔最少。差分布局和布線的對(duì)稱(chēng)性將削減共模噪聲的影響。但是，在布線之前很難預(yù)測(cè)布局的最佳計(jì)劃(見(jiàn)圖5)。 要向芯片分銷(xiāo)商詢問(wèn)pcb排板的設(shè)計(jì)指南。在根據(jù)指南設(shè)計(jì)之前，要與分銷(xiāo)商的應(yīng)用工程師充分溝通。許多芯片分銷(xiāo)商對(duì)提供高質(zhì)量的布板建議有嚴(yán)格的時(shí)光限制。有時(shí)，他們提供的解決計(jì)劃對(duì)于用法該器件的“一級(jí)客戶”是可行的。在信號(hào)完整性(si)設(shè)計(jì)領(lǐng)域，新器件的信號(hào)完整性設(shè)計(jì)特殊重要。按照分銷(xiāo)商的基本指南并與封裝中

10、每條電源和接地引腳的特定要求相結(jié)合，就可以開(kāi)頭對(duì)集成了dsp和微處理器的oc48卡布局布線。 高頻模擬部分的位置和布線確定后，就可以根據(jù)框圖中所示的分組辦法放置其余的數(shù)字電路。要注重認(rèn)真設(shè)計(jì)下列電路：對(duì)模擬信號(hào)敏捷度高的cpu中pll電源濾波電路的位置；本地cpu內(nèi)核電壓調(diào)節(jié)器；用于“數(shù)字”微處理器的參考電壓電路。 數(shù)字布線的電氣和創(chuàng)造準(zhǔn)則規(guī)范此時(shí)才可以恰當(dāng)?shù)貞?yīng)用到設(shè)計(jì)之中。前述對(duì)高速數(shù)字和時(shí)鐘信號(hào)的信號(hào)完整性的設(shè)計(jì)，揭示出一些對(duì)處理器總線、平衡ts及某些時(shí)鐘信號(hào)布線的時(shí)滯匹配的特別布線拓?fù)湟蟆５悄慊蛟S不知道，也有人提出更新的建議，即增強(qiáng)若干端接。 在解決問(wèn)題的過(guò)程中，布板階段做一些調(diào)節(jié)是

11、固然的事。但是，在開(kāi)頭布線之前，很重要的一步是根據(jù)布局計(jì)劃驗(yàn)證數(shù)字部分的時(shí)序。此時(shí)此刻，對(duì)板卡舉行完整dfm/dft布局復(fù)查將有助于確保該卡滿足客戶的需要。 oc48卡的數(shù)字布線 對(duì)于數(shù)字器件電源線和混合信號(hào)dsp的數(shù)字部分，數(shù)字布線要從smd出路圖(escape patterns)開(kāi)頭。要采納裝配工藝允許的最短和最寬的印制線。對(duì)于高頻器件來(lái)說(shuō)，電源的印制線相當(dāng)于小，它將惡化電源噪聲，使模擬和數(shù)字電路之間產(chǎn)生不期望的耦合。電源印制線越長(zhǎng)，電感越大。 采納數(shù)字旁路電容可以得到最佳的布局和布線計(jì)劃。簡(jiǎn)言之，按照需要微調(diào)旁路電容的位置，使之安裝便利并分布在數(shù)字部件和混合信號(hào)器件數(shù)字部分的周?chē)?。要采納

12、同樣的“最短和最寬的走線”辦法對(duì)旁路電容出路圖舉行布線。 當(dāng)電源分支要穿過(guò)延續(xù)的平面時(shí)(如oc48接口卡上的3.3v電源層)，則電源引腳和旁路電容本身不必分享相同的出口圖，就可以得到最低的電感和esr旁路。在oc48接口卡這樣的混合信號(hào)pcb上，要特殊注重電源分支的布線。記住，要在囫圇卡上以矩陣羅列的形式放置額外的旁路電容，即使在無(wú)源器件附近也要放置 電源出路圖確定之后，就可以開(kāi)頭自動(dòng)布線。oc48卡上的ate測(cè)試觸點(diǎn)要在規(guī)律設(shè)計(jì)時(shí)定義。要確保ate接觸到100%的節(jié)點(diǎn)。為了以0.070英寸的最小ate測(cè)摸索頭實(shí)現(xiàn)ate測(cè)試，必需保留引出過(guò)孔(breakout via)的位置，以保證電源層不會(huì)被過(guò)孔的反面焊盤(pán)(antipads)交錯(cuò)所隔斷。 假如要采納一個(gè)電源和接地層開(kāi)口(split)計(jì)劃，應(yīng)在平行于開(kāi)口的鄰近布線層上挑選偏移層(layer bias)。在鄰近層上按該開(kāi)口區(qū)域的周長(zhǎng)定義禁止布線區(qū)，防止布線進(jìn)入。假如布線必需穿過(guò)開(kāi)口區(qū)域到另一層，應(yīng)確保與布線相鄰的另一層為延續(xù)的接地層。這將削減反射路徑。讓旁路電容跨過(guò)開(kāi)口的電源層對(duì)一些數(shù)字信號(hào)的布板有益處，但不推舉在數(shù)字和模擬電源層之間舉行橋接，這是由于噪聲會(huì)通過(guò)旁路電容相互耦合。 若干最新的自動(dòng)布線應(yīng)用程序能夠?qū)Ω呙芏榷鄬訑?shù)字電路舉行布線。初步布線階段要在smd出口中用法0.050英寸大尺寸過(guò)孔間距和考慮所用法的