FPGA配置芯片的網(wǎng)上匯總較雜,需自己總結(jié)

1、FPGA配置芯片I.Altera FPGA 器件有三類(lèi)配置下載方式：主動(dòng)配置方式AS和被動(dòng)配置方式PS 和最常用的JTAG配置方式.？AS由FPGA器件引導(dǎo)配置操作過(guò)程, 它限制著外部存儲(chǔ)器和初始化過(guò)程 ,EPCS系列.如EPCS1,EPCS4 配置器件專(zhuān)供AS模式,目前只支持Cyclone 系列.使用Altera串行配置器件來(lái)完成.Cyclone期間處 于主動(dòng)地位,配置期間處于附屬地位.配置數(shù)據(jù)通過(guò)DATA0引腳送入FPGA.配置數(shù)據(jù)被同步在 DCLK輸入上,1個(gè)時(shí)鐘周期傳送1位數(shù)據(jù).見(jiàn)附圖？PS那么由外部計(jì)算機(jī)或限制器限制配置過(guò)程.通過(guò)增強(qiáng)型配置器件EPC16 , EPC8, EPC4等配

2、置器件來(lái)完成,在PS配置期間,配置數(shù)據(jù)從外部?jī)?chǔ)存部件,通過(guò) DATA0引腳送入FPGA.配置數(shù)據(jù)在 DCLK 上升沿鎖存,1個(gè)時(shí)鐘周期傳送1位數(shù)據(jù).見(jiàn)附圖？JTAG接口是一個(gè)業(yè)界標(biāo)準(zhǔn),主要用于芯片測(cè)試等功能,使用IEEE Std 1149.1聯(lián)合邊界掃描接口引腳, 支持JAM STAPL標(biāo)準(zhǔn),可以使用Altera 下載電纜或主控器來(lái)完成.？FPGA在正常工作時(shí),它的配置數(shù)據(jù)存儲(chǔ)在SRAM中,加電時(shí)須重新下載.在實(shí)驗(yàn)系統(tǒng)中,通常用計(jì)算機(jī)或限制器進(jìn)行調(diào)試,因此可以使用PS.在實(shí)用系統(tǒng) 中,多數(shù)情況下必須由 FPGA主動(dòng)引導(dǎo)配置操作過(guò)程, 這時(shí)FPGA將主動(dòng)從外圍專(zhuān)用存儲(chǔ)芯片中獲得配置數(shù)據(jù),而此芯片

3、中fpga配置信息是用普通編程器將設(shè)計(jì)所得的pof格式的文件燒錄進(jìn)去.?專(zhuān)用配置器件：epc型號(hào)的存儲(chǔ)器?常用配置器件：epc2,epc1,epc4,epc8,epc1441現(xiàn)在好象已經(jīng)被逐步淘汰了 等？對(duì)于cyclone cycloneII系列器件,ALTERA 還提供了針對(duì) AS方式的配置器件,EPCS 系列.如EPCS1,EPCS4配置器件也是串行配置的.注意,他們只適用于cyclone系列.？ 除了 AS和PS等單BIT配置外,現(xiàn)在的一些器件已經(jīng)支持PPS, FPS等一些并行配置方式,提升配置了配置速度.當(dāng)然所外掛的電路也和PS有一些區(qū)別.還有處理器配置比方JRUNNER 等等,如果需

4、要再baidu 吧,至少不下十種.比方Altera公司的配置方式主要有Passive SerialPS,ActiveSerialAS,Fast Passive ParallelFPP,PassiveParallel SynchronousPPS,PassiveParallel AsynchronousPPA,PassiveSerial AsynchronousPSA,JTAG等七種配置方式,其中Cyclone支持的配置方式有 PS , AS, JTAG 三種.？對(duì)FPGA芯片的配置中,可以采用AS模式的方法,如果采用 EPCS的芯片,通過(guò)一條下載線(xiàn)進(jìn)行燒寫(xiě)的話(huà),那么開(kāi)始的"nCONF

5、IG,nSTATUS"應(yīng)該上拉,要是考慮多種配置模式,可以采用跳線(xiàn)設(shè)計(jì).讓配置方式在跳線(xiàn)中切換,上拉電阻的阻值可以采用10K?在PS模式下tip:如果你用電纜線(xiàn)配置板上的FPGA芯片,而這個(gè)FPGA芯片已經(jīng)有配置芯片在板上,那你就必須隔離纜線(xiàn)與配置芯片的信號(hào).祥見(jiàn) 下列圖.一般平時(shí)調(diào)試時(shí)不會(huì)把配置芯片焊上的,這時(shí)候用纜線(xiàn)下載程序.只有在調(diào)試完成以后,才把程序燒在配置芯片中,然后將芯片焊上.或者配置芯片就是可以方便取下 焊上的那種.這樣出了問(wèn)題還可以方便地調(diào)試.?在AS模式下tip:用過(guò)一塊板子用的 AS下載,配置芯片一直是焊在板子上的,原來(lái) AS方式在用線(xiàn)纜對(duì) 配置芯片進(jìn)行下載的時(shí)候

6、,會(huì)自動(dòng)禁止對(duì)FPGA的配置,而PS方式需要電H上隔離.？一般是用jtag配置epc2和flex10k,然后epc2用ps方式配置flex10k.這樣用比擬好.這是我在網(wǎng)上 看到的,可以這樣用嗎？疑心中望達(dá)人告知.?下載電纜,Altera 下的下載電纜分為 byteblaster 和byteblasterMV ,以及ByteBlaster II,現(xiàn)在還推出了 基于USB-blaster .由于BB根本已經(jīng)很少有人使用,而USB-Blaster 現(xiàn)在又過(guò)于昂貴,這里就說(shuō)一下 BBII和BBMV的區(qū)別.？BBII 支持多電壓供電 5.5v,3.3v,2.5v,1.8v;?BBII支持三種下載模式：

7、AS,可對(duì)AWra的As串行配置芯片(EPCS系列)進(jìn)行編程？PS,可對(duì)FPGA進(jìn)行配置?JTAG,可對(duì)FPGA,CPLD,即Altera配置芯片(EPC系列)編程而B(niǎo)BMV只支持PS和JTAG?6 , 一般在做FPGA實(shí)驗(yàn)板,(如cyclone系列)的時(shí)候,用AS+JTAG 方式,這樣可以用JTAG方式調(diào)試,而最 后程序已經(jīng)調(diào)試無(wú)誤了后,再用AS模式把程序燒到配置芯片里去,而且這樣有一個(gè)明顯的優(yōu)點(diǎn),就是在AS 模式不能下載的時(shí)候,可以利用Quartus自帶的工具生成JTAG模式下可以利用jic文件來(lái)驗(yàn)證配置芯片是 否已經(jīng)損壞,方法祥見(jiàn)附件.?7 .Altera 的FPGA可以通過(guò)單片機(jī),CP

8、LD等加以配置,主要原理是滿(mǎn)足 datasheet 中的時(shí)序即可,這里我 就不多說(shuō)了,有興趣的朋友可以看看下面幾篇文章,應(yīng)該就能夠明白是怎么回事了.?8 .配置時(shí),quartus軟件操作局部：？(1) .assignment->device->device&pin options->選擇 configuration scheme,configuarationmode,configuration device, 注？意在不支持遠(yuǎn)程和本地更新的機(jī)器中configuration mode不可選擇,而configuration device 中會(huì)根據(jù)不同的配置芯片產(chǎn)生 pof

9、文件,？如果選擇自動(dòng),會(huì)選擇最小密度的器件和適合設(shè)計(jì)?(2) .可以定義雙口引腳在配置完畢后的作用,在剛剛的device&pin option->dual-purpose pins->,可以在配置完畢后繼續(xù)當(dāng)I/O 口使用？(3) .在general菜單下也有很多可鉤選項(xiàng),默認(rèn)情況下一般不做改動(dòng),具體用法參見(jiàn)altera configurationhandbook,volume2,sectionII.?(4)關(guān)于不同后綴名的文件的適用范圍:?sof(SRAM Object File)當(dāng)直接用 PS 模式下將配置數(shù)據(jù)下到 FPGA 里用到,USB BLASTER,MASTER

10、BLASER,BBII,BBMV適用,quartusII 會(huì)自動(dòng)生成,所有其他的配置文件都是由sof生成的.?pof(Programmer Object File) 也是由quartusII 自動(dòng)生成的,BBII適用,AS模式下將配置數(shù)據(jù)下到配置 芯片中?rbf(Raw Binary File)用于微處理器的二進(jìn)制文件.在PS,FPP,PPS,PPA配置下有用處？rpd(Raw Programing Data File)包含bitstream 的二進(jìn)制文件,可用AS模式配置,只能由pof文件生 成？hex(hexadecimal file) 這個(gè)就不多說(shuō)了,單片機(jī)里很多？ttf(T abula

11、r Text File) 適用于 FPP,PPS,PPA,和 bit-wide PS配置方式?sbf(Serial Bitstream File) 用 PS 模式配置 Flex 10k 和 Flex6000 的？jam(Jam File) 專(zhuān)門(mén)用于 program,verigy,blank-checkFPGA配置方式和配置器件介紹?配置,就是對(duì)FPGA的內(nèi)容進(jìn)行編程的一個(gè)過(guò)程.在一般的應(yīng)用中,都是選擇用Altera的配置芯片配合完成配置過(guò)程.?在Altera的產(chǎn)品中,可以根據(jù)FPGA在整個(gè)配置過(guò)程的角色,可以分為3類(lèi): FPGA主動(dòng)方式(AS) ;FPGA被動(dòng)方式(PS) ;JTAG方式.?在

12、FPGA主動(dòng)方式下以下簡(jiǎn)稱(chēng) AS,由板上的FPGA主動(dòng)輸出輸出限制 和同步信號(hào)給Altera專(zhuān)用的一種串行配置芯片如 EPCS1等,在配置芯 片 收到命令后,就把配置芯片數(shù)據(jù)發(fā)到 FPGA,完成配置過(guò)程.注意：該方式只能 與Altera提供的主動(dòng)串行配置芯片配合使用即 EPCS系列,該配置 方式只 有在Stratix II系列和Cyclone系列包括I,II,III代中使用.?在FPGA被動(dòng)方式下,由系統(tǒng)的其他設(shè)備發(fā)起并限制配置過(guò)程.這些設(shè)備包 括Altera的配置芯片EPC系列,或者是微限制器如單片機(jī),CPLD等. FPGA完全處于被動(dòng)地位,只是簡(jiǎn)單的輸出一些狀態(tài)信號(hào)配合配置過(guò)程.?在FPG

13、A被動(dòng)方式中,包括被動(dòng)用行PS,快速被動(dòng)并行FPP,被動(dòng)并 行同步PPS,被動(dòng)并行異步PPA等.我們主要介紹一下最常用的,具有代表性的PS模式.PS模式是所有Altera FPGA都支持的,一般最常見(jiàn)的是用 Altera的配置芯片EPC系列來(lái)完成配置過(guò)程.在做 PS配置時(shí),FPGA配置數(shù) 據(jù)從存儲(chǔ)器一般是EPC系列里 讀出,在時(shí)鐘的上升沿到來(lái)時(shí)降數(shù)據(jù)打入 FPGA.? JTAG是IEEE 1149.1邊界掃描測(cè)試的標(biāo)準(zhǔn)接口,主要用于芯片的測(cè)試等功能. Altera FPGA 根本上都支持由JTAG命令來(lái)配置FPGA的方式,而且JTAG的 配置方式比其他任何一種配置方式都高級(jí).?不同的Alter

14、a FPGA系列所支持的配置方式：下面介紹下配置芯片：? Altera的配置芯片可以分為以下三種：? ?1 . ?增強(qiáng)型配置器件：EPC16,EPC8,EPC4? 2. ? AS 用行酉己置器件：EPCS64,EPCS16,EPCS4 和 EPCS1? 3. ?普通酉己置器件：EPC2,EPC1和EPC1441如下是各個(gè)配置芯片的屬性：?增強(qiáng)型配置器件：? AS用行配置器件：?普通配置器件：?增強(qiáng)型配置器件可以支持對(duì)大容量 FPGA單元的配置,可以由JTAG接口進(jìn) 行在線(xiàn)系統(tǒng)編程ISP?普通配置器件容量較小,其中只有 EPC2具有可重復(fù)編程的特點(diǎn).? AS配置芯片是專(zhuān)為為Stratix II,

15、Cyclone系列包括I,II,III代設(shè)計(jì)的單片、 低本錢(qián)的配置芯片,可以由下載電纜進(jìn)行可重復(fù)編程.漫談xilinx FPGA 配置電路這里要談的時(shí)xilinx的spartan-3系列FPGA的配置電路.當(dāng)然了,其它系列的FPGA配置 電路都是大同小異的,讀者可以類(lèi)推,重點(diǎn)參考官方提供的datasheet ,畢竟那才是最權(quán)威的資料.這里特權(quán)同學(xué)只是結(jié)合自己的理解,用通俗的語(yǔ)言作一點(diǎn)描述.所謂典型,這里要列出一個(gè)市面上最常見(jiàn)的spartan-3的xc3s400的配置電路.所有spartan-3的FPGA配置電路的鏈接方式都是一樣的. Xc3s400是40萬(wàn)門(mén)FPGA ,它的 Configura

16、tionBitstream 雖然只有1.699136Mbit,但是它還是需要 2Mbit的配置芯片XCF02S ,不能 想當(dāng)然的以為我的設(shè)計(jì)簡(jiǎn)單,最多用到1Mbit,那么我選XCF01S 1Mbit就可以了.事實(shí)并非如此,即使你只是用xc3s400做一個(gè)流水燈的設(shè)計(jì),那么你下載到 ROM XCF02S 里的數(shù)據(jù)也是1.699136Mbit的,所以對(duì)于 FPGA的配置ROM的選擇宜大不宜小.配置電路無(wú)非有下面五種：主串,從串,主并,從并, JTAG.前四種是相對(duì)于下載到 PROM而言的串并是相對(duì)于不同配置芯片是串口和時(shí)并口協(xié)議和FPGA通訊區(qū)分的,只有JTAG是相對(duì)于調(diào)試是將配置下載到FPGA的

17、RAM而言的掉電后喪失.FPGA和CPLD相比,CPLD是基于ROM型的,就是在數(shù)據(jù)下載到CPLD上,掉電后不喪失.而FPGA那么是基于RAM的,如果沒(méi)有外部 ROM存儲(chǔ)配置數(shù)據(jù),那么掉電后就喪失數(shù)據(jù).所 以FPGA都需要外接有配置芯片當(dāng)然現(xiàn)在也有基于FLASH的FPGA出現(xiàn).那么我們就來(lái)看一下主串模式下 FPGA的配置電路的連接.官方的硬件連接如下：點(diǎn)擊看原圖為了增加配置電路的可靠性,通常我們我們?cè)黾右恍┛垢蓴_的設(shè)計(jì)如增加濾波電容、 匹配電阻：點(diǎn)擊看原圖先看PROM芯片的各個(gè)管腳吧.18,19,20腳就不談了,根據(jù) datasheet給供相對(duì)應(yīng)的 電平；3腳CLK是接了 FPGA的CCLK

18、,數(shù)據(jù)通信的同步就是通過(guò) FPGA的CCLK產(chǎn)生的 時(shí)鐘進(jìn)行的；由于使用的芯片時(shí)串行的配置芯片,所以只有一個(gè)數(shù)據(jù)信號(hào)口DO,連接到FPGA的DIN 口上圖沒(méi)有畫(huà)出,和上面的時(shí)鐘信號(hào)協(xié)同工作完成串行數(shù)據(jù)傳輸,每當(dāng) CLK的上升沿鎖存數(shù)據(jù),同時(shí) PROM內(nèi)部的地址計(jì)數(shù)器自動(dòng)增加；另外還有兩條限制信號(hào) 線(xiàn)日INIT 連接 PROM 的 OE/RESET 和 DONE 連接 PROM 的 CE , OE/RESET 是 為了保證每次重新配置前 PROM的地址計(jì)數(shù)器復(fù)位；關(guān)于 CE腳,官方資料說(shuō)得也不是很 詳細(xì),以我個(gè)人的理解,CE應(yīng)該是chip enable的縮寫(xiě),從它和 FPGA的DONE腳連接我們

19、不難推斷出,FPGA未配置完成時(shí) DONE=0 ,那么配置芯片 PROM處于片選狀態(tài),而一 旦配置完成 DONE=1 ,那么PROM就不再被選通,同時(shí) datasheet也說(shuō)到這個(gè)管腳可以直 接接地,就是一直片選中,但是這樣會(huì)使DATA 口有持續(xù)的數(shù)據(jù)信號(hào)輸出,同時(shí)導(dǎo)致不必要的電流消耗；CEO腳這里不接,由于它在多個(gè)PROM的配置電路中時(shí)作為下一個(gè) PROM 的OE端信號(hào)連接用的；CF信號(hào)時(shí)連接FPAG的PROG_B接口的,它的作用就是產(chǎn)生開(kāi)始配置信號(hào),它連接了一個(gè)上拉電阻,如果 PROG_B產(chǎn)生低電平脈沖那么 PROM會(huì)重新開(kāi) 始一次配置,所以我們會(huì)在這條線(xiàn)上接一個(gè)按鍵到地,如果按鍵按下那么

20、就會(huì)使能PROM重新配置FPGA ;還有幾個(gè)信號(hào)接口 TDI,TCK,TMS,TDO 都是PROM和PC連接的信號(hào), PC通過(guò)這些電路通常接一片驅(qū)動(dòng)隔離芯片后通過(guò)并口通信,這里不重點(diǎn)介紹了下載數(shù) 據(jù)到PROM中.上面談及PROM的信號(hào)接口時(shí)都附帶的談到了FPGA的配置管腳.這里再做一些歸納性的說(shuō)明.FPGA有7個(gè)專(zhuān)用的配置管腳CCLK,DIN,PROG_B,DONE,HSWAP_EN,M0,M1,M2 , 4 個(gè)專(zhuān)用的 JTAG 管腳TDI,TCK,TMS,TDO,這些管腳是由 VCCAUX 專(zhuān)門(mén)供電的該系列 FPGA通常接 VCCAUX=2.5V .FPGA的M0,M1,M2腳是進(jìn)行配置模式

21、選擇用的,該電路主串模式下 M0,M1,M2=000 ,如果時(shí)JTAG下載模式M0,M1,M2=101 .上面沒(méi)有提及的 HSWAP_EN 管腳接地,那么是用于設(shè)置當(dāng)FPAG處于配置狀態(tài)下其它閑置管腳為上拉狀態(tài),而如果該管腳接高電平,那么 FPAG處于配置狀態(tài)下其它閑置管腳浮空.所以為了減少 FPGA配置過(guò)程 的干擾,一般把此腳接地.Xilinx FPGA電路配置FPG/K置電路可以看成用戶(hù)設(shè)計(jì)和硬件電路之間的連接紐帶,最終目的是在一 定外部條件下,準(zhǔn)確快速地實(shí)現(xiàn) FPG碌統(tǒng)配置.在FPGA勺配置系統(tǒng)中,軟件編程由FPGAg供商提供,設(shè)計(jì)人員要掌握其操作方 法,將配置數(shù)據(jù)從PC加載到Xilin

22、xFPGA芯片的整個(gè)配置過(guò)程,可分為以下步驟：初 始化；清空配置存儲(chǔ)器；加載配置數(shù)據(jù)；CRC昔誤檢查,START-UPFPGAE置方式靈活多樣,根據(jù)芯片是否能夠自己主動(dòng)加載配置數(shù)據(jù)分為主模式、 從模式以及JTAG模式.典型的主模式都是加載片外非易失？斷電不丟數(shù)據(jù)？性 存儲(chǔ)器中的配置比特流,配置所需的時(shí)鐘信號(hào) ？稱(chēng)為CCLK料FPG咕部產(chǎn)生, 且FPGA空制整個(gè)配置過(guò)程.從模式需要外部的主智能終端 ？如處理器、微限制 器或者DS%？將數(shù)據(jù)下載到FPGAK其最大白優(yōu)點(diǎn)就是FPGA的配置數(shù)據(jù)可 以放在系統(tǒng)的任何存儲(chǔ)部位,包括：Flash、硬盤(pán)、網(wǎng)絡(luò),甚至在其余處理器的 運(yùn)行代碼中.JTAG徵式為調(diào)試

23、本g式,可將PC升的比特文彳流下載到FPGA, 斷電即喪失.此外,目前賽靈思還有基于Internet?的、成熟的可重構(gòu)邏輯技術(shù) System ACE解決方案.1?主模式在主模式下,FPGAt電后,自動(dòng)將配置數(shù)據(jù)從相應(yīng)的外存儲(chǔ)器讀入到SRAW,實(shí)現(xiàn)內(nèi)部結(jié)構(gòu)映射；主模式根據(jù)比特流的位寬又可以分為：串行模式?單比特流? 和并行模式？字節(jié)寬度比特流？?jī)纱箢?lèi).如：主串行模式、主 SPI Flash?串行模式、內(nèi)部主SPI Flash串行模式、主BPI?并行模式以及主并行模式,如圖5-19 所示.(2)?從模式在從模式下,FPGA?為附屬器件,由相應(yīng)的限制電路或微處理器提供配置所需 的時(shí)序,實(shí)現(xiàn)配置數(shù)據(jù)的

24、下載.從模式也根據(jù)比特流的位寬不同分為用、并模式兩類(lèi),具體包括：從串行模式、JTAG真式和從并行模式三大類(lèi),其概要說(shuō)明如 圖5-20所示.(3)JTAG 模式在JTAGf式中,PC和FPGAS信的時(shí)鐘為JTAGg 口的TCLK數(shù)據(jù)直接從TDI 進(jìn)入FPGA完成相應(yīng)功能的配置.目前,主流的FPGA芯片都支持各類(lèi)常用的主、從配置模式以及JTAG ,以減少配置電路失配性對(duì)整體系統(tǒng)的影響.在主配置模式中, FPGA自己產(chǎn)生時(shí)鐘,并從外部存儲(chǔ)器中加載配置數(shù)據(jù),其位寬可以為單比 特或者字節(jié)；在從模式中,外部的處理器通過(guò)同步串行接口,根據(jù)比特或字節(jié)寬度將配置數(shù)據(jù)送入FPGA芯片.此外,多片F(xiàn)PGA可以通過(guò)J

25、TAG菊花鏈的形式共享同一塊外部存儲(chǔ)器,同樣一片/?多片F(xiàn)PGA也可以從多片外部存儲(chǔ)器中讀取配置數(shù)據(jù)以及用戶(hù)自定義數(shù)據(jù).Xilinx FPGA 的常用配置模式有 5?類(lèi)：主用模式、從用模式、 Select MAP模式、 Desktop配置和直接SPI配置.在從用配置中,FPG破收來(lái)自于外部PROMOS 它器件的配置比特?cái)?shù)據(jù),在FPGAT生的時(shí)鐘CCLK勺作用下完成配置,多個(gè)FPGA 可以形成菊花鏈,從同一配置源中獲取數(shù)據(jù).Select MAP模式中配置數(shù)據(jù)是并行的,是速度最快的配置模式.SPI配置主要在具有SPI接口的FLASHfe路中使 用.下面以Spartan-3E系列芯片為例,給出各種模

26、式的配置電路.主用模式一一最常用的FPGAE置模式1,配置單片F(xiàn)PGA在主用模式下,由FPGA勺CCLKt腳給PROM®供工作時(shí)鐘,相應(yīng)的PROIME CCLK 的上升沿將數(shù)據(jù)從D0管腳送到FPGA勺DIN管腳.無(wú)論P(yáng)ROMS片類(lèi)型(？即使其 支持并行配置),都只利用其串行配置功能.Spartan3E系列FPGA勺單片主用配 置電路如圖5-21所示.主用模式是賽靈思公司各種配置方式中最簡(jiǎn)單,也最常 用的方式,根本所有的可編程芯片都支持主用模式.2 .配置電路的關(guān)鍵點(diǎn)主用配置電路最關(guān)鍵的3點(diǎn)就是JTAG鏈的完整性、電源電壓的設(shè)置以及 CCLK 信號(hào)的考慮.只要這3步任何一個(gè)環(huán)節(jié)出現(xiàn)問(wèn)題,都不能正確配置 PROMS片.(1)JTAG鏈的完整性FPG庶口 PRO跛片都有自身的JTACg口電路,所謂的JTACM完整性指的是將JTAG 連接器、FPGA PROMJ TMS TC好在一起,保證從JTAG連接器TDI至U其TDO 之間,形成JTAG連接器的“ TDI -(TDITDO) - (TDITDO) - JTAG連接器TDO 的閉合回路,其中(TDITDO)為FPGAE者PROMS片自身的一對(duì)輸入、輸出管腳.圖5-12中配置電路的JTAG鏈從連接器的TDI到FPGA勺TDI,再?gòu)腇PGA勺TDO 至ij P