數(shù)字電路與邏輯設(shè)計(jì)試卷(1)

1、數(shù)字邏輯電路習(xí)題及參考答案一、單項(xiàng)選擇題1下列四個(gè)數(shù)中最大的數(shù)是(B)A.(AF)16B.(001010000010)8421BCDC.(10100000)2D.(198)102將代碼(10000011)8421BCD 轉(zhuǎn)換成二進(jìn)制數(shù)為（B）A.(01000011)2B.(01010011)2C.(10000011)2D.(000100110001)23N 個(gè)變量的邏輯函數(shù)應(yīng)該有最小項(xiàng)（C）A.2n 個(gè)B.n2 個(gè)C.2n 個(gè)D. (2n-1)個(gè)4下列關(guān)于異或運(yùn)算的式子中，不正確的是(B) A.A A=0B. A A =0C.A 0=AD.A 1= A5下圖所示邏輯圖輸出為“1”時(shí)，輸入變量（

2、C）ABCD 取值組合為A0000B0101C1110D11116下列各門電路中，(B)的輸出端可直接相連，實(shí)現(xiàn)線與。A.一般 TTL 與非門B.集電極開(kāi)路 TTL 與非門C.一般 CMOS 與非門D.一般 TTL 或非門7下列各觸發(fā)器中，圖(B)觸發(fā)器的輸入、輸出信號(hào)波形圖如下圖所示。8n 位觸發(fā)器構(gòu)成的扭環(huán)形計(jì)數(shù)器，其無(wú)關(guān)狀態(tài)數(shù)有(B)個(gè)。A.2n-nB.2n-2nC.2nD.2n-1-第 5 頁(yè) 共 12 頁(yè) -9下列門電路屬于雙極型的是(A)A.OC 門B.PMOSC.NMOSD.CMOS10對(duì)于鐘控 RS 觸發(fā)器，若要求其輸出“0”狀態(tài)不變，則輸入的 RS 信號(hào)應(yīng)為(A ) A.RS

3、=X0B.RS=0XC.RS=X1D.RS=1X11下列時(shí)序電路的狀態(tài)圖中，具有自啟動(dòng)功能的是(B)12多諧振蕩器與單穩(wěn)態(tài)觸發(fā)器的區(qū)別之一是(C) A.前者有 2 個(gè)穩(wěn)態(tài)，后者只有 1 個(gè)穩(wěn)態(tài) B.前者沒(méi)有穩(wěn)態(tài)，后者有 2 個(gè)穩(wěn)態(tài) C.前者沒(méi)有穩(wěn)態(tài)，后者只有 1 個(gè)穩(wěn)態(tài)D.兩者均只有 1 個(gè)穩(wěn)態(tài)，但后者的穩(wěn)態(tài)需要一定的外界信號(hào)維持13欲得到 D 觸發(fā)器的功能，以下諸圖中唯有圖（A）是正確的。14時(shí)序邏輯電路的一般結(jié)構(gòu)由組合電路與（B）組成。 A全加器B存儲(chǔ)電路 C譯碼器D選擇器15函數(shù) F= AB+AB 轉(zhuǎn)換成或非或非式為（B）A. A + B + A + BB. A + B + A + BC

4、. AB + ABD. A + B + A + B16圖示觸發(fā)器電路的特征方程 Qn+1 =（A）nA.T Q + TQ nB. TQ+TQnnC. QD.T17圖示 ROM 陣列邏輯圖，當(dāng)?shù)刂窞?A1A0=10 時(shí)，該字單元的內(nèi)容為（ C）A.1l10B.0111C.1010D.010018多諧振蕩器有（C）A.兩個(gè)穩(wěn)定狀態(tài)B.一個(gè)穩(wěn)定狀態(tài)，一個(gè)暫穩(wěn)態(tài)C.兩個(gè)暫穩(wěn)態(tài)D.記憶二進(jìn)制數(shù)的功能二、填空題1計(jì)算機(jī)內(nèi)部使用的數(shù)字符號(hào)只有2將十進(jìn)制數(shù) 175 轉(zhuǎn)換成二進(jìn)制數(shù)為0 和 1 兩個(gè)。10101111。3二進(jìn)制數(shù)(111010010)2 轉(zhuǎn)換成十六進(jìn)制數(shù)是（1D2）16。4如采用奇校驗(yàn)傳送的數(shù)據(jù)

5、部分為 0111001，則所加校驗(yàn)位應(yīng)為1。5邏輯函數(shù) F=A+ A B 可化簡(jiǎn)為A+B。6寫(xiě)出題 22 圖示電路輸出函數(shù) F 的表達(dá)式F=A。7TTL 門的輸入端懸空，邏輯上相當(dāng)于接高電平。8邏輯電路按其輸出信號(hào)對(duì)輸入信號(hào)響應(yīng)的不同，可以分為 組合邏輯電路與時(shí)序邏輯電路兩大類。9由 n 個(gè)變量構(gòu)成的任何一個(gè)最大項(xiàng)有_2n-1 種變量取值使其值為 1。10正邏輯的或門可以是負(fù)邏輯的 與 門電路。11鐘控觸發(fā)器按邏輯功能可分為_(kāi)RS,D,JK,T 觸發(fā)器等四種。12時(shí)序邏輯電路在任一時(shí)刻的穩(wěn)定輸出不僅與當(dāng)時(shí)的輸入有關(guān)，而且_ 還與過(guò)去時(shí)刻的電路狀態(tài)有關(guān)。13邏輯函數(shù) F=A+ A B 可化簡(jiǎn)為A

6、+B。14邏輯函數(shù) F=A B + A B 的對(duì)偶函數(shù) F=_ ( A + B )( A + B) 。15RS、JK、D 和 T 四種觸發(fā)器中，唯有RS觸發(fā)器存在輸入信號(hào)的約束條件。16構(gòu)成一個(gè)模 6 的同步計(jì)數(shù)器最少要_3 個(gè)觸發(fā)器。17門電路中衡量帶負(fù)載能力的參數(shù)稱為扇出系數(shù) N0。18正邏輯的或非門電路等效于負(fù)邏輯的與非門電路。19 圖 示 觸 發(fā) 器 的 特 征 方 程 為 Q n+1 = Q n + A 。20n 位觸發(fā)器構(gòu)成的環(huán)形計(jì)數(shù)器，也是一個(gè)n分頻電路。21存在空翻現(xiàn)象的觸發(fā)器是_ 電位式 觸發(fā)器。22組成一個(gè)模為 60 的計(jì)數(shù)器，至少需要6個(gè)觸發(fā)器。三、計(jì)算化簡(jiǎn)題1.用卡諾圖

7、法化簡(jiǎn)函數(shù) F(A，B，C，D)=BC+D+ D(B + C )(AD+B),求出最簡(jiǎn)“與或”表 達(dá)式。解：2.用卡諾圖法化簡(jiǎn)函數(shù) F(A，B，C，D)=m(1,5,6,7,11,12,13,15)，求出最簡(jiǎn)“與或”表 達(dá)式。解：3將邏輯函數(shù) F 化簡(jiǎn)為最簡(jiǎn)“與或”表達(dá)式。F (A, B,C ) = A( B + C )( A + B + C )ABC解：4(1)用代數(shù)法將函數(shù) F 化為最簡(jiǎn)與或式。F=(A+B)(A+ B )( A +B)+ABC( A + B + C ) (2)用卡諾圖法化簡(jiǎn)函數(shù) P。P = B(AD + AD) + BC + C(AD + AD)解：5試寫(xiě)出圖所示 ROM

8、 陣列邏輯圖輸出函數(shù) Fl、F2 的表達(dá)式，并說(shuō)明分別與什么門電路的邏輯功能等效。(3 分)解：-第 6 頁(yè) 共 12 頁(yè) -6.分析下列邏輯電路，寫(xiě)出輸出函數(shù) F 的表達(dá)式。a,b,c 有哪些取值組合使 F 為 1。解：四、分析設(shè)計(jì)題1.分析下圖所示邏輯電路的功能，并請(qǐng)用異或門完成該功能。解：2.分析下圖所示的 PLA 陣列邏輯圖，設(shè) A1A0，B1B0 均為兩位二進(jìn)制數(shù)，寫(xiě)出輸出函數(shù) 表達(dá)式，且說(shuō)明該電路功能。-第 8 頁(yè) 共 12 頁(yè) -解：3.分析下列 ROM 陣列邏輯圖。請(qǐng)寫(xiě)出函數(shù) F1、F2 的表達(dá)式。解：4.試用較少的與非門和非門設(shè)計(jì)一個(gè)兩位二進(jìn)制數(shù)平方器，并畫(huà)出邏輯圖。輸入變量AB 表示一個(gè)兩位二進(jìn)制數(shù)，輸出 WXYZ 為四位二進(jìn)制數(shù)。輸入端只提供原變量。 解：-第 9 頁(yè) 共 12 頁(yè) -5.分析下列同步時(shí)序電路。(1)列出驅(qū)動(dòng)的方程、狀態(tài)方程。(2)當(dāng) x 輸入“1”時(shí)，列出 狀態(tài)轉(zhuǎn)換圖，說(shuō)明邏輯功能。解：6已知輸入信號(hào) A、B、C 及輸出函數(shù) P1，P2 的波形如圖所示。試列出函數(shù) P1，P2 的 真值表及表達(dá)式，并