NICompactRIO平臺(tái)硬件介紹

1、可重新配置的限制和采集系統(tǒng)NI CompactRIO關(guān)鍵字：,概覽NI CompactRIO是一種小巧而鞏固的工業(yè)化限制與采集系統(tǒng),利用可重新配置I/O ( RIO )FPGA技術(shù)實(shí)現(xiàn)超高性能和可自定義功能.NI CompactRIO包含一個(gè)實(shí)時(shí)處理器與可重新配置的FPGA芯片,適用于可靠的獨(dú)立嵌入式或分布式應(yīng)用系統(tǒng)；還包含熱插拔工業(yè)I/O模塊,內(nèi)置可與傳感器/調(diào)節(jié)器直接連接的信號(hào)調(diào)理.CompactRIO 展示了一種支持開放訪問低層硬件資源的低本錢架構(gòu).CompactRIO 嵌入式系統(tǒng)可以使用高效的 LabVIEW圖形 化編程工具進(jìn)行快速開發(fā).利用NI CompactRIO ,您可以快速建立

2、嵌入式限制與采集系 一統(tǒng),而且該系統(tǒng)的工作性能和優(yōu)化特性可與專門定制設(shè)計(jì)的硬件電路相媲美.CompactRIO 平臺(tái)包括帶有工業(yè)浮點(diǎn)處理器的cRIO-900x 和cRIO-901x實(shí)時(shí)限制器,其中cRIO-901x 系列的4槽和8槽可重配置機(jī)箱具有 1百萬或3百萬門FPGA.該平臺(tái) 還包括新型cRIO-907x 系列一一一種集成的限制器與機(jī)箱.CompactRIO C 系列模塊提供了各種類型的I/O,從城mV熱電偶輸入到250VAC/VDC通用數(shù)字輸入.用戶可以使用LabVIEW、LabVIEW 實(shí)時(shí)模塊和 LabVIEW FPGA模塊開發(fā) CompactRIO嵌入式系統(tǒng).CompactRIO

3、 可以有三種配置嵌入式系統(tǒng)(包括 CompactRIO集成限制器與機(jī)箱)、R系列擴(kuò)展系統(tǒng)和遠(yuǎn)程高速接口系統(tǒng).CompactRIO嵌入式系統(tǒng)CompactRIO 嵌入式系統(tǒng)包含一個(gè)實(shí)時(shí)嵌入式處理器、帶有可編程FPGA的4或8槽可重新配置的機(jī)箱和熱插拔工業(yè)I/O模塊.這種低本錢的嵌入式架構(gòu)支持開放訪問低層的硬件資源,以快速開發(fā)定制的獨(dú)立或分布式限制與采集系統(tǒng).CompactRIO R系列擴(kuò)展系統(tǒng)使用同樣的熱插拔工業(yè)I/O模塊,為PCI或PXI/ CompactPCI R系列FPGA設(shè)備提供高性能的信號(hào)調(diào)理和工業(yè)擴(kuò)展I/O.該擴(kuò)展系統(tǒng)為各種應(yīng)用增加了自定義的測(cè)量功能,如傳統(tǒng)的插入式數(shù)據(jù)采集、視覺、運(yùn)

4、動(dòng)和模塊化儀器等應(yīng)用.CompactRIO遠(yuǎn)程高速接口系統(tǒng)使用與其他 CompactRIO平臺(tái)相同的熱插拔I/O模塊,以實(shí) 現(xiàn)與Windows臺(tái)式機(jī)或筆記本電腦的高速接口. 嵌入式系統(tǒng)中的 90xx實(shí)時(shí)限制器為一個(gè)支 持高達(dá)50 MB/s數(shù)據(jù)傳輸速率的高速遠(yuǎn)程限制器所替代.低本錢的開放式架構(gòu)CompactRIO采用低功耗實(shí)時(shí)嵌入式處理器,以及一組高性能的RIO FPGA芯片.RIO核心內(nèi)置數(shù)據(jù)傳輸機(jī)制,負(fù)責(zé)將數(shù)據(jù)至傳輸嵌入式處理器以進(jìn)行實(shí)時(shí)分析、后續(xù)處理、數(shù)據(jù)記錄或者與聯(lián)網(wǎng)主機(jī)的通信. 利用LabVIEW FPGA的根本I/O功能,CompactRIO支持對(duì)每個(gè)I/O 模塊的輸入/輸出電路的直

5、接硬件訪問.所有 I/O模塊均包含內(nèi)置的連接、信號(hào)調(diào)理、轉(zhuǎn)換 電路如ADC或DAC 和一個(gè)可選配的隔離屏蔽.該設(shè)計(jì)展示了一種支持開放訪問低層硬件資源的低本錢架構(gòu).BNC或D-Sub連接器.通過每個(gè)CompactRIO I/O模塊都包含內(nèi)置的信號(hào)調(diào)理和螺旋接頭、在模塊中集成接線盒,大幅縮小了CompactRIO的尺寸,顯著降低了其現(xiàn)場(chǎng)連線本錢.現(xiàn)有多種類型的I/O可供使用,包括i80 mV熱電偶輸入、±10V同時(shí)采樣模擬輸入/輸出、高達(dá) 1A驅(qū)動(dòng)電流的24V工業(yè)數(shù)字I/O、帶有供編碼器使用的5V常規(guī)電源輸出的差分/TTL數(shù)字輸入和250Vrms的通用數(shù)字輸入.由于該模塊內(nèi)置有支持大電壓

6、范圍或工業(yè)信號(hào)類型的信 號(hào)調(diào)理電路,通常情況下,您可以將CompactRIO模塊與您白傳感器/調(diào)節(jié)器直接相連.而且,您可以利用 CompactRIO I/O模塊開發(fā)工具集創(chuàng)立您自己的模塊.關(guān)于可用模塊的更新 信息,敬請(qǐng)?jiān)L問 ni /compactrio.實(shí)時(shí)處理器CompactRIO 嵌入式系統(tǒng)特性在于其工業(yè)級(jí)的處理器以可靠和確定的方式執(zhí)行您的 LabVIEW 實(shí)時(shí)應(yīng)用.從數(shù)千種內(nèi)置的LabVIEW 函數(shù)中選擇適宜的函數(shù),您可以構(gòu)建面向?qū)崟r(shí)限制、分析、數(shù)據(jù)記錄和通信的多線程嵌入式系統(tǒng).限制器還具有一個(gè)10/100 Mb/s以太網(wǎng)口,可用于跨網(wǎng)絡(luò)的通信編程包括電子郵件和內(nèi)置網(wǎng)絡(luò) HTTP與文件F

7、TP 效勞器.利用遠(yuǎn)程面板網(wǎng)絡(luò)效勞器,您可以自動(dòng)發(fā)布用于多客戶端遠(yuǎn)程監(jiān)控或限制的嵌入式應(yīng)用的圖形化用戶界面前面板.該實(shí)時(shí)處理器還包括了1130VDC的雙電源輸入、一個(gè)用戶DIP開關(guān)、LED狀態(tài)指示燈、一個(gè)實(shí)時(shí)時(shí)鐘、看門狗定時(shí)器和其他高可靠的特性.可重新配置的機(jī)箱 可重新配置的機(jī)箱是 NI CompactRIO嵌入式系統(tǒng)的核心,包含 RIO FPGA內(nèi)核.該用戶定 義的RIO FPGA是對(duì)于您的限制邏輯、輸入 /輸出、定時(shí)、觸發(fā)和同步設(shè)計(jì)的一種利用定制硬件的實(shí)現(xiàn).RIO FPGA芯片與I/O模塊以星型拓?fù)湎噙B接,從而可以訪問每個(gè)模塊以實(shí)現(xiàn) 精確限制并在定時(shí)、觸發(fā)和同步等方面獲得極大的靈活性.通過

8、本地 PCI總線連接,實(shí)現(xiàn) 了 RIO FPGA與實(shí)時(shí)處理器間的高性能接口.可重新配置的機(jī)箱采用了相同的金屬架構(gòu),使得整個(gè)CompactRIO平臺(tái)同樣鞏固.集成的限制器與機(jī)箱集成的配置將嵌入式實(shí)時(shí)限制器與包含有 FPGA的機(jī)箱組合在獨(dú)立的單元之中.這樣的配 置提供了模塊化限制器與機(jī)箱的所有功能特性, 并進(jìn)行了本錢優(yōu)化以使得該系統(tǒng)非常適合大 容量的應(yīng)用.可重新配置的I/O (RIO )技術(shù)借助NI RIO技術(shù),您可以利用可重新配置的 FPGA芯片與LabVIEW圖形化開發(fā)工具定制 您自己的測(cè)量硬件電路.現(xiàn)在您可以利用可重新配置的FPGA技術(shù),自動(dòng)合成高度優(yōu)化的電子電路來執(zhí)行您的輸入/輸出、通信或

9、限制應(yīng)用.T現(xiàn)場(chǎng)可編程門陣列FPGA FPGA設(shè)備憑借其性能、可重配置性、小尺寸和較低的工程開發(fā)本錢等特性,為限制與采集 系統(tǒng)的廠商廣泛采用.由于電子設(shè)計(jì)工具的復(fù)雜性,基于 FPGA的設(shè)備通常是由廠商而不 是用戶來定義.現(xiàn)今,您可以利用用戶可編程的FPGA構(gòu)建高度優(yōu)化的可重新配置的限制與采集系統(tǒng),而不必了解專門的硬件設(shè)計(jì)語言,如 VHDL.利用CompactRIO ,您可以在硅 片上設(shè)計(jì)定制您自己的具有 25 ns定時(shí)/觸發(fā)精度的限制或采集電路.I 二 QoODcooQa OQQQ口02 口0口 口 B 口02I： 口00口00.H woo耳力000力 B tsp 苦0口口 2-ooQofH

10、-t:FPGA設(shè)備的特色在于一個(gè)帶有可配置的邏輯組塊 CLB 陣列的可重新配置的數(shù)字架構(gòu), 該陣列被外圍I/O模塊所環(huán)繞.利用可編程的互連開關(guān)與接線路由,可以實(shí)現(xiàn)信號(hào)在FPGA矩陣內(nèi)的任意方式路由.CompactRIO提供4槽和8槽機(jī)箱,可選用1百萬或3百萬門FPGA性能、尺寸與重量利用LabVIEW FPGA軟件與可重新配置的硬件技術(shù),您可以利用 CompactRIO構(gòu)建超高性 能的限制與采集系統(tǒng).FGPA電路是一種并行處理的、可重新配置的計(jì)算引擎,在芯片硅電 路上執(zhí)行您的LabVIEW 應(yīng)用程序.您可以在硅片上設(shè)計(jì)定制您自己的具有25 ns定時(shí)/觸發(fā)精度的限制或采集電路.LabVIEW F

11、PGA提供了大量的內(nèi)置函數(shù),可用于模擬閉環(huán)PID控制、5階FIR濾波器、一維查找表、線性插值、過零檢測(cè)和正弦波的直接數(shù)字合成.利用嵌入式RIO FPGA硬件,您可以實(shí)現(xiàn)超過 100 kS/s循環(huán)速率的多循環(huán)模擬 PID限制系 統(tǒng).可以實(shí)現(xiàn)循環(huán)速率高達(dá) 1 MS/s的數(shù)字限制系統(tǒng),并可以以 40 MHz (25 ns)周期速率 的單個(gè)while循環(huán)評(píng)估布爾邏輯的多個(gè)層次. 鑒于RIO核心的并行本質(zhì),添加額外的計(jì)算并 不會(huì)必然降低FPGA應(yīng)用的執(zhí)行速率.尺寸與重量CompactRIO專為惡劣環(huán)境和較小空間的應(yīng)用設(shè)計(jì).對(duì)于許多類似的嵌入式應(yīng)用,尺寸、重 量和I/O通道密度均是關(guān)鍵的設(shè)計(jì)需求.利用 F

12、PGA設(shè)備的卓越性能和較小尺寸,CompactRIO能夠在一個(gè)緊湊、鞏固的封裝中提供前所未有的限制與采集水平.4槽可重新配置的嵌入式系統(tǒng)尺寸為 179.6*88.1*88.1 mm (7.07*3.47*3.47 英寸),重量?jī)H為 1.58 kg(3.47 lb).對(duì)于布滿32通道I/O模塊的8槽系統(tǒng),其通道重量密度為 9.7 g/ch (0.34 oz/ch), 通道體積密度為 8.2 cm3/ch (0.50 in.3/ch).尺寸 4憎170.6*90,1*09.1 mm< 7.07*3.47*3.47 in.5尺寸 口懵274*98.1 9.1 mmC 10.79*3.47*3,

13、+7 in. J重量4槽,典駕J1.58 kac 3.4 7重量?4糟,典型2 48kgC 5 46 lb)通道重量密度曬道模塊3S.7g/ch( 1.37 oz/ch)逋道體和密度網(wǎng)道模塊32.9 cm3fch( 2.01 in,3/ch)通道重量空度重通道模塊】97g/ch( 0.34 山小)通道體和密度32逋道模塊a.2cm3rch( o.50in 3/cri)超高標(biāo)準(zhǔn)工業(yè)認(rèn)證與評(píng)級(jí)CompactRIO是一種可重新配置的嵌入式系統(tǒng),它組合了可靠、獨(dú)立的嵌入式功能與適合惡劣工業(yè)環(huán)境下操作的超高標(biāo)準(zhǔn)工業(yè)認(rèn)證與評(píng)級(jí).模塊化CompactRIO系統(tǒng)適合-4070 c-40-158 下的操作溫度范

14、圍、能反抗50 g沖擊并可以支持危險(xiǎn)環(huán)境或存在爆炸危險(xiǎn)的環(huán)境Class I,Division 2 .大局部I/O模塊能夠反抗高達(dá) 2300Vrms瞬態(tài)隔離電壓和 250 Vrms 持續(xù)隔離電壓.每個(gè)部件都通過了各種國(guó)際平安、電磁兼容性 EMC 和環(huán)境認(rèn)證與評(píng)級(jí).如欲查詢每個(gè)設(shè)備的工業(yè)認(rèn)證與其他技術(shù)文檔,敬請(qǐng)查閱操作指南手冊(cè).請(qǐng)?jiān)L問以獲得更多信息.? -4070 C -40-158 下的操作溫度范圍 一一模塊化系統(tǒng)? -20-50 C -4-122 下的操作溫度范圍 一一集成系統(tǒng)? 高達(dá)2300 Vrms瞬態(tài)隔離電壓? 50 g沖擊評(píng)級(jí)? 國(guó)際平安、EMC和環(huán)境認(rèn)證? 面向危險(xiǎn)環(huán)境的 Class

15、 I,Division 2評(píng)級(jí)? 11-30VDC雙電源輸入、低功耗典型功耗為7-10W模塊化系統(tǒng)?19-30VDC單輸入輸入 一一集成系統(tǒng)CompactRIO R系列擴(kuò)展系統(tǒng)在此配置下,CompactRIO擴(kuò)展機(jī)箱可以被連接到PCI或PXI接口的R系列FPGA設(shè)備的數(shù)字端口.R系列設(shè)備可以安裝在任何運(yùn)行Windows或LabVIEW 實(shí)時(shí)操作系統(tǒng)之一的臺(tái)式機(jī)或PXI計(jì)算機(jī)系統(tǒng)中.RIO FPGA位于R系列設(shè)備上,同時(shí) CompactRIO將R系列設(shè)備上的單個(gè)數(shù)字端口轉(zhuǎn)換為一個(gè)高性能的擴(kuò)展I/O與信號(hào)調(diào)理系統(tǒng).Windows主機(jī)CPU或PXIRT限制器為模擬限制、分析或硬件在環(huán) HIL仿真提供

16、高性能的處理水平.R系列RIO設(shè)備與CompactRIO機(jī)箱提供高速信號(hào)調(diào)理后的輸入、輸出、通信和限制水平,以及前所未 有的靈活性與優(yōu)化性能._ J * riaairi v b w v 1 viaaMaaHBa-iiiiia noa niri! ! air *DigitalR Series Expansion ChassisR系列擴(kuò)展機(jī)箱cRIO-9151 4槽R系列擴(kuò)展機(jī)箱直接連接到直接連到PXI-7831R、PXI-7811R或者PCI-7831R等PXI或PCI接口的R系列設(shè)備上.在這種配置情況下,FGPA位于R系列設(shè)備上,同時(shí)CompactRIO I/O模塊提供工業(yè)I/O、隔離和信號(hào)調(diào)

17、理功能.利用 PXI-7831R或PCI-7831R, 每一塊R系列設(shè)備都可以連接到2個(gè)R系列擴(kuò)展機(jī)箱,即最多 8個(gè)I/O模塊上.利用PXI-7811R ,每一塊R系列設(shè)備都可以連接到 4個(gè)R系列擴(kuò)展機(jī)箱,即最多 16個(gè)I/O模塊CompactRIO R系列擴(kuò)展系統(tǒng)的操作系統(tǒng)選項(xiàng)CompactRIO R系列擴(kuò)展系統(tǒng)可以與運(yùn)行Windows或者LabVIEW 實(shí)時(shí)操作系統(tǒng)的臺(tái)式機(jī)或者PXI計(jì)算機(jī)系統(tǒng)配合使用.NI公司的LabVIEW Real-Time Module 7.1及以上版本軟件支持將標(biāo)準(zhǔn)的臺(tái)式機(jī)作為L(zhǎng)abVIEW實(shí)時(shí)目標(biāo).需要更多實(shí)時(shí)配置平臺(tái)選型的信息,請(qǐng)?jiān)L問網(wǎng)頁 ni /realti

18、me.CompactRIO遠(yuǎn)程高速接口系統(tǒng)在這種配置下,NI公司的cRIO-9052型高速遠(yuǎn)程限制器代替了cRIO-900x型實(shí)時(shí)限制器,提供了從任意的 NI cRIO-910x可重新配置機(jī)箱到便攜式電腦、PXI系統(tǒng)或者PC機(jī)的高速接 口.利用NI cRIO-9052 ,工程師們可以從 CompactRIO機(jī)箱內(nèi)的FPGA獲得高達(dá)50MB/S的 接口速度.對(duì)于需要利用 CompactRIO中FPGA的靈活性并且要求與便攜式電腦或PC機(jī)高速接口的應(yīng)用而言,cRIO-9052是一個(gè)遠(yuǎn)程的、可重新配置的理想解決方案.用戶可以選擇 使用CompactRIO高速遠(yuǎn)程系統(tǒng)連接到運(yùn)行LabVIEW Wind

19、ows應(yīng)用程序的便攜式電腦、PC機(jī)或者PXI系統(tǒng)上,也可以連接到運(yùn)行LabVIEW Real-Time應(yīng)用程序的PC機(jī)或者PXI系統(tǒng)上.LabVIEW Real-Time ETS 用于ETS的LabVIEW Real-Time提供種類最多的PXI機(jī)箱、限制器和內(nèi)插式模塊,用于數(shù) 據(jù)采集、機(jī)器視覺、運(yùn)動(dòng)限制、模塊化儀器以及工業(yè)網(wǎng)絡(luò) CAN、GPIB、串行接口等.腳墻處理器RAM?最大,PXI-8145 燈266WHz Penlium MMX128 MB, DRAMPXI-ei75 RTS65MH? Pentium III512MB.SDRAJV1PXI-617E RT1 2 GHz Pentiu

20、m III512 MB, SDRAMFXI-8186 RT2.2 GHz Pentium 4-Ml1 GB. DDR SDRAMPXI-6167 RT25 GHzPentiurn4-M1 GB, DDR SDRAM實(shí)時(shí)限制應(yīng)用設(shè)計(jì)可重新配置的限制和采集系統(tǒng)通常包含四個(gè)主要局部：?用于輸入、輸出、通信和限制的RIO FPGA核心應(yīng)用程序?用于浮點(diǎn)限制、信號(hào)處理、分析和點(diǎn)對(duì)點(diǎn)決策的嚴(yán)格定時(shí)循環(huán)?用于嵌入式數(shù)據(jù)記錄、遠(yuǎn)程面板Web界面和以太網(wǎng)/串口通信的普通優(yōu)先級(jí)循環(huán)?用于遠(yuǎn)程圖形化用戶界面、歷史數(shù)據(jù)記錄及后續(xù)處理的網(wǎng)絡(luò)化主機(jī)電腦用戶可以根據(jù)應(yīng)用需求來決定實(shí)現(xiàn)一個(gè)或所有的應(yīng)用局部.Host PCUs

21、erInterfaceIGU訃CompactRIO Real-TimeControllerOutputNormal PriorityLoopCommu nication.DdUlogginglTime CriticalLoop|FPGALabVIEW FPGA Module 軟件LabVIEW 和LabVIEW FPGA Module 軟件實(shí)現(xiàn)了對(duì) NI RIO硬件上的FPGA芯片進(jìn)行圖形化 開發(fā).利用LabVIEW FPGA Module 軟件,用戶可以在運(yùn)行 Windows系統(tǒng)的主機(jī)電腦上開發(fā)FPGA應(yīng)用程序,然后 LabVIEW 編譯并在硬件中實(shí)現(xiàn)代碼.使用 LabVIEW FPGA M

22、odule , 用戶可以在不了解硬件設(shè)計(jì)或VHDL的情況下定義個(gè)性化的I/O和限制硬件電路.對(duì)FPGA進(jìn)行圖形化編程使得 LabVIEW用戶合成自定義的測(cè)量電路,而且其工作性能和優(yōu)化特性可 與專門定制設(shè)計(jì)的硬件電路媲美.重要的嵌入式系統(tǒng)開發(fā)者工具LabVIEW FPGA Module、LabVIEW Real-Time Module 和用于 Windows 開發(fā)環(huán)境的 LabVIEW 為加速開發(fā)高級(jí)、可靠且性能高度優(yōu)化的可重新配置嵌入式系統(tǒng)提供了大量的工具和技術(shù).嵌入式工程治理者? FPGA硬件目標(biāo)配置和自動(dòng)模塊查找? CompactRIO模塊和I/O通道別名治理? FPGA應(yīng)用程序flash

23、存儲(chǔ)器下載和自動(dòng)加載配置LabVIEW FPGA開發(fā)環(huán)境?用于模擬輸入/輸出、數(shù)字輸入/輸出和I/O屬性節(jié)點(diǎn)/方法節(jié)點(diǎn)的FPGA設(shè)備I/O?中斷IRQ生成和同步功能? 40MHz單個(gè)定時(shí)循環(huán),以 25ns的時(shí)間間隔執(zhí)行代碼?利用while循環(huán)、順序結(jié)構(gòu)、條件結(jié)構(gòu)、for循環(huán)和其他執(zhí)行限制結(jié)構(gòu)的并行處理? FPGA的FIFO數(shù)據(jù)緩存和存儲(chǔ)器讀/寫?使用40MHz FPGA時(shí)基的循環(huán)定時(shí)器/計(jì)數(shù)器25ns定時(shí)脈沖、微秒或毫秒級(jí)分辨率?布爾邏輯、比擬、數(shù)值計(jì)算、飽和算數(shù)函數(shù)和逐位數(shù)據(jù)操作函數(shù)? HDL接口節(jié)點(diǎn)用于集成非 LabVIEW IP核?非線性系統(tǒng)和包括 PID和五階FIR濾波器的離散線性限制

24、函數(shù)?一維查找表、線性插值、過零檢測(cè)和直接數(shù)字合成正弦波發(fā)生器LabVIEW實(shí)時(shí)開發(fā)環(huán)境?目標(biāo)配置選項(xiàng),包含應(yīng)用程序啟動(dòng)運(yùn)行設(shè)置和開發(fā)、Web、遠(yuǎn)程面板和文件效勞器訪問?開放的翻開FPGA VI引用的函數(shù)用于有規(guī)劃的比特流下載、通信接口引用和程序啟動(dòng)?利用FPGA產(chǎn)生中斷IRQ確實(shí)定性實(shí)時(shí) while循環(huán)線程同步? FPGA前面板控件/顯示器讀/寫傳輸?shù)臄?shù)據(jù)?用于整數(shù)到浮點(diǎn)數(shù)工程單元轉(zhuǎn)換的數(shù)據(jù)縮放/映射函數(shù)?實(shí)時(shí)FIFO數(shù)據(jù)緩沖?定時(shí)時(shí)間循環(huán)結(jié)構(gòu)用于多速率確定性限制?浮點(diǎn)PID、定點(diǎn)特性描述、增益調(diào)度和速率限制器函數(shù)?模糊邏輯限制、連續(xù)和離散線性系統(tǒng)和非線性系統(tǒng)及二維查找表函數(shù)?點(diǎn)對(duì)點(diǎn)信號(hào)生成、時(shí)域分析、頻域變換和譜分析、濾波器、統(tǒng)計(jì)、曲線擬合/插值、線性代數(shù)、矩陣/向量操作? SMTP E-mail > TCP/IP、UDP、IrDA、DataSocket 和 VISA RS232 串行編程