FPGA器件在嵌入式系統(tǒng)中的配置方式的探討_第1頁
免費預(yù)覽已結(jié)束,剩余1頁可下載查看

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認(rèn)領(lǐng)

文檔簡介

1、fpga器件在嵌入式系統(tǒng)中的配置方式的探討在當(dāng)今商業(yè)競爭日益加強的環(huán)境中,產(chǎn)品是否便于現(xiàn)場升級和是否便于靈便運用,成為商家快速占據(jù)市場的關(guān)鍵因素。在這種背景下,alter公司開發(fā)的基于sram lut結(jié)構(gòu)的器件得到了廣泛應(yīng)用?,F(xiàn)場可編程門陣列fpga(field programmable gate array)是一種高密度可編程規(guī)律器件,其規(guī)律功能是通過把設(shè)計生成的數(shù)據(jù)文件配置進芯片內(nèi)部的靜態(tài)配置數(shù)據(jù)存儲器(sram)來實現(xiàn)的,具有可重復(fù)編程性,可以靈便實現(xiàn)各種規(guī)律功能。因為sram的易失性,每次系統(tǒng)上電時必需重新配置數(shù)據(jù),即icr(in-circuit reconfigurability)。

2、惟獨在數(shù)據(jù)配置正確的狀況下,系統(tǒng)才干正常工作。因此需要外接rom保存其配置數(shù)據(jù)。fpga的配置是有時序要求的,假如fpga本身不能控制配置時序,就需要外部配置器件來舉行時序控制。以公司的fpga為例,因其本身不能控制時序,就有專用的epc系列配置器件供其用法。在系統(tǒng)中,由于含有微處理器,可以用法微處理器產(chǎn)生配置時序,將保存在系統(tǒng)rom中的配置數(shù)據(jù)存儲到fpga中。所以沒有須要用法專用的epc系列配置器件來配置fpga。這樣不僅節(jié)省了成本,還有效地縮小了系統(tǒng)體積。本文重點研究在嵌入式系統(tǒng)中fpga的配置計劃。2. fpga器件的配置方式altera公司生產(chǎn)的具有icr功能的fpga器件有flex

3、6000、flex10k、apex和acex等系列,它們可以用以下方式舉行配置:1. 用法專用epc配置器件,如epc16、epc8、epc2、epc1;2. 被動串行方式(ps),用法微處理器的串行接口;3. 被動并行同步方式(pps),用法微處理器的并行同步接口;4. 被動并行異步方式(ppa),用法微處理器的并行異步接口;5. 邊界掃描方式(jtag),用法jtag下載電纜。下面具體分析上述五種配置方式。用法epc配置器件時,首先將配置文件從計算機下載到epc配置器件中去,然后由epc配置器件控制配置時序?qū)pga舉行配置。epc配置器件有一次可編程和可擦寫編程型兩種:一次可編程型芯片只

4、能寫入一次,不適于開發(fā)階段反復(fù)調(diào)試、修改及產(chǎn)品的便利升級;可擦除編程型價格昂貴,且容量有限,對于容量較大的可編程規(guī)律器件,需要多片配置芯片組成菊花鏈舉行配置,增強了系統(tǒng)設(shè)計的難度。用法ps、pps、ppa方式配置時,配置文件事先是以二進制形式保存在系統(tǒng)rom中,然后通過微處理器將配置數(shù)據(jù)送進fpga中。ps是通過串行方式送到fpga中,pps是以并行方式送給fpga。fpga在其內(nèi)部將并行數(shù)據(jù)轉(zhuǎn)換成串行數(shù)據(jù),該數(shù)據(jù)轉(zhuǎn)換時需要外部配置時鐘的驅(qū)動。比較ps和pps,所用的配置時光幾乎相同,而ps的接口方式比較容易,所以嵌入式系統(tǒng)中通常挑選ps方式配置fpga。用法ppa方式配置數(shù)據(jù)時,微處理器將配

5、置數(shù)據(jù)以并行方式送給fpag,然后在fpga內(nèi)部舉行數(shù)據(jù)串行化處理。與pps不一樣的地方是串行化處理時不需要配置外部時鐘的驅(qū)動,但接口更復(fù)雜,工程中很少用法。邊界掃描方式需要銜接計算機,無法在現(xiàn)場用法,嵌入式系統(tǒng)中很少采納這種方式。通過上述的分析,在嵌入式系統(tǒng)中要用法fpga時,可以采納專用epc配置器件、ps、pps、ppa,但是ps、pps、ppa比專用epc配置更具成本和體積優(yōu)勢。在ps、pps、ppa中,ps又是最優(yōu)的通信方式。所以在嵌入式系統(tǒng)中,通常挑選ps被動串行方式來配置fpga。3. 嵌入式系統(tǒng)中fpga的配置設(shè)計3.1. ps方式配置時序在嵌入式系統(tǒng)中,微處理器可以產(chǎn)生配置時

6、序,能夠和fpga挺直通信,將rom中的配置文件傳輸?shù)絝pga的sram中去。通常用法ps被動串行方式舉行配置fpga,下面就通信中用法到的五根信號線的配置時序舉行解釋。五根信號線分離為nconfig、nstatus、conf_done、dclk、data,銜接微處理器的五個i/o口和對應(yīng)的fpga的引腳。 圖1 ps方式配置信號時序圖微處理器上的五個i/o端口銜接上述五個信號線。其中銜接nconfig、dclk、data端口設(shè)置成輸出態(tài),nstatus、conf_done端口設(shè)置成輸入態(tài)。當(dāng)微處理器開頭與fpga通信時,微處理器首先在nconfig上送出一個大于8m的負(fù)脈沖,并且檢測nsta

7、tus上的信號。當(dāng)fpga接收到nconfig上的下降沿時,快速將nstatus和conf_done拉低,并且保持低電平信號向來到nconfig抬高電平。當(dāng)nconfig上抬高電平后過1m,nstatus也將電平抬高,微處理器檢測到nstatus上的變幻后認(rèn)為fpga已經(jīng)做好了接收數(shù)據(jù)的預(yù)備。下一步微處理器將產(chǎn)生配置時鐘脈沖,配置時鐘的第一個升高沿起碼要比nstatus升高沿晚1m。又因為配置數(shù)據(jù)和配置時鐘升高沿同步,所以在配置時鐘升高沿發(fā)生之前,數(shù)據(jù)線必需已經(jīng)有了配置數(shù)據(jù)信號。配置數(shù)據(jù)是根據(jù)低位在前高位在后的挨次把數(shù)據(jù)送上數(shù)據(jù)線。當(dāng)全部數(shù)據(jù)都傳輸完畢后,conf_done線上電平被抬高以示配

8、置完畢。假如傳輸中浮現(xiàn)了異樣,fpga迫使nstatus拉低電平,微處理器一旦檢測到了這種現(xiàn)象將重新開頭配置。因為配置文件中已經(jīng)包含了fpga初始化的一些代碼,所以傳輸完配置文件后,fpga就可以正常工作了。3.2 配置電路設(shè)計嵌入式系統(tǒng)中fpga的ps方式配置方式電路設(shè)計2所示。左側(cè)的微處理器和flash、sdram組成了一個最基本的嵌入式系統(tǒng)。flash作為程序的存儲器,其中存儲著系統(tǒng)的囫圇應(yīng)用程序、配置程序和配置文件。sdram作為系統(tǒng)程序運行空間,可以有效地解決微處理器自身sram容量小的問題。4.系統(tǒng)軟件設(shè)計flash 中存儲的程序包括系統(tǒng)程序、配置程序、配置文件。系統(tǒng)加電后,微處理

9、器從flash的0地址的引導(dǎo)程序開頭運行,完成系統(tǒng)初始化后,微處理器將flash中的應(yīng)用程序移至到sdram中運行。因為目前嵌入式系統(tǒng)大多采納實時多任務(wù)操作系統(tǒng),所以設(shè)計時應(yīng)將配置程序放置在第一個運行的任務(wù)中,保證開機后就開頭運行。軟件設(shè)計時按照微處理器與fpga通信信號線上的時序要求來設(shè)計。首先初始化微處理器的端口,在p0引腳上產(chǎn)生一個20m的負(fù)脈沖,讀取p4引腳上的信號,假如是高電平就開頭數(shù)據(jù)預(yù)備,將數(shù)據(jù)讀出,通過位移操作以串行比特流把低位的數(shù)據(jù)送上p1引腳,通過p2產(chǎn)生一個時鐘升高沿。由于時鐘升高沿與數(shù)據(jù)傳送是同步的,這樣p1引腳上的信號就傳送到了fpga。再將讀出的數(shù)據(jù)右移位,將低位送

10、上p1引腳,在p2上再產(chǎn)生一個時鐘升高沿。如此循環(huán)下去,等讀出的一個字節(jié)傳送完畢時再讀取下一個字節(jié),按同樣的方式傳送出去。數(shù)據(jù)傳送的同時檢測p4(nstatus)是否為低,假如傳送過程中碰到錯誤,p4將為低,這樣系統(tǒng)需要重新配置。等到把數(shù)據(jù)傳送完畢后檢測p3引腳的狀態(tài),假如是高電平解釋配置勝利,假如是低電平則解釋配置失敗,系統(tǒng)需要重新配置。軟件設(shè)計語言可以挑選c,也可用匯編。開發(fā)過程中按照芯片的硬件本身特點,注重各方面的優(yōu)化。由于嵌入式系統(tǒng)中從sdram中讀取數(shù)據(jù)的速度很快,所以軟件設(shè)計時無須考慮從sdram到微處理器的傳輸速度問題。向fpga器件寫數(shù)據(jù)時,最低有效位居先。微處理器產(chǎn)生的配置時序可以通過給時序引腳發(fā)送凹凸電平來實現(xiàn)。5. 結(jié)論當(dāng)今嵌入式系統(tǒng)已應(yīng)用到各個領(lǐng)域中,因此無論成本還是體積上的優(yōu)化,都是很有須要的。用嵌入式系統(tǒng)本身的資源優(yōu)勢來完成其它部件的專

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論