FPGA中設(shè)計(jì)FSM實(shí)現(xiàn)TigerSHARC DSP link口加載

1、fpga中設(shè)計(jì)fsm實(shí)現(xiàn)tigersharc dsp link口加載tigersharc系列處理器是公司推出的高性能數(shù)字信號(hào)處理器，包含a ts101、adsp ts201、adsp ts202、adsp ts203。tigersharc系列處理器的link 口為處理器提供了迅速、自立的通信機(jī)制。link口的特點(diǎn)是點(diǎn)對(duì)點(diǎn)通信、協(xié)議比較容易、數(shù)據(jù)率較高，因而可以通過link口實(shí)現(xiàn)多片處理器構(gòu)成處理器系統(tǒng)。ts101的link口和ts20x系列處理器的link口有所不同。ts101的link口采納8位雙向數(shù)據(jù)線和三根控制線構(gòu)成，采納ts101 link協(xié)議可實(shí)現(xiàn)雙工通信；而ts20x系列處理器的l

2、ink口采納lvds技術(shù)(4 bit收、4 bit發(fā))，實(shí)現(xiàn)全雙工通信。盡管ts101的link口和ts20x的link口在物理和協(xié)議方面都不一樣，但在應(yīng)用上都可以實(shí)現(xiàn)數(shù)據(jù)的通信以及處理器的加載功能。1 信號(hào)處理系統(tǒng)結(jié)構(gòu)典型的采納tigersharc處理器的信號(hào)處理板銜接方式為：板(簇)內(nèi)采納cluster實(shí)現(xiàn)處理器銜接，板間采納link口實(shí)現(xiàn)處理器銜接。采納實(shí)現(xiàn)與tigersharc處理器link口的銜接可提高信號(hào)處理系統(tǒng)與其他系統(tǒng)銜接的靈便性。fpga通過link口與信號(hào)處理系統(tǒng)銜接，簡化了信號(hào)處理板卡的設(shè)計(jì)；同時(shí)因?yàn)閒pga靈便性及豐盛的接口資源，可以很便利實(shí)現(xiàn)與其他系統(tǒng)的銜接。采納fp

3、ga加載信號(hào)處理系統(tǒng)，只需修改與fpga銜接的flash中的程序就可以實(shí)現(xiàn)配置信號(hào)處理器系統(tǒng)中各處理器的程序。在加載完后，fpga還可以作為信號(hào)處理系統(tǒng)的接口板，使系統(tǒng)設(shè)計(jì)越發(fā)容易、高效。本文介紹一種基于fpga通過link口加載由ts101構(gòu)成的信號(hào)處理系統(tǒng)的辦法。fpga加載板和tigersharc信號(hào)處理系統(tǒng)銜接關(guān)系1所示。加載板采納ep2s60芯片作為處理器,外接128 mb flash和36 mb sram。flash用于存儲(chǔ)處理器的加載程序，sram作為緩存。fpga的4個(gè)link分離與tigersharc信號(hào)處理板上4個(gè)dsp的link0相連，信號(hào)處理板上4個(gè)dsp的link2分

4、離與下一個(gè)信號(hào)處理器的4個(gè)dsp的link0相連。采納這種辦法銜接多塊信號(hào)處理板構(gòu)成一個(gè)信號(hào)處理系統(tǒng)。tigersharc處理器每個(gè)link口都可以作為加載的端口，只需在kernel程序中將link號(hào)改成對(duì)應(yīng)的link口。2 加載文件結(jié)構(gòu)tigersharc處理器link口加載文件結(jié)構(gòu)2所示。加載文件由加載核、若干zero init或non-zero init加載數(shù)據(jù)塊及final init數(shù)據(jù)塊構(gòu)成。加載核沒有數(shù)據(jù)塊頭信息，zero init 和non-zero init數(shù)據(jù)塊頭都有1個(gè)標(biāo)簽字和1個(gè)目的地址，final init數(shù)據(jù)塊惟獨(dú)1個(gè)標(biāo)簽字。標(biāo)簽字各數(shù)據(jù)位的意義3所示。因?yàn)閘ink口

5、的銜接特點(diǎn)，link加載核不支持多處理器加載,因而link加載方式中不用法id。標(biāo)簽字的type和count指示了該塊數(shù)據(jù)的類型和長度。tigersharc加載文件以32 bit word為單位構(gòu)成(本文的word即指32 bit word)。3 加載狀態(tài)機(jī)的設(shè)計(jì)與實(shí)現(xiàn)因?yàn)閒lash的讀寫周期較長，設(shè)計(jì)中采納系統(tǒng)時(shí)鐘16分頻作為fpga中flash控制器的時(shí)鐘。挺直從flash中讀取數(shù)據(jù)無法保證dsp加載核(boot loader kernel)對(duì)程序數(shù)據(jù)的數(shù)據(jù)率要求，因而在設(shè)計(jì)中先將flash中的數(shù)據(jù)轉(zhuǎn)存到與fpga相連的sram中。sram讀出數(shù)據(jù)為32 bit，讀寫sram的數(shù)據(jù)率可以大

6、大超過link口的吞吐率。fpga中開拓2塊ram作為乒、乓ram緩存從sram中讀取數(shù)據(jù)，以保證fpga發(fā)送link的數(shù)據(jù)保持在就緒狀態(tài)，dsp加載核在任何時(shí)候取數(shù),fpga link都能提供有效數(shù)據(jù)。fpga發(fā)送到link模塊的信號(hào)為txwrite、txdata、txbp。加載狀態(tài)機(jī)按照txbp信號(hào)來推斷l(xiāng)ink口緩沖當(dāng)前狀態(tài)是忙還是空閑，只要為空閑狀態(tài)就往link緩沖中寫數(shù)據(jù)，從而保證了dsp加載核總能獵取有效數(shù)據(jù)。3.1 加載狀態(tài)機(jī)的設(shè)計(jì)fpga中加載有限狀態(tài)機(jī)狀態(tài)轉(zhuǎn)換暗示圖4所示。狀態(tài)解釋：s0：bootloader kernel state;s1:數(shù)據(jù)塊類型推斷；s2：non-ze

7、r init state;s3:zero init state;s4:final init state;s5:結(jié)束。當(dāng)需要加載時(shí)復(fù)位加載狀態(tài)機(jī)，在復(fù)位時(shí)設(shè)置計(jì)數(shù)器值。復(fù)位后，狀態(tài)機(jī)就進(jìn)入了s0狀態(tài)。s0狀態(tài)為發(fā)送dsp boot loader kernel給需要加載的dsp，長度為256 words。在該狀態(tài)下，link口需要發(fā)送dsp boot loader kernel給需要加載的dsp，數(shù)據(jù)發(fā)送完后（數(shù)據(jù)塊計(jì)數(shù)器count_packet為0），狀態(tài)轉(zhuǎn)入s1。s1狀態(tài)為上一數(shù)據(jù)塊結(jié)束，下一數(shù)據(jù)塊將要開頭發(fā)送的一個(gè)中間過渡狀態(tài)。在該狀態(tài)下推斷下一數(shù)據(jù)塊的類型，并計(jì)算下一數(shù)據(jù)塊的長度。按照標(biāo)簽

8、字tag word的type值轉(zhuǎn)換到s2、s3、s4中的某個(gè)狀態(tài)。當(dāng)s1狀態(tài)下type為1時(shí)，狀態(tài)機(jī)轉(zhuǎn)入s2。dsp收到這塊數(shù)據(jù)后，進(jìn)入non-zero init模式。s2狀態(tài)只需發(fā)送該數(shù)據(jù)塊，不需要對(duì)數(shù)據(jù)舉行non-zero init處理。該模式下,link口需要發(fā)送的數(shù)據(jù)為該數(shù)據(jù)塊標(biāo)簽字的count值加上數(shù)據(jù)塊頭的長度即2 words。該數(shù)據(jù)塊發(fā)送完后（數(shù)據(jù)塊計(jì)數(shù)器count_packet為0），狀態(tài)轉(zhuǎn)入s1。當(dāng)s1狀態(tài)下type為2時(shí)，狀態(tài)機(jī)轉(zhuǎn)入s3。dsp收到這塊數(shù)據(jù)后，進(jìn)入zero init state模式。該模式下加載程序數(shù)據(jù)塊惟獨(dú)數(shù)據(jù)塊頭，即標(biāo)簽字和目的地址2 words，后面即

9、為下一個(gè)數(shù)據(jù)塊頭。此時(shí)，狀態(tài)機(jī)只需發(fā)送這個(gè)數(shù)據(jù)塊頭，不需要舉行zero init處理。該數(shù)據(jù)塊發(fā)送完后(數(shù)據(jù)塊計(jì)數(shù)器count_packet為0),狀態(tài)轉(zhuǎn)入s1。當(dāng)s1狀態(tài)下type為0時(shí)，狀態(tài)機(jī)轉(zhuǎn)入s4。相應(yīng)地，dsp進(jìn)入到final init模式，完成加載核的自我籠罩。此時(shí)狀態(tài)機(jī)要發(fā)送的有效數(shù)據(jù)長度為257 words，即1 word final init標(biāo)簽字和256 words加載核自我籠罩程序。當(dāng)發(fā)送完final init加載數(shù)據(jù)，有效的加載程序已經(jīng)發(fā)送完。需要注重的是，加載核在取link口數(shù)據(jù)是啟動(dòng)dma傳輸?shù)?，而link口至內(nèi)/外部存儲(chǔ)器的dma是以4字組方式傳輸,因而當(dāng)程序不是

10、4字對(duì)齊時(shí)，發(fā)送的加載程序長度須以4字補(bǔ)齊。加載狀態(tài)機(jī)會(huì)按照加載文件自動(dòng)完成4字補(bǔ)齊，發(fā)送的長度為將程序4字補(bǔ)齊后的長度，以滿足link口dma的時(shí)序要求。當(dāng)s4狀態(tài)下數(shù)據(jù)塊計(jì)數(shù)器count_packet為0時(shí),狀態(tài)機(jī)轉(zhuǎn)入s5，加載1個(gè)dsp結(jié)束。當(dāng)狀態(tài)機(jī)轉(zhuǎn)入s5時(shí)，fpga 的加載狀態(tài)機(jī)已實(shí)現(xiàn)了通過link口對(duì)dsp的加載過程。為了實(shí)現(xiàn)信號(hào)處理系統(tǒng)中全部板卡的加載，第一塊信號(hào)處理板要完成對(duì)其次塊信號(hào)處理板卡的加載。link板卡的級(jí)聯(lián)關(guān)系見圖1，fpga加載完第一塊板的dsp后，等待dsp運(yùn)行起來，而后通過link口發(fā)送其次塊板的加載程序給第一塊板。第一塊板收到其次塊板的加載程序后，可以實(shí)現(xiàn)對(duì)

11、其次塊板的加載。采納同樣的辦法就可以實(shí)現(xiàn)級(jí)聯(lián)的每塊板卡的每個(gè)dsp的加載功能。3.2 signal tap采集加載過程采納signal tap采集加載開頭、中間狀態(tài)轉(zhuǎn)換和加載結(jié)束的結(jié)果分離5"7所示。圖中各信號(hào)的意義如下：boot_dsp0_en、boot_dsp1_en:分離是加載第一塊信號(hào)處理板dsp0、dsp1的使能信號(hào)。txdata、txwrite_ba_int、txbp：分離是link模塊控制端輸入數(shù)據(jù)、寫控制信號(hào)、緩沖滿信號(hào)count_packet的數(shù)據(jù)塊計(jì)數(shù)器。tag_count、tag_type：分離是標(biāo)簽字的count和type值。state_fsm：狀態(tài)機(jī)的當(dāng)前狀

12、態(tài)。rst_state：狀態(tài)機(jī)復(fù)位控制信號(hào)。l0_lxdata、l0_lxclkout、l0_lxclkin：分離是fpga的link0端口接口數(shù)據(jù)、時(shí)鐘/應(yīng)答輸出、時(shí)鐘/應(yīng)答輸入。圖中采樣時(shí)鐘為link模塊輸入時(shí)鐘，1個(gè)周期link口發(fā)送1 b數(shù)據(jù)。因?yàn)闋顟B(tài)機(jī)采納的是邊發(fā)送link數(shù)據(jù)邊解譯加載數(shù)據(jù)的辦法，因而狀態(tài)機(jī)狀態(tài)轉(zhuǎn)換過程要滯后發(fā)送數(shù)據(jù)4個(gè)周期(1 word),通過在發(fā)送dsp boot loader kernel這個(gè)狀態(tài)計(jì)數(shù)值多4個(gè)字而在final init過程計(jì)數(shù)值少4個(gè)字來實(shí)現(xiàn)對(duì)齊。圖5為加載開頭，state_fsm狀態(tài)為0，此時(shí)fpga發(fā)送dsp boot loader ker

13、nel給tigersharc dsp。加載開頭時(shí)計(jì)數(shù)值為0x403 bytes，共發(fā)送0x404 bytes數(shù)據(jù)。如前所述，在發(fā)送dsp boot loader kernel時(shí)比其實(shí)際長度0x400 bytes多4 bytes。圖6為加載中間加載過程，state_fsm狀態(tài)依次為3、1、3、1、2。當(dāng)state_fsm為第一個(gè)1時(shí),tag_type為2、tag_count為3,標(biāo)記下一個(gè)狀態(tài)為zero init state。此狀態(tài)下fpga需要發(fā)送2 words， 因而count_packet為0x6(count_packet為0占了2個(gè)周期)。當(dāng)state_fsm為其次個(gè)1時(shí)，tag_type為1、tag_count為4，標(biāo)記下一個(gè)狀態(tài)為non-zero init state，此狀態(tài)下fpga需要發(fā)送4 words數(shù)據(jù)和2 words數(shù)據(jù)塊頭，因而從今時(shí)count_packet為0x16（count_packet為0占了2個(gè)周期）。7所示，當(dāng)state_fsm為4且計(jì)數(shù)值為0時(shí),state_fsm轉(zhuǎn)為5、boot_dsp0_en從1變?yōu)?，此時(shí)加載dsp0結(jié)束。dsp0加載結(jié)束后fpga產(chǎn)生一個(gè)狀態(tài)復(fù)位信號(hào)rst_state使?fàn)顟B(tài)機(jī)復(fù)位，而后boot_dsp1_