修改 第6章_微機(jī)的存儲(chǔ)器

1、1第六章第六章 微機(jī)的存儲(chǔ)器微機(jī)的存儲(chǔ)器2 存儲(chǔ)器（Memory）是計(jì)算機(jī)的重要組成部件，用來(lái)存放數(shù)據(jù)和程序的。有了存儲(chǔ)器，計(jì)算機(jī)才具有記憶信息的功能，并把計(jì)算機(jī)要執(zhí)行的程序、所要處理的數(shù)據(jù)以及處理的結(jié)果存儲(chǔ)在計(jì)算機(jī)中，使計(jì)算機(jī)能自動(dòng)工作。3 根據(jù)存取方式的不同，半導(dǎo)體存儲(chǔ)器可以分為： 1、隨機(jī)存取存儲(chǔ)器RAM(Random Access Memory) 2、只讀存儲(chǔ)器ROM(Read Only Memory)兩大類。 4隨機(jī)存儲(chǔ)器隨機(jī)存儲(chǔ)器 1、信息可以隨時(shí)寫入或讀出、信息可以隨時(shí)寫入或讀出 ，關(guān)閉電源后所存信息將全部丟失。它通常用來(lái)暫存運(yùn)行的程序和數(shù)據(jù)。2、根據(jù)存儲(chǔ)電路的性質(zhì)，RAM又可進(jìn)

2、一步分為靜態(tài)靜態(tài)RAM和動(dòng)態(tài)RAM兩種類型。靜態(tài)RAM采用雙穩(wěn)電路存儲(chǔ)信息雙穩(wěn)電路存儲(chǔ)信息，而動(dòng)態(tài)RAM是以電容上的電荷存儲(chǔ)信息電容上的電荷存儲(chǔ)信息。 3、靜態(tài)RAM存取時(shí)間短，外部電路簡(jiǎn)單，便于使用 。4、動(dòng)態(tài)RAM的集成度更高、功耗和價(jià)格更低，但由于動(dòng)態(tài)RAM中的信息會(huì)隨電容上電荷的泄漏而丟失，所以動(dòng)態(tài)RAM必須定時(shí)刷新定時(shí)刷新。 5只讀存儲(chǔ)器（一）只讀存儲(chǔ)器（一） ROM是一種在工作過(guò)程中只能讀不能寫的非易失性存儲(chǔ)器，掉是一種在工作過(guò)程中只能讀不能寫的非易失性存儲(chǔ)器，掉電后其所存信息不會(huì)丟失，通常用來(lái)存放固定不變的程序和數(shù)據(jù)，電后其所存信息不會(huì)丟失，通常用來(lái)存放固定不變的程序和數(shù)據(jù)，如引

3、導(dǎo)程序、基本輸入輸出系統(tǒng)如引導(dǎo)程序、基本輸入輸出系統(tǒng)(BIOS)程序等。程序等。61. 固定固定ROM (掩模掩模ROM)：又稱為固定存儲(chǔ)器。又稱為固定存儲(chǔ)器。只讀存儲(chǔ)器（二）只讀存儲(chǔ)器（二）由器件制造廠家根據(jù)用戶事先編好的機(jī)器碼程序，把由器件制造廠家根據(jù)用戶事先編好的機(jī)器碼程序，把 0、1 信息存儲(chǔ)在掩模圖形信息存儲(chǔ)在掩模圖形中而制成的中而制成的ROM芯片。芯片。這種芯片制成以后，它的存儲(chǔ)矩陣中每個(gè)這種芯片制成以后，它的存儲(chǔ)矩陣中每個(gè)MOS管所存儲(chǔ)的信息管所存儲(chǔ)的信息0或或1被固定下來(lái)，被固定下來(lái)，不能再改變，而不能再改變，而只能讀出只能讀出。如果要修改其內(nèi)容，只有重新制作。如果要修改其內(nèi)容

4、，只有重新制作。只適用于大批量生產(chǎn)，不適用于科學(xué)研究。只適用于大批量生產(chǎn)，不適用于科學(xué)研究。72. 一次性可編程一次性可編程ROM (PROM)：只讀存儲(chǔ)器（三）只讀存儲(chǔ)器（三）83. 可擦除、可再編程的只讀存儲(chǔ)器可擦除、可再編程的只讀存儲(chǔ)器只讀存儲(chǔ)器（四）只讀存儲(chǔ)器（四）9只讀存儲(chǔ)器（五）只讀存儲(chǔ)器（五） 紫外線擦除可編程紫外線擦除可編程ROM (EPROM)： 用于產(chǎn)品開(kāi)發(fā)。用于產(chǎn)品開(kāi)發(fā)。10 電可擦除可編程電可擦除可編程ROM (E2PROM)： 只讀存儲(chǔ)器（六）只讀存儲(chǔ)器（六）EEPROM，可重復(fù)擦寫，并且擦除的速度要快的多。，可重復(fù)擦寫，并且擦除的速度要快的多。電擦除過(guò)程就是改寫過(guò)程

5、，只要通過(guò)廠商提供的專用刷新程序就電擦除過(guò)程就是改寫過(guò)程，只要通過(guò)廠商提供的專用刷新程序就可以輕而易舉地改寫芯片內(nèi)部的內(nèi)容，徹底擺脫了可以輕而易舉地改寫芯片內(nèi)部的內(nèi)容，徹底擺脫了EPROM 擦除擦除器和編程器的束縛。器和編程器的束縛。 它具有它具有ROM的非易失性，又具備類似的非易失性，又具備類似RAM的功能，可隨時(shí)改寫。的功能，可隨時(shí)改寫。114. 快閃存儲(chǔ)器快閃存儲(chǔ)器 (Flash Memory)：只讀存儲(chǔ)器（七）只讀存儲(chǔ)器（七）存儲(chǔ)器中數(shù)據(jù)的擦除和寫入是分開(kāi)進(jìn)行的，數(shù)據(jù)寫入方式與存儲(chǔ)器中數(shù)據(jù)的擦除和寫入是分開(kāi)進(jìn)行的，數(shù)據(jù)寫入方式與EPROM相同，一般一只芯片可以擦除相同，一般一只芯片可以

6、擦除/寫入寫入100萬(wàn)次以上。萬(wàn)次以上。是一種不需要電力就能保存資料的可重寫的記憶體。市面上的儲(chǔ)存卡、是一種不需要電力就能保存資料的可重寫的記憶體。市面上的儲(chǔ)存卡、U盤、盤、MP3播放器、數(shù)碼照相機(jī)和部分手機(jī)都是使用閃存。播放器、數(shù)碼照相機(jī)和部分手機(jī)都是使用閃存。12半導(dǎo)體存儲(chǔ)器主要性能指標(biāo)（半導(dǎo)體存儲(chǔ)器主要性能指標(biāo)（1）1、存儲(chǔ)容量存儲(chǔ)容量 ：存儲(chǔ)器所能記憶信息的多少 ，對(duì)于以字節(jié)編址的微型機(jī)，以字節(jié)數(shù)表示容量。 1KB=210B，1MB=210KB，1GB=210MB，1TB=210GB。2、存取速度存取速度 ：存取速度是以存儲(chǔ)器的存取時(shí)間來(lái)衡量的。速度指從CPU給出有效的存儲(chǔ)地址到存儲(chǔ)器

7、給出有效數(shù)據(jù)所需的時(shí)間，一般為幾到幾百納秒。3、功耗功耗 ：功耗反映了存儲(chǔ)器耗電的多少，同時(shí)也相應(yīng)地反映了它的發(fā)熱程度。4、可靠性可靠性 ：可靠性通常以平均無(wú)故障時(shí)間(MTBF)來(lái)衡量。平均無(wú)故障時(shí)間可以理解為兩次故障之間的平均時(shí)間間隔，平均無(wú)故障時(shí)間越長(zhǎng)，則可靠性越高。 13半導(dǎo)體存儲(chǔ)器主要性能指標(biāo)（半導(dǎo)體存儲(chǔ)器主要性能指標(biāo)（2）5、性能價(jià)格比性能價(jià)格比 ：性能價(jià)格比用于衡量存儲(chǔ)器的經(jīng)濟(jì)性能，它是存儲(chǔ)容量、存取速度、可靠性、價(jià)格等的一個(gè)綜合指標(biāo)，其中的價(jià)格還應(yīng)包括系統(tǒng)中使用存儲(chǔ)器時(shí)而附加的線路的價(jià)格。 14存儲(chǔ)器芯片的一般結(jié)構(gòu) （1） 常用的存儲(chǔ)芯片由存儲(chǔ)體存儲(chǔ)體、地址譯碼器地址譯碼器、控制

8、邏輯電路控制邏輯電路、數(shù)據(jù)緩沖器數(shù)據(jù)緩沖器4部分組成。 15存儲(chǔ)器芯片的一般結(jié)構(gòu) （2）1、存儲(chǔ)體存儲(chǔ)體 ：存儲(chǔ)體是存儲(chǔ)芯片的主體，它由若干個(gè)存儲(chǔ)單元組成，每個(gè)存儲(chǔ)單元又由若干個(gè)基本存儲(chǔ)電路組成，每個(gè)存儲(chǔ)單元可存放一位二進(jìn)制信息。為了區(qū)分不同的存儲(chǔ)單元以便于讀/寫操作，每個(gè)存儲(chǔ)單元都有一個(gè)地址(稱為存儲(chǔ)單元地址)，CPU訪問(wèn)時(shí)按地址訪問(wèn)。2、地址譯碼器地址譯碼器：地址譯碼器接收來(lái)自CPU的N位地址，經(jīng)譯碼后產(chǎn)生2N個(gè)地址選擇信號(hào)，實(shí)現(xiàn)對(duì)片內(nèi)存儲(chǔ)單元的選址。3、控制邏輯電路控制邏輯電路 ：控制邏輯電路接收片選信號(hào)和來(lái)自CPU的讀/寫控制信號(hào)，形成芯片內(nèi)部控制信號(hào)，控制數(shù)據(jù)的讀出和寫入。4、數(shù)據(jù)緩

9、沖器數(shù)據(jù)緩沖器 ：數(shù)據(jù)緩沖器用于暫時(shí)存放來(lái)自CPU的寫入數(shù)據(jù)或從存儲(chǔ)體內(nèi)讀出的數(shù)據(jù)。暫存的目的是為了協(xié)調(diào)CPU和存儲(chǔ)器之間在速度上的差異。 16靜態(tài)隨機(jī)存儲(chǔ)器靜態(tài)隨機(jī)存儲(chǔ)器(SRAM)（1） 常用的典型SRAM芯片有2114、6116、6264、62256等，下面主要介紹2114、6116、6264三種芯片。17靜態(tài)隨機(jī)存儲(chǔ)器靜態(tài)隨機(jī)存儲(chǔ)器(SRAM)（1）2114芯片芯片 2114 SRAM芯片的地址輸入端10個(gè)(A9A0)。在片內(nèi)可尋址1K個(gè)存儲(chǔ)單元。4位共用的數(shù)據(jù)輸入/輸出端(I/O1I/O4)采用三態(tài)控制，即每個(gè)存儲(chǔ)單元可存儲(chǔ)4位二進(jìn)制信息，故2114芯片的存儲(chǔ)容量為1K4。18靜態(tài)隨

10、機(jī)存儲(chǔ)器靜態(tài)隨機(jī)存儲(chǔ)器(SRAM)（2）1、讀數(shù)據(jù)讀數(shù)據(jù)： 當(dāng)為低電平，而 為高電平時(shí)，則輸出三態(tài)門打開(kāi)，從存儲(chǔ)器讀出信息送至外部數(shù)據(jù)總線。 2、寫數(shù)據(jù)寫數(shù)據(jù)：當(dāng) 和 均為低電平時(shí)，輸入三態(tài)門導(dǎo)通，信息由外部數(shù)據(jù)總線寫入存儲(chǔ)器。3、高阻狀態(tài)高阻狀態(tài) ： 為高電平時(shí)，不管 為何狀態(tài)，該存儲(chǔ)器芯片不讀出也不寫入，而是處于高阻狀態(tài)并于外部數(shù)據(jù)總線隔開(kāi)。 CSWECSWECSWE19靜態(tài)隨機(jī)存儲(chǔ)器靜態(tài)隨機(jī)存儲(chǔ)器(SRAM)（3）6264芯片芯片 6264芯片是一個(gè)8K8的CMOS SRAM芯片，共有28條引出線，包括13根地址線、8根數(shù)據(jù)線以及4根控制信號(hào)線 。20靜態(tài)隨機(jī)存儲(chǔ)器靜態(tài)隨機(jī)存儲(chǔ)器(SRA

11、M)（4）A0A12：13根地址信號(hào)線。 13根地址信號(hào)線上的地址信號(hào)編碼最大為213 ，即為8K 。與系統(tǒng)連接時(shí)，這13根地址線通常接到系統(tǒng)地址總線的低13位上 。D0D7：8根雙向數(shù)據(jù)線。數(shù)據(jù)線的根數(shù)決定了芯片上每個(gè)存儲(chǔ)單元的二進(jìn)制位數(shù) ，即每個(gè)存儲(chǔ)單元有8位。這8根數(shù)據(jù)線與系統(tǒng)的數(shù)據(jù)總線相連 。 ， ：片選信號(hào)線。當(dāng)為 低電平、 為高電平時(shí)，該芯片被選中，CPU才可以對(duì)它進(jìn)行讀寫。 ：輸出允許信號(hào)。只有當(dāng)為 低電平時(shí)，CPU才能夠從芯片中讀出數(shù)據(jù)。 ：寫允許信號(hào)。當(dāng)為 低電平時(shí)，允許數(shù)據(jù)寫入芯片；而當(dāng) 1， 0時(shí)，允許數(shù)據(jù)從該芯片讀出。 1CS2CS1CS2CSOEWEOEWEWEOE2

12、1靜態(tài)隨機(jī)存儲(chǔ)器靜態(tài)隨機(jī)存儲(chǔ)器(SRAM)（5） 6264真值表 22動(dòng)態(tài)隨機(jī)存儲(chǔ)器動(dòng)態(tài)隨機(jī)存儲(chǔ)器(DRAM) （1）動(dòng)態(tài)RAM特點(diǎn) ：1、動(dòng)態(tài)RAM的基本存儲(chǔ)電路的主要元器件為電容，而電容上所存儲(chǔ)的電荷會(huì)漏掉，也就是說(shuō)，其中存儲(chǔ)的信息在一定時(shí)間后會(huì)丟失。所以，動(dòng)態(tài)RAM需定時(shí)“刷新” 。2 、基本存儲(chǔ)電路簡(jiǎn)單，集成度高。3、 需定時(shí)刷新，且刷新是在對(duì)其讀出信息并重新寫入的過(guò)程。4 、外圍電路復(fù)雜。23動(dòng)態(tài)隨機(jī)存儲(chǔ)器動(dòng)態(tài)隨機(jī)存儲(chǔ)器(DRAM) （5）2164芯片 ：2164A芯片是一塊64Kl bit的DRAM芯片 。 A7A0：地址輸入線。動(dòng)態(tài)存儲(chǔ)器芯片上的地址引線是復(fù)用的，CPU對(duì)它尋址時(shí)

13、的地址信號(hào)分成行地址和列地址，分別由芯片上的地址線送入芯片內(nèi)部進(jìn)行鎖存、譯碼，從而選中要尋址的單元。 DIN和和DOUT：芯片的數(shù)據(jù)輸入、輸出線。其中DIN為數(shù)據(jù)輸入線，當(dāng)CPU寫芯片的某一單元時(shí)，要寫入的數(shù)據(jù)由DIN送到芯片內(nèi)部。同樣，DOUT是數(shù)據(jù)輸出線，當(dāng)CPU讀芯片的某一單元時(shí)，數(shù)據(jù)由此線輸出。 24動(dòng)態(tài)隨機(jī)存儲(chǔ)器動(dòng)態(tài)隨機(jī)存儲(chǔ)器(DRAM) （6） ：行地址鎖存信號(hào)。該信號(hào)將行地址鎖存在芯片內(nèi)部的行地址鎖存器中。 ：列地址鎖存信號(hào)。該信號(hào)將列地址鎖存在芯片內(nèi)部的列地址鎖存器中。 ：寫允許信號(hào)。當(dāng)它為低電平時(shí)，允許將數(shù)據(jù)寫入。反之，當(dāng)高電平時(shí)，可以從芯片讀出數(shù)據(jù)。RASCASWE25動(dòng)態(tài)

14、隨機(jī)存儲(chǔ)器動(dòng)態(tài)隨機(jī)存儲(chǔ)器(DRAM) （4）數(shù)據(jù)讀出 ： 首先將行地址加在A0-A6上，然后使 行地址信號(hào)有效，該信號(hào)的下降沿，將行地址鎖存在芯片內(nèi)部。接著將列地址加到芯片的A0-A6上，再使 地址鎖存信號(hào)有效，其下降沿將列地址鎖存在列地址鎖存器。然后保持 =1，則在 有效期間（低電平），數(shù)據(jù)由Dout端輸出保持。數(shù)據(jù)寫入：數(shù)據(jù)寫入過(guò)程與讀出類似，區(qū)別是送完列地址后，將 端置為低電平，然后要寫入的數(shù)據(jù)從Din端輸入。刷新：就是將動(dòng)態(tài)存儲(chǔ)器中存入的數(shù)據(jù)信息讀出并重新寫入的過(guò)程。刷新方法：將列地址信號(hào)無(wú)效，只送上行地址并使行地址鎖存信號(hào)有效，然后，芯片內(nèi)部的刷新電路會(huì)對(duì)所選中行上各單元中的信息WE

15、WECASRASCAS26進(jìn)行刷新。每次送出不同的行地址，就可以刷新不同行的存儲(chǔ)單元。將行地址循環(huán)一遍，就可以刷新整個(gè)芯片的的所有存儲(chǔ)單元。由于刷新時(shí)CAS信號(hào)無(wú)效，因此位線上的信息不會(huì)送到數(shù)據(jù)總線上。27只讀存儲(chǔ)器只讀存儲(chǔ)器 （1）紫外線擦除可編程只讀存儲(chǔ)器紫外線擦除可編程只讀存儲(chǔ)器(EPROM)特點(diǎn)特點(diǎn)：EPROM是用電信號(hào)編程而用紫外線擦除的只讀存儲(chǔ)器芯片。在芯片外殼上方的中央有一個(gè)圓型玻璃窗口，通過(guò)這個(gè)窗口照射紫外線(約1020min)就可以擦除原有信息。由于陽(yáng)光中有紫外線的成份，所以程序?qū)懞煤笠貌煌该鞯臉?biāo)簽貼封窗口，以避免因陽(yáng)光照射而破壞程序。對(duì)于新的EPROM芯片或擦除過(guò)的芯片而

16、言，其內(nèi)容為全1，即每1個(gè)單元的內(nèi)容均為FFH 常用的典型EPROM芯片2708（1K8）、2716(2K8)、2732(4K8)、2764(8K8)、27128(16K8)、27256(32K8)、27512(64K8) 28只讀存儲(chǔ)器只讀存儲(chǔ)器 （2）2764A芯片 EPROM2764A芯片為雙列直插式28引腳的標(biāo)準(zhǔn)芯片，有13條地址線，8條數(shù)據(jù)線，2個(gè)電壓輸入端Vcc和VPP，一個(gè)片選端，輸出允許和編程控制端，容量為8K8位 。與6264兼容。A12A0為13位地址線 。D7D0為8位數(shù)據(jù)線 。 為片選信號(hào)，低電平有效 。 為輸出允許信號(hào)， =0時(shí)，輸出緩 沖器打開(kāi)，被尋址單元的內(nèi)容才能

17、被讀出。VPP為編程電源，當(dāng)芯片編程時(shí)，該端加上編程電壓(+25V或十12V)；正常使用時(shí)，該端加+5V電源。PGM：編程脈沖輸入端。編程時(shí)，加上編程編程脈沖，讀操作時(shí)PGM=1。 CEOEOE29只讀存儲(chǔ)器只讀存儲(chǔ)器 （3）Intel2764A有七種工作方式 方式引腳A9A0VppVcc數(shù)據(jù)端功能讀低低高Vcc5V數(shù)據(jù)輸出輸出禁止低高高Vcc5V高阻備用高Vcc5V高阻編程低高低12.5VVcc數(shù)據(jù)輸入校驗(yàn)低低高12.5VVcc數(shù)據(jù)輸出編程禁止高12.5VVcc高阻標(biāo)識(shí)符低低高高低高VccVcc5V5V制造商編碼器件編碼CEOEPGM301）數(shù)據(jù)讀出先把要讀出的存儲(chǔ)單元地址送到A0-A12地

18、址線上，然后是CE=0、OE=0,就可以在D0-D7上讀出需要的數(shù)據(jù)。在讀方式下，PGM=1，VPP=12）編程寫入VCC=1,VPP加上芯片要求的高電壓；在地址線A0-A12給出要寫入存儲(chǔ)單元的地址，然后使CE=0,OE=1;并在數(shù)據(jù)線上給出要寫入的數(shù)據(jù)。信號(hào)穩(wěn)定后，在PGM端加上負(fù)脈沖，就將一個(gè)字節(jié)的數(shù)據(jù)寫入到相應(yīng)的存儲(chǔ)單元。不斷重復(fù)整個(gè)過(guò)程就可以將要寫入的數(shù)據(jù)寫入對(duì)應(yīng)的單元。31存儲(chǔ)器地址選擇（存儲(chǔ)器地址選擇（1） 1、CPU要實(shí)現(xiàn)對(duì)存儲(chǔ)單元的訪問(wèn)，首先要選擇存儲(chǔ)芯片，即進(jìn)行片選片選；2、片內(nèi)的字選片內(nèi)的字選：由CPU送出的N條低位地址線完成的，地址線直接接到所有存儲(chǔ)芯片的地址輸入端得到

19、。3、片選片選信號(hào)：則是通過(guò)高位地址得到的。4、實(shí)現(xiàn)片選的方法可分為三種：即線選法線選法、全譯碼法全譯碼法和部分譯部分譯碼法碼法。 32存儲(chǔ)器地址選擇（存儲(chǔ)器地址選擇（2） 線選法線選法 ：線選法就是用除片內(nèi)尋址外的高位地址線直接(或經(jīng)反相器)分別接至各個(gè)存儲(chǔ)芯片的片選端，當(dāng)某地址線信號(hào)為“0”時(shí)，就選中與之對(duì)應(yīng)的存儲(chǔ)芯片。這些片選地址線每次尋址時(shí)只能有一位有效，不允許同時(shí)有多位有效，這樣才能保證每次只選中一個(gè)芯片(或組)。 33存儲(chǔ)器地址選擇（存儲(chǔ)器地址選擇（3）例：4片2K8位芯片采用線選法構(gòu)成的8K8位存儲(chǔ)器芯片 2K=211，所以用A0Al0這11根地址線作為片內(nèi)尋址接到每塊芯片上，并

20、用A1lA14這四條高位地址線進(jìn)行線選，即可確定各芯片的地址范圍。 34存儲(chǔ)器地址選擇（存儲(chǔ)器地址選擇（3）地址分配地址分配 線選法的優(yōu)點(diǎn)線選法的優(yōu)點(diǎn)：不需要地址譯碼器，線路簡(jiǎn)單，選擇芯片不須外加邏輯電路，但僅適用于連接存儲(chǔ)芯片較少的場(chǎng)合。同時(shí)，線選法不能充分利用系統(tǒng)的存儲(chǔ)器空間，且把地址空間分成了相互隔離的區(qū)域，給編程帶來(lái)了一定的困難。35存儲(chǔ)器地址選擇（存儲(chǔ)器地址選擇（4） 全譯碼法全譯碼法 ：將片內(nèi)尋址外的全部高位地址線作為地址譯碼器的輸入，把經(jīng)譯碼器譯碼后的輸出作為各芯片的片選信號(hào)，將它們分別接到存儲(chǔ)芯片的片選端，以實(shí)現(xiàn)對(duì)存儲(chǔ)芯片的選擇。全譯碼法可以提供對(duì)全部存儲(chǔ)空間的尋址能力。即使不

21、需要全部存儲(chǔ)空間、也可以采用全譯碼法，多余的譯碼輸出懸空，便于需要時(shí)擴(kuò)充。36存儲(chǔ)器地址選擇（存儲(chǔ)器地址選擇（5）例：用全譯碼法構(gòu)成的64K8位存儲(chǔ)器的連接圖。用A10A0這11根地址線作為片內(nèi)尋址接到每塊芯片上。37存儲(chǔ)器地址選擇（存儲(chǔ)器地址選擇（6） 全譯碼法的地址分配 全譯碼法的優(yōu)點(diǎn)全譯碼法的優(yōu)點(diǎn)：每片(或組)芯片的地址范圍是唯確定的，而且是連續(xù)的，也便于擴(kuò)展，不會(huì)產(chǎn)生地址重疊的存儲(chǔ)區(qū)，但全譯碼法對(duì)譯碼電路要求較高38存儲(chǔ)器地址選擇（存儲(chǔ)器地址選擇（6） 部分譯碼法部分譯碼法 :部分譯碼法是對(duì)高位地址線中的一部分部分譯碼法是對(duì)高位地址線中的一部分(而不是全部而不是全部)進(jìn)行譯碼，以產(chǎn)生各

22、存儲(chǔ)器芯片的片選控制信號(hào)。當(dāng)采用線選法進(jìn)行譯碼，以產(chǎn)生各存儲(chǔ)器芯片的片選控制信號(hào)。當(dāng)采用線選法地址線不夠用，而又不需要全部存儲(chǔ)器空間的尋址能力時(shí)，可采地址線不夠用，而又不需要全部存儲(chǔ)器空間的尋址能力時(shí)，可采用這種方法。用這種方法。例：例： 39存儲(chǔ)器地址選擇（存儲(chǔ)器地址選擇（7）1、兩條高位地址線A11、A12加到一個(gè)2-4譯碼器的輸入端，4條輸出作為4塊芯片的片選信號(hào)。 2、沒(méi)有用到的高位地址A13A15可設(shè)為“0”，這樣確定的地址稱為芯片的基本地址，部分譯碼連接和全譯碼連接相比各芯片地址不是惟一的。也就是可以由若干個(gè)地址都選中同一芯片的同一單元，即所謂的地址重疊。 408位位CPU與存儲(chǔ)器

23、的連接（與存儲(chǔ)器的連接（1）1、8位位CPU與存儲(chǔ)器的連接與存儲(chǔ)器的連接 8位位CPU有有16根地址線根地址線A15A0，8根數(shù)據(jù)線根數(shù)據(jù)線D7D0。CPU可接訪問(wèn)的空間為可接訪問(wèn)的空間為64K，地址范圍為，地址范圍為0000HFFFFH，容量擴(kuò)展存儲(chǔ)器的類型可以是，容量擴(kuò)展存儲(chǔ)器的類型可以是ROM和和RAM。 2、ROM與與8位位CPU的連接的連接 設(shè)某系統(tǒng)需擴(kuò)展6KB的ROM，地址范圍安排在0000H17FFH，選用3片EPROM 2716構(gòu)成。分析：（1）2716的容量2K8位，8根數(shù)據(jù)線，11根地址線，CPU地址總線A10A0與芯片的地址線直接接連 .（2）高位地址線A15A11通過(guò)譯

24、碼器74LS138產(chǎn)生 ，選擇A13A12A11作為3位輸入端，并保證A15A14分別低電平， 為低電平有效 。418位位CPU與存儲(chǔ)器的連接（與存儲(chǔ)器的連接（2）428位位CPU與存儲(chǔ)器的連接（與存儲(chǔ)器的連接（3）3、靜態(tài)、靜態(tài)RAM與與8位位CPU連接連接 2114靜態(tài)靜態(tài)RAM構(gòu)成構(gòu)成4K8位存儲(chǔ)，其地址范圍位存儲(chǔ)，其地址范圍2000H2FFFH，其中其中2114是是1K4位的芯片。位的芯片。 首先首先2片片2114按位擴(kuò)展成按位擴(kuò)展成1K8的存儲(chǔ)器組的存儲(chǔ)器組 。 4個(gè)存儲(chǔ)器組組成個(gè)存儲(chǔ)器組組成4K8位的存儲(chǔ)器。位的存儲(chǔ)器。 2114有有10根地址線可與地址總線根地址線可與地址總線A9

25、A0連接，有連接，有4根數(shù)據(jù)線，根數(shù)據(jù)線，每組兩片分別與數(shù)據(jù)總線高每組兩片分別與數(shù)據(jù)總線高4位與低位與低4位連接。位連接。 高位地址為高位地址為A15A10，4組組2114的高位地址分別是的高位地址分別是001000，001001，001010，001011，使用譯碼器，使用譯碼器74LS138，選取，選取A13A11A10作譯碼器的輸入端作譯碼器的輸入端C，B，A，其余，其余A15A14A12保保證低電平有效證低電平有效 。 438位位CPU與存儲(chǔ)器的連接（與存儲(chǔ)器的連接（4）2114與與8位的連接示意圖位的連接示意圖448位位CPU與存儲(chǔ)器的連接（與存儲(chǔ)器的連接（5）4、ROM、RAM與8

26、位CPU連接 要求：某8位微處理器有地址線16根，數(shù)據(jù)線8根，存儲(chǔ)器請(qǐng)求控制信號(hào)為 ,讀控制信號(hào) ，寫控制信號(hào) ，試為該CPU設(shè)計(jì)一存儲(chǔ)器，要求擴(kuò)展ROM 6KB，地址從0000H開(kāi)始（連續(xù)），RAM 16KB，地址從4000H 開(kāi)始（連續(xù)）分析： 芯片選擇：可選4 K8 EPROM(2732）與2K8 EPROM（2716）各1片 ，RAM可選8 K8 SRAM（6264）2片。 地址分配：低位地址線直接與芯片地址線相連，高位地址A15A14A13產(chǎn)生片選信號(hào)。ROM、RAM與8位CPU連接地址分配如表 ：MREQRDWR458位位CPU與存儲(chǔ)器的連接（與存儲(chǔ)器的連接（6）ROM、RAM與8

27、位CPU連接地址分配表 ：468位位CPU與存儲(chǔ)器的連接（與存儲(chǔ)器的連接（7） 芯片8位數(shù)據(jù)線與數(shù)據(jù)總線直接接連。 與譯碼器使能端接連，CPU寫信號(hào) 與芯片 信號(hào)接連，CPU的讀信號(hào) 與芯片輸出線 接連。 MREQWRWEOERD478位位CPU與存儲(chǔ)器的連接（與存儲(chǔ)器的連接（8）ROM、RAM與8位CPU的連接示意圖488086CPU與存儲(chǔ)器的連接（與存儲(chǔ)器的連接（1） 8086CPU在組織1 MB的存儲(chǔ)器時(shí)，其空間實(shí)際上被分成兩個(gè)512 KB的存儲(chǔ)體(或稱為存儲(chǔ)庫(kù))，分別稱為偶地址體和奇地址體。奇地址體與8086數(shù)據(jù)總線中的D15D8相連，其中每個(gè)單元的地址均為奇數(shù)。偶地址體與數(shù)據(jù)總線中的

28、D7D0相連，其中每個(gè)單元的地址均為偶數(shù)。址線A0和控制線 用于存儲(chǔ)體的選擇，分別接到每個(gè)存儲(chǔ)體的選擇端，其余地址線A19A1同時(shí)接到兩個(gè)存儲(chǔ)體的存儲(chǔ)芯片上，以尋址每個(gè)存儲(chǔ)單元。BHE498086CPU與存儲(chǔ)器的連接（與存儲(chǔ)器的連接（2）1、8086存儲(chǔ)器組織 508086CPU與存儲(chǔ)器的連接（與存儲(chǔ)器的連接（3）2、只讀存儲(chǔ)器與、只讀存儲(chǔ)器與8086CPU連接連接 2片片2764與與8086系統(tǒng)相連系統(tǒng)相連 ，其中1#芯片2764為偶地址芯片低位地址A13-A0為00003FFEH ，2#芯片2764為奇地址芯片，低位地址 A13-A0為00013FFFH。 518086CPU與存儲(chǔ)器的連接

29、（與存儲(chǔ)器的連接（4）只讀存儲(chǔ)器與8086CPU連接示意圖 528086CPU與存儲(chǔ)器的連接（與存儲(chǔ)器的連接（5）3、靜態(tài)RAM與8086CPU的連接要求：8086系統(tǒng)用靜態(tài)RAM6116構(gòu)成4KB的數(shù)據(jù)存儲(chǔ)器 ，其中6116容量為2K8，其地址線為11根A10-A0 ，數(shù)據(jù)線8根D7-D0 其中：第一片6116為偶地址芯片，地址范圍是00000H00FFEH 第二片6116為奇地址芯片，地址范圍是00001H00FFFH538086CPU與存儲(chǔ)器的連接（與存儲(chǔ)器的連接（6）靜態(tài)RAM與8086CPU的連接示意圖 548086CPU與存儲(chǔ)器的連接（與存儲(chǔ)器的連接（7）4、RAM、ROM與8086CPU的連接 某8086系統(tǒng)要求系統(tǒng)要求設(shè)計(jì)一存儲(chǔ)器，要求擴(kuò)展RAM 32KB，地址從00000H開(kāi)始的連續(xù)區(qū)域，ROM 32KB，地址從F8000H 開(kāi)始的連續(xù)區(qū)域。分析：