數(shù)字電子技術(shù)

1、第一章  數(shù)制與編碼    這一章主要講述的內(nèi)容是在數(shù)字設(shè)備中進(jìn)行算術(shù)運(yùn)算的基本知識-數(shù)制和一些常用的編碼。它是這門課程的基礎(chǔ)。     我們在學(xué)習(xí)時把這一章的內(nèi)容分為五節(jié)，它們分別是：     § 1、1 進(jìn)位計數(shù)制      § 1、2 數(shù)值轉(zhuǎn)換      § 1、3 二進(jìn)制數(shù)的算術(shù)運(yùn)算     § 1、4 數(shù)的原碼、反碼及補(bǔ)碼

2、60;     § 1、5 編碼  § 1、1 進(jìn)位計數(shù)制   這一節(jié)我們來學(xué)習(xí)進(jìn)位計數(shù)制的概念和一些常用的進(jìn)位計數(shù)制。    一：進(jìn)位計數(shù)制     它的概念描述為：把數(shù)劃分為不同的位數(shù)，逐位累加，加到一定數(shù)量之后，再從零開始，同時向高位進(jìn)位。    進(jìn)位計數(shù)制有三個要素：數(shù)符、進(jìn)位規(guī)律和進(jìn)位基數(shù)。    什麼是進(jìn)位基數(shù)呢？即計數(shù)制中每個數(shù)位所使用的數(shù)碼符號的總數(shù)，它又被稱為進(jìn)位模數(shù)。 

3、;   我們經(jīng)常把數(shù)用每位權(quán)值與該位的數(shù)碼相乘展開。當(dāng)某位的數(shù)碼為“1”時所表征的數(shù)值即該位的權(quán)值。   例1：我們把十六進(jìn)制數(shù)N=（1FA3.B3）H按權(quán)展開式子為？                                

4、0;                     N=1*163+15*162+10*161+3*160+11*16-1+3*16-2    二：常用的進(jìn)位計數(shù)制    我們用進(jìn)位計數(shù)制的三要素來描述一下二進(jìn)制、八進(jìn)制、十進(jìn)制和十六進(jìn)制。如下表所示：常用進(jìn)制英文表示符號 數(shù)碼符號進(jìn)位規(guī)律 進(jìn)位基數(shù)二進(jìn)制B0、1逢二進(jìn)一2八

5、進(jìn)制O0、1、2、3、4、5、6、7逢八進(jìn)一8十進(jìn)制D0、1、2、3、4、5、6、7、8、9逢十進(jìn)一10十六進(jìn)制H0、1、2、3、4、5、6、7、8、9、A、B、C、D、E、F逢十六進(jìn)一16 § 1、2數(shù)制轉(zhuǎn)換     在數(shù)字設(shè)備中計數(shù)用的是二進(jìn)制，但我們計數(shù)一般采用十進(jìn)制，那它們之間是怎樣轉(zhuǎn)換的呢？    一：其它進(jìn)制轉(zhuǎn)換為十進(jìn)制      方法是：將其它進(jìn)制按權(quán)位展開，然后各項相加，就得到相應(yīng)的十進(jìn)制數(shù)。    例1： N

6、=（10110.101）B=（？）D     按權(quán)展開N=1*24+0*23+1*22+1*21+0*20+1*2-1+0*2-2+1*2-3         =16+4+2+0.5+0.125 =（22.625）D    二：將十進(jìn)制轉(zhuǎn)換成其它進(jìn)制      方法是： 它是分兩部分進(jìn)行的即整數(shù)部分和小數(shù)部分。整數(shù)部分：（基數(shù)除法）把我們要轉(zhuǎn)換的數(shù)除以新的進(jìn)制的基數(shù)，把余數(shù)作為新進(jìn)制的最低位； 把

7、上一次得的商在除以新的進(jìn)制基數(shù)，把余數(shù)作為新進(jìn)制的次低位；            繼續(xù)上一步,直到最后的商為零,這時的余數(shù)就是新進(jìn)制的最高位.小數(shù)部分： （基數(shù)乘法）把要轉(zhuǎn)換數(shù)的小數(shù)部分乘以新進(jìn)制的基數(shù)，把得到的整數(shù)部分作為新進(jìn)制小數(shù)部分的最高位把上一步得的小數(shù)部分再乘以新進(jìn)制的基數(shù)，把整數(shù)部分作為新進(jìn)制小數(shù)部分的次高位；繼續(xù)上一步，直到小數(shù)部分變成零為止?；蛘哌_(dá)到預(yù)定的要求也可以。例2 ： N=（68.125）D=（？）O 整數(shù)部分  

8、0;                      小數(shù)部分                   （68.125）D=（104.1）O     三：二進(jìn)制與八進(jìn)制、十六進(jìn)制的相互轉(zhuǎn)換 

9、二進(jìn)制轉(zhuǎn)換為八進(jìn)制、十六進(jìn)制:它們之間滿足23和24的關(guān)系，因此把要轉(zhuǎn)換的二進(jìn)制從低位到高位每3位或4位一組，高位不足時在有效位前面添“0”，然后把每組二進(jìn)制數(shù)轉(zhuǎn)換成八進(jìn)制或十六進(jìn)制即可八進(jìn)制、十六進(jìn)制轉(zhuǎn)換為二進(jìn)制時，把上面的過程逆過來即可。例3：N=（C1B）H=（？）B（C1B）H=1100/0001/1011=（110000011011）B § 1、3 二進(jìn)制數(shù)的算術(shù)運(yùn)算    我們知道十進(jìn)制可以進(jìn)行四則運(yùn)算,那麼二進(jìn)制能否進(jìn)行四則運(yùn)算？答案是肯定的。    一：二進(jìn)制的四則運(yùn)算  

10、60; 二進(jìn)制也可以進(jìn)行四則運(yùn)算，它的運(yùn)算規(guī)則如下所示：    加運(yùn)算  0+0=0，0+1=1，1+0=1，1+1=10        逢2進(jìn)1      減運(yùn)算  1-1=0，1-0=1，0-0=1，0-1=1（向高位借1當(dāng)2）     乘運(yùn)算  0*0=0，0*1=0，1*0=0，1*1=1     除運(yùn)算  二進(jìn)制只有兩個數(shù)（0，1），因此它的商是1

11、或0. 例1：求（1011101）B與（0010011）B之和例2： 求（1101）B與（0101）B的乘積    通過例(1)我們再來介紹兩個概念：半加和全加。    半加是最低位的加數(shù)和被加數(shù)相加時，不考慮低位向本位進(jìn)位。    全加是加數(shù)和被加數(shù)相加時，我們還要考慮低位向本位的進(jìn)位。原碼,反碼及補(bǔ)碼我們知道在生活中,數(shù)是有正負(fù)之分,在數(shù)字設(shè)備中是怎樣表示數(shù)的正負(fù)符號呢？    一：數(shù)的表示形式     在生活中表示數(shù)的時候一般都是

12、把正數(shù)前面加一個“+”，負(fù)數(shù)前面加一個“-”，但是在數(shù)字設(shè)備中，機(jī)器是不認(rèn)識這些的，我們就把“+”用“0”表示，“-”用“1”表示。原碼、反碼和補(bǔ)碼。這三種形式是怎樣表示的呢？如下所示： 真值原碼反碼補(bǔ)碼例1：求+12和-12八位原碼、反碼、補(bǔ)碼形式它們的原碼分別為+12=00001100-12=100011      它們的反碼分別為+12*=00001100-12*=（28-1）+（-1100）=11110011 它們的補(bǔ)碼分別為+12*=00001100-12*=28+（-1100）=11110100正數(shù)+X

13、0X0X0X負(fù)數(shù)-X1X（2n-1）+X2n+X    二：原碼、反碼及補(bǔ)碼的算術(shù)運(yùn)算    因為這三種數(shù)碼表示法的形成規(guī)則不同，所以算術(shù)運(yùn)算方法也不相同。原碼：與我們的日常中算術(shù)運(yùn)算相同。反碼：先轉(zhuǎn)換為反碼形式,再進(jìn)行加減運(yùn)算。它的減法可以按A反+-B反的形式進(jìn)行.補(bǔ)碼：先轉(zhuǎn)換為補(bǔ)碼形式，再進(jìn)行加減運(yùn)算,其減法可以按A補(bǔ)+-B補(bǔ)進(jìn)行.    三：溢出及補(bǔ)碼運(yùn)算中溢出的判斷    溢出可以描述為運(yùn)算結(jié)果大于數(shù)字設(shè)備的表示范圍。這種現(xiàn)象應(yīng)當(dāng)作故障處理。  &

14、#160; 判斷溢出是根據(jù)最高位的進(jìn)位來判斷的。編碼指定某一組二進(jìn)制數(shù)去代表某一指定的信息，就稱為編碼。      一：二十進(jìn)制（BCD）碼    用二進(jìn)制碼表示的十進(jìn)制數(shù)，就稱為BCD碼。它具有二進(jìn)制的形式，還具有十進(jìn)制的特點它可作為人們與數(shù)字系統(tǒng)的聯(lián)系的一種間表示。BCD碼分為有權(quán)和無權(quán)編碼。（1）有權(quán)BCD碼：每一位十進(jìn)制數(shù)符均用一組四位二進(jìn)制碼來表示，而且二進(jìn)制碼的每一位都有固定權(quán)值.下面我們用表列出幾種常見的編碼: 十進(jìn)制數(shù)常見的編碼842154212421631-1余3碼73210000000

15、000000000000110000100010001000100100100000120010001010000101010100103001100111001010001100011601101001110010001001011181000101111101101101110019100111001111110011001010（2）無權(quán)BCD碼：二進(jìn)制碼中每一位都沒有固定的權(quán)值。   二： 奇偶校驗碼     在數(shù)據(jù)的存取、運(yùn)算和傳送過程中，難免會發(fā)生錯誤，把“1”錯成“0”或把“0”錯成“1”。奇偶校驗碼是一種能檢驗這種錯誤

16、的代碼。它分為兩部分；信息位和奇偶校驗位。   有奇數(shù)個“1”稱為奇校驗，有偶數(shù)個“1”則稱為偶校驗?；具壿嬤\(yùn)算及集成邏輯門第二章 基本邏輯運(yùn)算及集成邏輯門  這一章我們學(xué)習(xí)的重點是數(shù)字設(shè)備進(jìn)行邏輯運(yùn)算的基本知識:基本邏輯運(yùn)算和實現(xiàn)這些運(yùn)算的門電路。它是本課程的基礎(chǔ)，我們要掌握好！在學(xué)習(xí)時，我們把它的內(nèi)容分為：   § 2、1 基本概念    § 2、2 三種基本邏輯運(yùn)算    § 2、3 常用的復(fù)合邏輯    § 2、4 集成邏輯門

17、 §2、1基本概念這一節(jié)來了解一下邏輯函數(shù)、邏輯變量和真值表的概念。 一：邏輯變量與邏輯函數(shù)我們作某些事情，總是先對事情判斷一下，然后再根據(jù)判斷的結(jié)論去做。   例如我們吃飯，總是先判斷：飯做好了嗎？：人到齊了嗎？：餐桌準(zhǔn)備好了嗎？，只有上面的條件都滿足了，我們才可以吃飯，否則就不能。   我們把用邏輯語言描述的條件稱為邏輯命題，其中的每個邏輯條件我們都稱為邏輯變量，我們一般用字母A、B、C、D、等表示。把邏輯變量寫成函數(shù)的形式就稱為邏輯函數(shù)。  例如：我們把上面我們提到的問題的條件分別用A、B

18、、C表示，那麼它的邏輯函數(shù)可表示為：F=f（A、B、C）  二：真值表 因為邏輯變量只有兩種取值0或1，所以我們可以用一種表格來描述邏輯函數(shù)的真假關(guān)系，我們就稱這種表格為真值表。       例如：列出“能吃飯嗎？”的真值表。設(shè)條件滿足為1，不滿足為0，我們知一個邏輯變量，有兩種組合，三個邏輯變量就有八種組合。所以其真值表為：A   B   CF0   0   00 0   0   100 

19、60; 1   0 00   1   101   0   001   0   101   1   0 01   1   11§2、2三種基本的邏輯運(yùn)算   在實際中我們遇到的邏輯問題是多種多樣的，其實它們可以用三種基本的邏輯運(yùn)算把它們概括出來。它們就是與或非邏輯運(yùn)算。下面我們用表格來描述一下它們：邏輯運(yùn)算邏輯表達(dá)式邏輯

20、符號二變量運(yùn)算結(jié)果二變量輸出波形與運(yùn)算F=AB0*0=0；0*1=01*0=0；1*1=1或運(yùn)算F=A+B0+0=0；0+1=11+0=1；1+1=1非運(yùn)算F=AA=0；F=1A=1；F=0§2、3 常用的復(fù)合邏輯   通過上一節(jié)的學(xué)習(xí)我們已經(jīng)知道邏輯代數(shù)中有三種基本的邏輯運(yùn)算，事實上我們總是希望用較少的器件來實現(xiàn)較多的功能，所以我們就要用到復(fù)合邏輯。一：常用的復(fù)合邏輯經(jīng)常用到的復(fù)合邏輯有三種：它們是“與非”、“或非”、“與或非”。邏輯名稱邏輯表達(dá)式邏輯符號邏輯門特性“與非”邏輯F=AB輸入只要有“0”，輸出為“1”，輸入全部為“1”輸出為“0”?！盎蚍恰边壿婩=

21、A+B輸入只要有“1”，輸出位“0”，輸入全部為“0” 輸出為“1”“與或非”邏輯F=AB+CD我們根據(jù)具體情況，來作決定。二：異或”邏輯和“同或”邏輯有時我們還會用到“異或”邏輯和“同或”邏輯，它們都是兩變量的邏輯函數(shù)。    “異或”邏輯指輸入二變量相異時輸出為“1”，相同時輸出為“0”。它的邏輯表達(dá)式為：，邏輯符號為：。    “同或”邏輯指輸入二變量相同時輸出位“1”，相異時輸出位“0”。它的邏輯表達(dá)式為：，邏輯符號為： 。 三：正負(fù)邏輯 由于我們的規(guī)定不同，邏輯的輸入端取值也不相同。我們把輸入為正稱為正邏輯，輸入為

22、負(fù)的稱為負(fù)邏輯。因為我們在邏輯電路中，大多采用硅管，用的是正電源，所以我們一般采用正邏輯。§2、4 集成邏輯門這一節(jié)我們來學(xué)習(xí)由晶體管組成的集成邏輯門的一些基本知識。   集成邏輯門分為兩種即雙極型集成電路和單極型集成電路。雙極型集成電路分為：DTL集成邏輯和TTL集成邏輯；單極型集成電路分為一般MOS邏輯和互補(bǔ)MOS邏輯（CMOS）。一：雙極型集成電路它的特點是：工作速度高，易于做成大規(guī)模集成電路，功耗低等。我們來簡單介紹一下雙極型集成電路的兩種形式（1）TTL集電極開路門（OC門）(2)三態(tài)門。1）TTL集電極開路門（OC門），它的特點是能實現(xiàn)“線與

23、”功能，可以節(jié)省門數(shù)，減少輸出門的級數(shù)它可應(yīng)用在數(shù)據(jù)總線上。當(dāng)每個OC門只要有一個輸入端為低電平時，OC門的輸出均為高電平。（2）三態(tài)門；它的特點是輸出端除了高電平、低電平兩種狀態(tài)外還有第三種狀態(tài)：高阻狀態(tài)或禁止?fàn)顟B(tài)。例1：如右圖所示的三態(tài)門，試分析三態(tài)門各種輸出情況。當(dāng)E為高電平時 輸出端F為高阻狀態(tài)當(dāng)E為低電平是 輸出端F=AB    由此我們可以看出三態(tài)門的輸出端的情況與控制端有關(guān)，只有控制端為導(dǎo)通時輸入端才有效。二：單極型集成電路它的特點是：高、低電平都很理想；功耗很低，近似為“0”，任意時刻都有一個關(guān)閉；抗干擾能力強(qiáng)；兼容性強(qiáng)例2：如右圖試分析

24、輸入控制端的情況。通過電阻接地時：電阻小于等于700歐姆時相當(dāng)于輸入為：“0”；當(dāng)電阻大于等于2000歐姆時相當(dāng)于輸入為：“1”當(dāng)輸入控制端懸空時相當(dāng)于“1”接高電平U時相當(dāng)于“1”接地時相當(dāng)于“0”第三章 布爾代數(shù)與邏輯函數(shù)化簡  這一章主要是講布爾代數(shù)和邏輯函數(shù)化簡。在布爾代數(shù)中是把邏輯矛盾的一方假定為"0",另一方假定為"1"這樣就把邏輯問題數(shù)字化了。邏輯函數(shù)的化簡也就是運(yùn)用布爾代數(shù)的性質(zhì)來進(jìn)行化簡。這一章是這門課程的重點，我們一點要掌握好！ 我們在學(xué)習(xí)時把這一章的內(nèi)容分為：   § 3、1 基本公

25、式和規(guī)則      § 3、2 邏輯函數(shù)的代數(shù)法化簡    § 3、3 卡諾圖化簡 §3、1布爾代數(shù)的基本公式和規(guī)則  一：布爾代數(shù)的基本公式下面我們用表格來列出它的基本公式:公式名稱公式1、0-1律A*0=0A+1=12、自等律A*1=AA+0=A3、等冪律A*A=AA+A=A4、互補(bǔ)律A*A=0A+A=15、交換律A*B=B*AA+B=B+A6、結(jié)合律A*（B*C）=（A*B）*CA+（B+C）=（A+B）+C7、分配律A（B+C）=AB+ACA+BC=（A+B）（A+C）8、吸收律1（A+

26、B）（A+B）=AAB+AB=A9、吸收律2A（A+B）=AA+AB=A10、吸收律3A（A+B）=ABA+AB=A+B11、多余項定律（A+B）（A+C）（B+C）=（A+B）（A+C）AB+AC+BC=AB+AC12、否否律（）=A13、求反律AB=A+BA+B=A*B  下面我們來證明其中的兩條定律：  （1）證明：吸收律1第二式AB+AB=A   左式=AB+AB=A（B+B）=A=右式  （因為B+B=1）  （2）證明：多余項定律AB+AC+BC=AB+AC  左式=AB+AC+BC=AB+AC+BC（A+A)=

27、AB+AC+ABC+ABC   =AB（1+C）+AC（1+B）=AB+AC=右式            證畢   注意：求反律又稱為摩根定律，它在邏輯代數(shù)中十分重要的。  二：布爾代數(shù)的基本規(guī)則代入法則   它可描述為邏輯代數(shù)式中的任何變量A，都可用另一個函數(shù)Z代替，等式仍然成立。對偶法則   它可描述為對任何一個邏輯表達(dá)式F，如果將其中的“+”換成“*”，“*”換成“+”“1”換成“0”，“0”換成“1”，仍保持

28、原來的邏輯優(yōu)先級，則可得到原函數(shù)F的對偶式G，而且F與G互為對偶式。我們可以看出基本公式是成對出現(xiàn)的，二都互為對偶式。 反演法則    有原函數(shù)求反函數(shù)就稱為反演（利用摩根定律），我們可以把反演法則這樣描述：將原函數(shù)F中的“*”換成“+”，“+”換成“*”，“0”換成“1”，“1”換成“0”；原變量換成反變量，反變量換成原變量，長非號即兩個或兩個以上變量的非號不變，就得到原函數(shù)的反函數(shù)。§3、2 邏輯函數(shù)的代數(shù)法化簡  邏輯函數(shù)化簡的方法有兩種，分別是代數(shù)法和卡諾圖法。這一節(jié)我們來學(xué)習(xí)：代數(shù)法化簡。  我們先來了解一個概念，什麼是邏輯電路圖？邏

29、輯電路圖就是用邏輯門組成的電路圖。  一：邏輯函數(shù)化簡的基本原則  邏輯函數(shù)化簡，沒有嚴(yán)格的原則，它一般是依以下幾個方面進(jìn)行 ：邏輯電路所用的門最少；各個門的輸入端要少；邏輯電路所用的級數(shù)要少；邏輯電路要能可靠的工作。  這幾條常常是互相矛盾的，化簡要根據(jù)實際情況來進(jìn)行。下面我們來用例題說明一下：  例1：化簡函數(shù)F=AB+CD+AB+CD，并用基本邏輯門實現(xiàn)。（1）先化簡邏輯函數(shù) F=AB+CD+AB+CD=A（B+B）+D（C+C）=A+D（2）用邏輯門實現(xiàn)：（由化簡來看只需一個與門）  二：邏輯函數(shù)的形式和邏輯變換  

30、  邏輯函數(shù)的形式很多，一個邏輯問題可以用多種形式的邏輯函數(shù)來描述。  邏輯函數(shù)的表達(dá)式可分為五種：  1."與或"表達(dá)式2."或與"表達(dá)式3."與非"表達(dá)式4."或非"表達(dá)式5."與或非"表達(dá)式。這幾種表達(dá)式之間可以互相轉(zhuǎn)換，應(yīng)根據(jù)要求把邏輯函數(shù)化簡成我們所需要的形式。第四章 組合邏輯電路    數(shù)字電路分為組合邏輯電路和時序邏輯電路兩類，組合邏輯電路的特點是輸出信號只是該時的輸入信號的函數(shù)，與別時刻的輸入狀態(tài)無關(guān)，它是無記憶功能的。這一章我們

31、來學(xué)習(xí)組合邏輯電路。這一章是本課程的重點內(nèi)容之一   我們在學(xué)習(xí)時把這一章的內(nèi)容分為：     §4、1 邏輯電路的分析     §4、2 邏輯電路的設(shè)計     §4、3 常用的組合邏輯§4、1 組合邏輯電路的分析一：組合邏輯電路的分析我們對組合邏輯電路的分析分以下幾個步驟：（1）：有給定的邏輯電路圖，寫出輸出端的邏輯表達(dá)式；（2）：列出真值表；（3）：通過真值表概括出邏輯功能，看原電路是不是最理想，若不是，則對其

32、進(jìn)行改進(jìn)；例1：已知右面的邏輯電路圖，試分析其功能。第一步：寫邏輯表達(dá)式。我們由前級到后級寫出各門邏輯表達(dá)式。P=A+B    S=A+P=AB     W=B+P=AB         F=S+W=AB+A B 第二步：列真值表（如右圖所示）。 第三步：邏輯功能描述并改進(jìn)設(shè)計。 從真值表中可以看出這是一個二變量“同或”電路。原電路設(shè)計不合理，它只需一個"同或"門即可.  §4、2 組合邏輯電路的

33、設(shè)計一：組合電路邏輯電路的設(shè)計 電路設(shè)計的任務(wù)就是根據(jù)功能設(shè)計電路，一般按如下的步驟進(jìn)行： （1）把邏輯命題換為真值表；這一步我們要從以下幾個反面考慮用英文字母代表輸入或輸出；分清幾個輸入、輸出；分清輸入和輸出之間的對應(yīng)關(guān)系。  （2）把邏輯函數(shù)進(jìn)行化簡，化簡的形式則是根據(jù)所選用的邏輯門來決定；  （3）根據(jù)化簡結(jié)果和所選定的門電路，畫出邏輯電路圖。 例：   設(shè)計三變量表決器，其中X具有否決權(quán)。第一步：列出真值表。（如右上圖）設(shè)X、Y、Z分別代表參加表決的變量；F為表決結(jié)果，我們把變量規(guī)定為：X、Y、Z為1表示贊成；為0表

34、示反對。F為1表示通過；為0表示被否決。第二步：化簡邏輯函數(shù)。我們選用與非邏輯來實現(xiàn)。用卡諾圖來化簡（如右中圖）F=第三步：畫邏輯電路。（如右圖）§4、3 常用的組合邏輯    常用組合邏輯的種類很多，主要有全加器、譯碼器、編碼器、多路選擇器等，下面我們分別把它們介紹一下。一：半加器和全加器     在數(shù)字系統(tǒng)中算術(shù)運(yùn)算都是利用加法進(jìn)行的，因此加法器是數(shù)字系統(tǒng)中最基本的運(yùn)算單元。由于二進(jìn)制運(yùn)算可以用邏輯運(yùn)算來表示，因此我們可以用邏輯設(shè)計的方法來設(shè)計運(yùn)算電路。加法在數(shù)字系統(tǒng)中分為全加和半加（第一章我們已經(jīng)介紹了）所以

35、加法器也分為全加器和半加器。（1）半加器設(shè)計半加器不考慮低位向本位的進(jìn)位，因此它有兩個輸入端和兩個輸出端。設(shè)加數(shù)（輸入端）為A、B ；和為S ；向高位的進(jìn)位為Ci+1。它的真值表為：如右圖所示函數(shù)的邏輯表達(dá)式為： S=AB+AB  ；   Ci+1=AB   邏輯電路圖（用異或門和與門構(gòu)成）為：如右圖(2)所示（2）全加器的設(shè)計（它的邏輯符號為圖(3)所示）由于全加器考慮低位向高位的進(jìn)位，所以它有三個輸入端和兩個輸出端。設(shè)輸入變量為（加數(shù)）A、B、 Ci-1，輸出變量為 S、 Ci+1它的真值表為：如圖(4)所示函數(shù)的邏輯表達(dá)式為：S

36、=ABCi-1+ABCi-1+ABCi-1+ABCi-1=ABCi-1                   Ci+1=ABCi-1+ABCi-1+ABCi-1+ABCi-1 =（AB）Ci-1+AB邏輯電路圖(用異或和與門構(gòu)成）為：如圖(5)所示（3）全加器的應(yīng)用因為加法器是數(shù)字系統(tǒng)中最基本的邏輯器件，所以它的應(yīng)用很廣。它可用于二進(jìn)制的減法運(yùn)算、乘法運(yùn)算，BCD碼的加、減法，碼組變換，數(shù)碼比較等。例 1：用全加器構(gòu)成

37、二進(jìn)制減法器。以四位二進(jìn)制為例。（減法可轉(zhuǎn)換為加補(bǔ)運(yùn)算）設(shè)兩組四位二進(jìn)制分別為X3X2X1X0和Y3Y2Y1Y0,把Y3Y2Y1Y0先進(jìn)行求補(bǔ)然后再進(jìn)行加法運(yùn)算。因為求補(bǔ)是逐位求反后再加“1”所以它的邏輯電路圖為如圖(6)所示:例 2：采用四位全加器完成8421BCD碼轉(zhuǎn)換為余3代碼。 由于8421BCD碼加0011即為余3代碼，因此轉(zhuǎn)換電路就是加法電路。 設(shè)8421BCD碼四位又高位到低位為M3、M2、M1、M0，余3代碼的四位由高到低為C3、C2、C1、C0 。它的邏輯電路圖為如圖(7)所示：二：編碼器和譯碼器指定二進(jìn)制代碼代表特定的信號的過程就叫編碼。把某一組二進(jìn)制代碼的特定含

38、義譯出的過程叫譯碼。  （1）編碼器    因為n位二進(jìn)制數(shù)碼有2n種狀態(tài)，所以它可代表2n組信息。我們在編碼過程中一般是采用編碼矩陣和編碼表，編碼矩陣就是在卡諾圖上指定每一方格代表某一自然數(shù)，把這些自然數(shù)填入相應(yīng)的方格。例 1：把0、1、2、.、9編為5421BCD碼.   先來確定編碼表如圖(1)所示和編碼矩陣如圖(2)所示:     由編碼表確定各輸出端的邏輯表達(dá)式是：       A=5+6+7+8+9  &

39、#160;    B=4+9       C=2+3+7+8       D=1+3+6+8    根據(jù)這些表達(dá)式可用或門組成     邏輯電路如圖(3)所示:（2）：譯碼器  編碼的逆過程就是譯碼。    譯碼就是把代碼譯為一定的輸出信號，以表示它的原意。實現(xiàn)譯碼的電路就是譯碼器。    

40、0;譯碼器可分為二進(jìn)制譯碼器、十進(jìn)制譯碼器、集成譯碼器和數(shù)字顯示譯碼驅(qū)動電路。其中二進(jìn)制譯碼器是一種最簡單的變量譯碼器,它的輸出端全是最小項。例 2：設(shè)計一譯碼電路把8421BCD碼的0、1、2、.、9譯出來.  四位二進(jìn)制有十六種狀態(tài)，而實際只需要十種，因此其余項作無關(guān)項考慮.  其編碼矩陣為如圖(4)所示.  我們通過編碼矩陣可得如下譯碼關(guān)系：如圖(5)所示.  所以它的邏輯電路圖為（用與門和與非門實現(xiàn)）       如圖(6)所示:    集成譯碼器的工作原理

41、與其它譯碼器一樣，但它有它的特點.它的特點為：  輸入采用緩沖級;(減輕信號負(fù)載)  輸出為反碼;低電平有效(減輕輸出功率)  增加了使能端.(便于擴(kuò)展功能)目前常用的典型的集成譯碼器是三-八譯碼器。它的邏輯符號為.如圖(7)所示: 注：其中E0E1E2為使能端，只有當(dāng)E1、E2為0時E0為1時此譯碼器才工作。三：數(shù)據(jù)選擇器和多路分配器  （1）數(shù)據(jù)選擇器    它就是從多個輸入端中選擇一路輸出，它相當(dāng)于一個多路開關(guān)它的邏輯符號如圖(1)所示:其中D0D1、Dn是數(shù)據(jù)輸入端;A0A1、An為地址變量（有n個地址變量

42、就有2n個輸入端）.常用的有二選一，四選一，八選一和十六選一，若需更多則由上述擴(kuò)展。例 3：如圖(2)所示的四選一數(shù)據(jù)選擇器，試寫出它的輸出邏輯表達(dá)式和功能表   它的邏輯輸出表達(dá)式為 F=（A0A1D0+A0A1D1+A0A1D2+A0A1D3）E   它的功能表為：如下表所示     從表上我們可以看出當(dāng)使能端E為“1”時輸出為“0”即禁止，只有當(dāng)使能端為“0”時選擇器才有效。地址使能端輸入輸出A0A1EDF*       *1*00 

43、60;     00D0-D3D00       10D0-D3D11       00D0-D3D21       10D0-D3D3例 4：把四選一擴(kuò)展為八選一。   八選一要有八個輸入變量，因此需要三個地址變量(我們把其中一個A0作為使能段)；   四選一只能有四個輸入變量，所以我們需要兩個四選一和一個非門.非門的作用是改變使能端的

44、電平，減少使能端.先列出它的功能表如下表所示:   邏輯電路圖如圖(3)所示:A0A1A2DF0    0    0D0-D7D00    0    1D0-D7D10    1    0D0-D7D20    1    1D0-D7D31    0    0D0-D7D41   

45、0;0    1D0-D7D51    1    0D0-D7D61    1    1D0-D7D7（2）多路分配器   它的功能是把輸入數(shù)據(jù)分配給不同的通道上，相當(dāng)于一個單刀多擲開關(guān)。第五章   觸發(fā)器   這一章我們來學(xué)習(xí)時序邏輯電路。時序邏輯電路的特點是任何時刻產(chǎn)生的穩(wěn)定輸出信號不僅與該時刻輸入信號有關(guān)而且與它過去的狀態(tài)有關(guān)。因此它是具有記憶功能的電子器件。它分為同步時序電路和異

46、步時序電路。    我們在學(xué)習(xí)時把這一章分為兩節(jié)，它們分別是:       §5、1 時序電路的概述       §5、2 觸發(fā)器     5、1 時序電路的概述    這一節(jié)我們來學(xué)習(xí)一些關(guān)于時序電路的概念，在學(xué)習(xí)時要注意同步時序電路和異步時序電路的區(qū)別。    一:  時序電路概述同步時序電路的狀態(tài)只在統(tǒng)一的信號脈沖控制下才同時變化一

47、次，如果信號脈沖沒有到來，即使輸入信號發(fā)生變化，電路的狀態(tài)仍不改變。異步時序電路的狀態(tài)變化不是同時發(fā)生的，它沒有統(tǒng)一的信號脈沖（時鐘脈沖用CP表示），輸入信號的變化就能引起狀態(tài)的變化。二:時序電路的表示形式時序電路按輸入變量的依從關(guān)系可分為米里型和莫爾型。米里型電路的輸出是輸入變量的現(xiàn)態(tài)函數(shù)；莫爾型電路的輸出僅與電路的現(xiàn)態(tài)有關(guān)。 一般用Qn（t）表示現(xiàn)態(tài)函數(shù)，用Qn+1（t）表示次態(tài)函數(shù)。它們統(tǒng)稱為狀態(tài)函數(shù)，一個時序電路的主要特征是由狀態(tài)函數(shù)給出的。三:時序電路的特征時序電路中記憶功能是靠觸發(fā)器來實現(xiàn)的，我們設(shè)計和分析時序電路的對象就是觸發(fā)器。描述時序電路時通常使用狀態(tài)表和狀態(tài)圖，我

48、們分析時序電路的方法通常是比較相鄰的兩種狀態(tài)（即現(xiàn)態(tài)和次態(tài)）。例 1：列出下表所示時序電路的邏輯表達(dá)式、狀態(tài)表和狀態(tài)圖邏輯表達(dá)式為:Qn+1=AQn+BQn  F=A B+AB，它的狀態(tài)表為如下右圖所示。Qn     A       BQn+1F0     0       0010     0    

49、0;  1000     1       0100     1       1111     0       0111     0       1001   &

50、#160; 1       0101     1       101 §5、2觸發(fā)器       我們在學(xué)習(xí)觸發(fā)器的時要注意以下幾點：觸發(fā)器的狀態(tài)表、狀態(tài)圖、邏輯符號、特征方程以及各觸發(fā)器的特點。常用的觸發(fā)器有：R-S觸發(fā)器、D觸發(fā)器、T觸發(fā)器和JK觸發(fā)器。     一：R-S觸發(fā)器和D觸發(fā)器 R-S觸發(fā)器D

51、觸發(fā)器邏輯符號特征方程 Qn+1=Sd+RdQnQn+1=D狀態(tài)表狀態(tài)圖功能概述Sd=0，Rd=1時，觸發(fā)器處于置位狀態(tài)，次態(tài)=1Sd=1，Rd=0時，次態(tài)=0，處于復(fù)位狀態(tài)。Sd=Rd=1時，觸發(fā)器狀態(tài)不變，處于維持狀態(tài)。次態(tài)=現(xiàn)態(tài)Sd=Rd=0時，次態(tài)=現(xiàn)態(tài)=1，破壞了觸發(fā)器的平衡，觸發(fā)器處于禁止?fàn)顟B(tài)。（工作是不允許出現(xiàn)這種情況）當(dāng)CP=0時，觸發(fā)器不工作，處于維持狀態(tài)。當(dāng)CP=1時，它的功能如下：  當(dāng)D=0時，次態(tài)=0，  當(dāng)D=1時，次態(tài)=1， 由此可見，當(dāng)觸發(fā)器工作時它的次態(tài)由輸入控制函數(shù)D來確定。（CP為時鐘脈沖，它使觸發(fā)器有節(jié)湊的工作）例

52、1、已知D觸發(fā)器的CP脈沖、D輸入端的輸入波形，畫出次態(tài)的波形圖。二：T觸發(fā)器和JK觸發(fā)器    T觸發(fā)器JK觸發(fā)器邏輯符號特征方程 Qn+1=TQn+TQnQn+1=JQn+KQn狀態(tài)表狀態(tài)圖功能概述CP=0時，觸發(fā)器不工作，處于維持狀態(tài)CP=1時，觸發(fā)器的功能如下：   T=0時，次態(tài)=現(xiàn)態(tài)；   T=1時，次態(tài)與現(xiàn)態(tài)相反：觸發(fā)器翻轉(zhuǎn)當(dāng)CP=0時，觸發(fā)器不工作，處于維持狀態(tài)當(dāng)CP=1時，觸發(fā)器的功能如下：   當(dāng)JK為00，01，10時實現(xiàn)R-S觸發(fā)器的功能  

53、 當(dāng)JK為11時它實現(xiàn)T觸發(fā)器的功能。例1.已知T觸發(fā)器的CP脈沖、T的輸入波形，試畫出輸出波形。（如下左圖）                     例2.已知JK觸發(fā)器的CP脈沖、JK的輸入波形，畫出輸出波形。（如上右圖）三:基本觸發(fā)器的空翻和振蕩現(xiàn)象及解決 (1)觸發(fā)器在應(yīng)用中，CP脈沖期間控制端的輸入信號發(fā)生變化或CP脈沖過寬，有時會使觸發(fā)器存在空翻和振蕩現(xiàn)象，它破壞了觸發(fā)器的平衡。

54、60;(2)為了解決這個問題，必須改進(jìn)電路設(shè)計，實際中常用的結(jié)構(gòu)有三種類型：   主從觸發(fā)器.它的類型有:主從R-S觸發(fā)器、主從JK觸發(fā)器。   維持阻塞觸發(fā)器.維持就是在CP期間觸發(fā)器完成其預(yù)定功能；阻塞就是在CP期間阻止觸發(fā)器產(chǎn)生不應(yīng)有的操作。它的類型有:維持阻塞D觸發(fā)器。   邊沿觸發(fā)器.它分為上升沿觸發(fā)、下降沿觸發(fā)、上升下降沿同時觸發(fā)三種情況。邊沿觸發(fā)也就是在CP脈沖上升或下降的瞬間，輸出狀態(tài)發(fā)生改變。三:觸發(fā)器的相互轉(zhuǎn)換   基本觸發(fā)器之間是可以互相轉(zhuǎn)換的，JK觸發(fā)器和D觸發(fā)

55、器是兩種最常用的觸發(fā)器，別的觸發(fā)器可以通過這兩種觸發(fā)器轉(zhuǎn)化得來，它們之間也可相互轉(zhuǎn)化。   JK觸發(fā)器具有兩個輸入控制端，它轉(zhuǎn)化為別的觸發(fā)器十分方便。   我們轉(zhuǎn)化后怎樣判斷它們的正確性呢？是根據(jù)各觸發(fā)器的特征方程來驗證。例 1：已知D觸發(fā)器，試把它轉(zhuǎn)化為JK觸發(fā)器。   D觸發(fā)器的特征方稱為：Qn+1=D  JK觸發(fā)器的特征方稱為Qn+1=JQn+KQn，由此可以看出轉(zhuǎn)化電路如下左圖.    例 2：在上右圖中F1是D觸發(fā)器,F2是JK觸發(fā)器,CP和A的波形如右上圖所示,試畫出Q1,Q2的波形

56、.從電路圖中我們可以看到F1是在上升沿觸發(fā),F2是在下降沿觸發(fā).所以波形圖如右圖所示: 第六章  時序電路的分析與設(shè)計   邏輯電路分為組合邏輯電路和時序邏輯電路。第四章已經(jīng)學(xué)習(xí)了組合邏輯電路的分析與設(shè)計的方法，這一章我們來學(xué)習(xí)時序電路的分析與設(shè)計的方法。   在學(xué)習(xí)時序邏輯電路時應(yīng)注意的重點是常用時序部件的分析與設(shè)計   這一章的內(nèi)容共分為兩節(jié),它們是:     §6、1：同步時序電路的分析方法   §6、2：同步時序電路的設(shè)計6、1同步時序電路的分析方

57、法    時序電路分析的目的就是對已知的時序邏輯電路,要得到它的電路特性說明即該電路邏輯功能，若電路存在問題，并提出改進(jìn)方法。     在分析同步時序電路時分為以下幾個步驟：    1.分清時序電路的組成.    2.列出方程. 根據(jù)時序電路的組合部分,寫出該時電路的輸出函數(shù)表達(dá)式.并確定觸發(fā)器輸入信號的邏輯表達(dá)式(激勵函數(shù)),由此得到觸發(fā)器的特征方程.    3.由上步得出的方程寫出狀態(tài)真值表,把觸發(fā)器的現(xiàn)態(tài)和外界的輸入信號作為時序電路的輸入信

58、號.    4.通過狀態(tài)真值表得到該時序電路的狀態(tài)圖和狀態(tài)表.    5.通過電路的狀態(tài)表和狀態(tài)圖,對電路進(jìn)行功能描述.    例1:分析圖(1)所示的電路,作出狀態(tài)轉(zhuǎn)換表及狀態(tài)裝換圖,并作出輸入信號為0110111110的輸出波形.1.列方程.  激勵方程為:J1=XQ2 ,K1=X ;J2=X  ,K2=XQ1   特征方程為:Q1n+1=XQ2+XQ1;Q2n+1=XQ2+XQ1Q2  輸出方程為:Z=XQ1Q22.列狀態(tài)轉(zhuǎn)換真值表.如表(2)所示:3.畫出狀

59、態(tài)遷移圖.如圖(3)所示:4.功能描述. 由狀態(tài)遷移表可看出,該電路是"1111"序列檢測電路,當(dāng)出現(xiàn)該序列時,輸出為"1",否則為"0"5.畫時序圖.先列出時序表,根據(jù)時序表(如圖(4)作出時序圖如圖(5)所示:        §6、2同步時序電路的設(shè)計    時序電路是由組合電路和記憶電路兩部分組成的.組合電路的設(shè)計在第四章已經(jīng)學(xué)習(xí)過,因此時序電路的設(shè)計主要是記憶電路部分(觸發(fā)器)的設(shè)計.同步時序電路的設(shè)計分為以

60、下幾個步驟:1.建立原始狀態(tài)圖.建立原始狀態(tài)圖的方法是:1.確定輸入、輸出和系統(tǒng)的狀態(tài)函數(shù)(用字母表示).2.根據(jù)設(shè)計要求,確定每一狀態(tài)在規(guī)定條件下的狀態(tài)遷移方向,得到原始狀態(tài)圖.2.化簡原始狀態(tài). 在制作原始狀態(tài)圖時,難免會出現(xiàn)多余狀態(tài)(觸發(fā)器的個數(shù)增多激勵電路過于復(fù)雜等),因此要進(jìn)行狀態(tài)化簡,化簡時應(yīng)根據(jù)具體情況來考慮.3.分配化簡后的狀態(tài).  把化簡后的狀態(tài)用二進(jìn)制代碼來表示稱為狀態(tài)編碼.時序電路中,電路的狀態(tài)是由觸發(fā)器的狀態(tài)來描述的.例1.設(shè)計一個"111."序列檢測器.題意即檢測連續(xù)三個"1"輸出為"1"

61、.允許重合.1.畫出狀態(tài)遷移圖.如圖(1)所示:2.列出狀態(tài)表.如表(2)所示(化簡前); 如表(3)所示(化簡后)3.化簡狀態(tài).通過狀態(tài)表可以看出,所列狀態(tài)為最簡狀態(tài).4.狀態(tài)分配.  S0->Q1Q0=00;S1->Q1Q0=01;S2->Q1Q0=10;S3->Q1Q0=11.5.求激勵方程.如用JK觸發(fā)器則激勵方程為(由卡諾圖(4、5)得):    Q1n+1=XQ1nQ0n+XQ1n J1=XQ0n ，K1=X；    Q0n+1=XQ1nQ0n+XQ1nQ0n JO=XQ1n K0=XQ1

62、n6.畫出邏輯電路圖.如圖(6)所示:        第七章 常用時序邏輯部件   這一章主要是介紹常用的時序邏輯功能部件。如計數(shù)器、移位寄存器的分析與設(shè)計方法以及集成計數(shù)器、集成移位寄存器的原理及應(yīng)用。它是本課程的重點內(nèi)容之一，我們一定要掌握好！   在學(xué)習(xí)時要注意同步、異步計數(shù)器和移位寄存器的工作原理及設(shè)計方法；同步式集成計數(shù)器T214、異步式集成計數(shù)器T210以及集成移位寄存器T454的工作原理及應(yīng)用。  在學(xué)習(xí)是我們把這一章的內(nèi)容共分為三節(jié)，它們分別是：&#

63、160;  §1.計數(shù)器    §2.寄存器與移位寄存器    §3.序列信號發(fā)生器 §7、1 計數(shù)器   累計輸入脈沖的個數(shù)的邏輯電路稱為計數(shù)器。它的作用有:累計輸入脈沖的個數(shù)；對輸入脈沖信號進(jìn)行分頻；構(gòu)成其它時序電路。    計數(shù)器的分類：   按進(jìn)位模數(shù)分為模2計數(shù)器和非模2計數(shù)器。 進(jìn)位模是計數(shù)器所經(jīng)歷的獨立狀態(tài)的總數(shù)，也就是進(jìn)位制數(shù)。    模2計數(shù)器就是進(jìn)位模為2n

64、的計數(shù)器。其中n為觸發(fā)器的級數(shù)；非模2計數(shù)器就是進(jìn)位模非2n的計數(shù)器。    按計數(shù)脈沖的輸入方式分為同步計數(shù)器和異步計數(shù)器。 同步計數(shù)器是相應(yīng)的觸發(fā)器的計數(shù)脈沖也相同，使相應(yīng)的觸發(fā)器同時翻轉(zhuǎn)。異步計數(shù)器是相應(yīng)的觸發(fā)器的計數(shù)脈沖不相同，并且不同時翻轉(zhuǎn)。    按計數(shù)增減趨勢分為遞增計數(shù)器、遞減計數(shù)器和雙向計數(shù)器。 遞增計數(shù)器是每來一個時鐘脈沖觸發(fā)器的組成狀態(tài)按二進(jìn)制代碼規(guī)律增加，遞減計數(shù)器就是按二進(jìn)制代碼規(guī)律減少。雙向計數(shù)器是可增可減，由控制端來決定。按電路集成度分為小規(guī)模集成計數(shù)器和中規(guī)模集成計數(shù)器。一：同步計數(shù)

65、器的分析與設(shè)計   在設(shè)計同步計數(shù)器是由于已經(jīng)明確了狀態(tài)數(shù)、狀態(tài)代碼和狀態(tài)遷移關(guān)系，所以不需要制作原始狀態(tài)圖、狀態(tài)化簡和狀態(tài)分配。1.二進(jìn)制計數(shù)器的設(shè)計   模為2的同步計數(shù)器稱為二進(jìn)制計數(shù)器，它的特點是沒有多余狀態(tài)，觸發(fā)器的利用率高。它通常是采用自然二進(jìn)制編碼。例1.設(shè)計一個三位二進(jìn)制同步遞增計數(shù)器.  三位二進(jìn)制的進(jìn)位模數(shù)為23=8,它的狀態(tài)表為:如圖(1)所示.狀態(tài)遷移圖為:如圖(2)所示    將現(xiàn)態(tài)QCn、QBn、QAn作為輸入，次態(tài)QCn+1、QBn+1、QAn+1作為輸出

66、，通過卡諾圖可得出各觸發(fā)器的次態(tài)方程為：QCn+1=QAnQBnQCn+QAnQCn+QBnQCn=QAnQBnQC+QAnQBnQCQBn+1=QAnQBn+QAnQBn QAn+1=QAn把求得的次態(tài)方程與選用觸發(fā)器的特征方程作比較，求得各觸發(fā)器的激勵函為：Jc=QAnQBn        JB=QAn           JA=1     &

67、#160;      Kc=QAnQBnKB=QAnKA=1它的邏輯電路圖為:如圖(3)所示    位數(shù)增多的二進(jìn)制計數(shù)器的設(shè)計可按以上方法進(jìn)行,當(dāng)位數(shù)>5時,就不能用上面的方法了(卡諾圖不易制),從上面的例子我們可以看出:低級觸發(fā)器除外,每一位觸發(fā)器的J,K激勵函數(shù)都是由它的低位各觸發(fā)器原碼相與而成.由此就可以設(shè)計更多位的二進(jìn)制計數(shù)器了.    二進(jìn)制的減法計數(shù)器的設(shè)計方法與加法相似,只不過狀態(tài)遷移圖不同.2.非2n進(jìn)制計數(shù)器  由于這種進(jìn)制不是2的倍數(shù),所

68、以存在著多余狀態(tài),在設(shè)計中應(yīng)把這些多余狀態(tài)作無關(guān)項來考慮.在實際中用的最多的是十進(jìn)制計數(shù)器,它需要四個觸發(fā)器.  例1.五級觸發(fā)器的進(jìn)位模數(shù)最大為:( )  A.五進(jìn)制 B.十進(jìn)制 C.十六進(jìn)制 D.三十二進(jìn)制    因為是五級觸發(fā)器,所以它的最大進(jìn)位模數(shù)為25=32,所以答案為 D   例2.設(shè)計一個模六計數(shù)器.   由于22<6<23,所以模六計數(shù)器需要三級觸法器組成.三級觸法器有8種狀態(tài),因此存在著兩種多余狀態(tài),我們?nèi)芜x其中的六種,它的狀態(tài)圖為:如圖(1)所示,我們通過各級觸發(fā)

69、器(用JK觸發(fā)器來實現(xiàn))的卡諾圖可得各級觸發(fā)器的次態(tài)方程為:QCn+1=QAnQCn+QAnQCnQBn+1=QBnQCn+QBnQCnQAn+1=QAnQBn+QAnQBnC=QAnQBn  由次態(tài)方程可得激勵方程為:Jc=QAn       JB=QCn           JA=QBn       Kc=QAn  

70、;     KB=QCn           KA=QBn  所的邏輯電路圖為:如圖(2)所示  這類計數(shù)器由于狀態(tài)沒有用完,存在著多余狀態(tài),所以它就有一個自啟動和自校正問題.自啟動就是當(dāng)電源合上之后,電路能否進(jìn)入所用的狀態(tài)之中的任一狀態(tài),如果能則有,否則即無.自校正就是計數(shù)器正常工作時,由于一些原因,使計數(shù)狀態(tài)離開正常的的序列,若經(jīng)過若干個節(jié)拍后電路如能返回正常的計數(shù)序列,則有校正能力.如不能,則無校正能

71、力.   注: 具有自校正能力的計數(shù)器也具有自啟動能力.   怎樣判斷電路是否具有自校正能力呢?  一般是把未用的狀態(tài)代入所得的次態(tài)方程,求得次態(tài),并判斷次態(tài)是否還是無用狀態(tài),若是則表示無自校正能力,若轉(zhuǎn)入有用序列則表示該電路具有自校正能力。  根據(jù)上面的結(jié)論，來判斷一下例2是否具有自校正能力。先把沒用的兩種狀態(tài)代入次態(tài)方程，結(jié)果為：如圖（3）所示由此可以看出此電路無自校正能力，因此要改進(jìn)設(shè)計。    改進(jìn)的具體步驟是：    切斷010與101的無效循環(huán)序列，強(qiáng)迫

72、使之進(jìn)入110，由于前兩級都沒有改變,所以只需重新設(shè)計第三級即可.    QCn+1=QAnQCn+QAnQBnQCn   則改進(jìn)后的邏輯電路圖為：如圖(4)所示3.同步時序電路的分析它的分析方法和步驟與同步時序電路是一樣的.在這里我們就不多說了。二：異步計數(shù)器的分析與設(shè)計 異步計數(shù)器的時鐘脈沖不是同步的,因此在設(shè)計時要特別注意各觸發(fā)器的時鐘信號.1.二進(jìn)制計數(shù)器的設(shè)計 我們通過例子來說明一下.例1:設(shè)計一個八進(jìn)制異步遞增計數(shù)器.首先我們來畫出它的狀態(tài)圖:如圖(1)所示,根據(jù)狀態(tài)圖再畫出電路的輸出波形圖為:如圖(2)所示由波

73、形圖我們可以看出各級觸發(fā)器的時鐘脈沖為:CP1為CP；CP2為Q1的輸出原碼；CP3為Q2的輸出原碼。我們知道如果沒有時鐘脈沖觸發(fā)器是不會翻轉(zhuǎn)的，只有有了時鐘脈沖觸發(fā)器才可能翻轉(zhuǎn)，根據(jù)這一點我們可以把各級觸發(fā)器的輸入端置“1”，所得的邏輯電路圖為：如圖（3）所示。2.非2n進(jìn)制異步計數(shù)器的設(shè)計 非2n進(jìn)制異步計數(shù)器設(shè)計時主要是判斷各觸發(fā)器的時鐘脈沖.它的具體步驟是:先選定狀態(tài)的遷移關(guān)系,并畫出波形圖.根據(jù)波形圖,選擇時鐘,然后的步驟就與同步計數(shù)器的設(shè)計方法一樣.    注意:沒有時鐘脈沖信號沿的狀態(tài)按無關(guān)項處理.3.異步計數(shù)器的分析它的分析方法與同步計數(shù)器的分析基本相同,區(qū)別在于異步時序電路翻轉(zhuǎn)的時間有先有后,只有提供時鐘信號,且提供有效的時鐘信號沿時,對應(yīng)的觸發(fā)器才翻轉(zhuǎn).例2:如圖(4)所示的電路,試分析其功能.該電路是由三級JK觸發(fā)器組成,下降沿觸發(fā),異步控制.激勵方程為: