李茂林組課程設(shè)計

1、課程設(shè)計報告一課程設(shè)計題目：高增益放大器二 設(shè)計過程：1. 設(shè)計指標設(shè)計指標見表1表1運放設(shè)計指標性能參數(shù)設(shè)計指標負載電容CL1pF開環(huán)增益(低頻)>60dB共模輸入范圍>1.2V輸出擺幅（峰峰值）>1.6V(CL only)電源電壓2.5V, 0直流功耗<15mW單位增益帶寬>500MHz壓擺率>2V/uS輸出信號單端輸出或者差分輸出2. 結(jié)構(gòu)選擇和分析 圖（1）兩級運算放大器為了滿足設(shè)計指標又同時想得到結(jié)構(gòu)比較簡單的運算放大器。最終構(gòu)根據(jù)設(shè)計指標采用了兩級運算放大器，結(jié)構(gòu)如上圖（1）。七管兩級運算放大器不僅結(jié)構(gòu)簡單而且計算也不復(fù)雜簡單易懂。能夠很好的滿足

2、設(shè)計指標，所以最終選擇了此結(jié)構(gòu)。本次設(shè)計使用TANNER仿真工具進行仿真。使用TSMC 0.25um CMOS工藝庫。3. 手工計算首先選擇在整個電路中使用的器件柵長。為了方便理論計算選取柵長L=1u。0.25um工藝參數(shù)如下表2。表2工藝參數(shù)VT0(V)(V0.5)VDSAT(V)K'(A/V2)(V-1)Nmos0.430.40.63115×10-60.06Pmos-0.4-0.4-1-30×10-6-0.1管子?xùn)砰L選好后，可以確定補償電容Cc的最小值。輸出節(jié)點P2高于2.2GB可以獲得60°的相位裕度。根據(jù)公式計算出取Cc等于0.5pF.然后在滿足擺

3、率要求的基礎(chǔ)上確定尾電流。由公式算出：取。根據(jù)公式計算出輸入最大電壓得到：電路處于平衡狀態(tài)時M3管子處于飽和狀態(tài)?，F(xiàn)在可以確定M3的寬長比，根據(jù)正的輸入共模范圍要求來求解。設(shè)計公式如下：計算的出：為了方便計算取18。輸入管的跨導(dǎo)要求可以由Cc和GB的知識來求解。根據(jù)公式計算得出：寬長比可以直接由得到如下：計算得到：為了方便后邊計算取30?，F(xiàn)在利用負的ICMR公式推導(dǎo)計算出：得到：那么為了方便后邊的計算取2。為了得到60°的相位裕度，的值近似是輸出極點設(shè)置在2.2GB處?？鐚?dǎo)可以用下面的關(guān)系確定：如果就可以得到：則：最后估算開環(huán)增益：約為80dB。靜態(tài)功耗約為：。如下表3是理論計算得到

4、的管子參數(shù)。表3運算放大器理論參數(shù)M1M2M3M4M5M6M7M8W30u30u18u18u2u190u10u2uL1u1u1u1u1u1u1u1u工藝為0.25um，但是在實際仿真的時候發(fā)現(xiàn)如果柵長定為0.25um時性能并不理想，最終選取管子長為0.5um。實際仿真的管子參數(shù)如下表4。表4運算放大器器件實際參數(shù)M1M2M3M4M5M6M7M8W15u15u9u9u1u95.25u5u1uL0.5u0.5u0.5u0.5u0.5u0.5u0.5u0.5u三仿真過程及結(jié)果分析1. 直流和交流分析如下圖（1）是對以上的運算放大器結(jié)構(gòu)進行直流掃描確定靜態(tài)工作點，得到靜態(tài)工作電壓為0.73V然后進行交

5、流仿真，結(jié)束后對靜態(tài)工作點進行掃描得出在靜態(tài)工作電壓等于0.8V時能夠得到最大的增益，所以后續(xù)仿真靜態(tài)工作電壓定為0.8V。幅頻和相頻結(jié)果在圖（2）中，可以從圖中得到增益約為80.41dB，單位增益帶寬為39.81M，相位裕度約為56.91°。圖（2）靜態(tài)工作點確定圖（3）幅頻特性和相頻特性仿真圖2. ICMRICMR測量結(jié)構(gòu)如下圖（8）所示。如下圖（4）通過給輸入做電壓掃描查看M1漏端的電流變化，趨于穩(wěn)定時讀取電壓輸入范圍。得到共模輸入范圍的仿真圖得到ICMR為1V2.4V。圖（4）ICMR仿真圖3. 壓擺率壓擺率通過如下圖（8）所示結(jié)構(gòu)仿真測量。給定一個方波得到輸入變化10%和9

6、0%時分別是0.4v和2 v變化時間為50.7ns如下圖（5）所示。計算得到壓擺率是32v/us。圖（5）壓擺率仿真圖4. CMRR共模抑制比用如下圖（6）結(jié)構(gòu)進行仿真，兩個輸入端口都加上一個交流信號源，并且反相輸入端的信號源接到輸出端口。得到的仿真結(jié)果如下圖（7）所示。通過仿真曲線得到CMRR為70.66dB。圖（6）CMRR仿真結(jié)構(gòu)圖（7）CMRR仿真圖5. PSRR電源電壓抑制比PSRR由下圖（8）結(jié)構(gòu)測量，得到的仿真結(jié)果如下圖（9）可以得出PSRR為70dB。圖（8）PSRR，ICMR和擺率仿真結(jié)構(gòu)圖（9）PSRR仿真圖6. 輸出擺幅輸出電壓擺幅只需要對輸入端dc掃描，分析一下輸出電壓

7、就可以得到由下圖（8）所示仿真結(jié)果可以讀出為2.47v。范圍是8.2mv2.48v。圖（8）輸出擺幅仿真圖7. 實驗結(jié)果分析在靜態(tài)情況下通過瞬態(tài)仿真可以得到在輸入位0.8V時。得到總電流為17.31uA+93.83uA等于111.14 uA。則實際仿真靜態(tài)功耗為：在這次的設(shè)計中采用了簡單的兩級運算放大器，雖然結(jié)構(gòu)簡單但是性能方面還是能夠很好的滿足要求，這次的設(shè)計開環(huán)增益達到80dB相位裕度大于45°。壓擺率為32v/us，共模輸入范圍是1V2.4V和電壓輸出范圍8.2mv2.48v都滿足要求。但是在單位增益帶寬只有39.81M沒有滿足要求。原因是兩級運放的結(jié)構(gòu)簡單，相對與共源共柵結(jié)構(gòu)

8、在增益和對高階極點的控制力相對較弱。所以可以采用共源共柵結(jié)構(gòu)重新設(shè)計運算放大器，不僅可以將增益提高而且單位增熠帶寬也能夠大幅度提高。但是由于時間有限能力有限，沒有采用共源共柵結(jié)構(gòu)。接下來有時間會研究共源共柵運算放大器。附錄：運放網(wǎng)表以及部分仿真網(wǎng)表兩級運放AC仿真網(wǎng)表* op_amp.lib 'mix025_1.l' tt.param VDD = 2.5v CURRT = 20u COM = 0.8vvd vdd 0 VDDibias vdd vbias CURRTvcom vin_1 0 COMVdiff vin_1 vin_2 DC 0 AC 1VCc 2 vout 0.6

9、pCl vout 0 1pM1 1 vin_1 3 3 nch w=15u l=0.5uM2 2 vin_2 3 3 nch w=15u l=0.5uM3 1 1 vdd vdd pch w=9u l=0.5uM4 2 1 vdd vdd pch w=9u l=0.5uM5 3 vbias 0 0 nch w=1u l=0.5uM6 vout 2 vdd vdd pch w=95.25u l=0.5uM7 vout vbias 0 0 nch w=5u l=0.5uM8 vbias vbias 0 0 nch w=1u l=0.5u.ac dec 10 1 2G.print ac vdb(vo

10、ut) vp(vout).endICMR SR PSRR仿真網(wǎng)表* op_amp.lib 'mix025_1.l' tt.param VDD = 2.5v CURRT = 20u COM = 0.8v vd vdd 0 dc VDD ac 1.0ibias vdd vbias CURRTvin_p vin_1 0 pwl(0 0.2 10n 0.2 20n 2.2 2u 2.2 2.01u 0.2 4u 0.2 4.01u 0.7 6u 0.7 6.01u 0.9 8u 0.9 8.01u 0.7 10u 0.7)Cc 2 vout 0.6pCl vout 0 1pM1 1 vout 3 3 nch w=15u l=0.5uM2 2 vin_1 3 3 nch w=15u l=0.5uM3 1 1 vdd vdd pch w=9u l=0.5uM4 2 1 vdd vdd pch w=9u l=0.5uM5 3 vbias 0 0 nch w=1u l=0.5uM6 vout 2 vdd vdd pch w=95.25u l=0.5uM7 vout vbias 0 0 nch w=5u l=0.5uM8 vbias vbias 0 0 nc