應(yīng)電(3+2)張釗

1、中州大學(xué)可編程邏輯器件的現(xiàn)狀及發(fā)展趨勢(shì)姓名 張釗 班級(jí) 14級(jí) 應(yīng)電3+2 學(xué)號(hào) 201425170113 日期 2016年3月28號(hào) 摘要： 現(xiàn)代電子產(chǎn)品正在以前所未有的革新速度，向著功能多樣化、功耗最 低化的方向迅速發(fā)展。它與傳統(tǒng)電子產(chǎn)品在設(shè)計(jì)上顯著區(qū)別之一就是大量使用大規(guī)?？删幊踢壿嬈骷?，以提高性能、縮小產(chǎn)品體積、降低產(chǎn)品消耗；區(qū)別之二就是廣泛運(yùn)用現(xiàn)代計(jì)算機(jī)技術(shù)，提高電子設(shè)計(jì)自動(dòng)化程度，縮短開(kāi)發(fā)周期，提高產(chǎn)品的競(jìng)爭(zhēng)力。所以可編程邏輯器件是吸收現(xiàn)代科學(xué)的最新成果形成了一門(mén)新的技術(shù)。關(guān)鍵字：可編程邏輯器件；FPGA；CPLD引言 PLD（Programmable Logic Device）是

2、可編程邏輯器件的總稱(chēng)，PLD基本上可完成任何數(shù)字器件的功能，從高性能CPU，到簡(jiǎn)單集成電路，均可以用PLD實(shí)現(xiàn)。通過(guò)傳統(tǒng)的原理圖輸入，或時(shí)硬件語(yǔ)言的描述可以自由地設(shè)計(jì)具備某種功能的數(shù)字系統(tǒng)。利用軟件仿真功能，可以檢驗(yàn)設(shè)計(jì)的正確性；利用PLD的在線修改能力，可以在在不必改動(dòng)硬件電路的基礎(chǔ)上進(jìn)行修改設(shè)計(jì)。具備設(shè)計(jì)時(shí)間短，PCB面積小，系統(tǒng)的可靠性強(qiáng)等優(yōu)點(diǎn)?？删幊踢壿嬈骷膬煞N主要類(lèi)型是現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA）和復(fù)雜可編程邏輯器件（CPLD）。 對(duì)于FPGA而言，主要分為基于基于SRAM結(jié)構(gòu)的可反復(fù)編程的FPGA和基于反熔絲結(jié)構(gòu)的一次性 FPGA。隨著FPGA的容量和功能的擴(kuò)展，F(xiàn)PGA從僅僅在

3、系統(tǒng)中做為連接邏輯器件發(fā)展到成為系統(tǒng)設(shè)計(jì)中的核心部件。超過(guò)百萬(wàn)門(mén)容量FPGA的推出及越來(lái)越多的第三方公司為可編程邏輯器件廠家開(kāi)IPCore，通過(guò)IPCore可方便快捷地實(shí)現(xiàn)各種數(shù)字系統(tǒng)的功能。另一方面，可編程邏輯器件廠家陸續(xù)推出低成本系列FPGA，搶占ASIC市場(chǎng)。與ASIC設(shè)計(jì)相比，F(xiàn)PGA設(shè)計(jì)更容易、快速、經(jīng)濟(jì)，還有零NRE費(fèi)用、更短的開(kāi)發(fā)時(shí)間，因而大大降低了開(kāi)發(fā)風(fēng)險(xiǎn)。 CPLD相對(duì)于FPGA而言，應(yīng)用較少。但CPLD提供了良好的可預(yù)測(cè)性，因而對(duì)于關(guān)鍵的應(yīng)用控制非常理想。早在1998年，Altera、Lattice、Xilinx相繼推出各自的33 CPLD EPM7000AE系列、ispL

4、SI2000VE系列、XC9500XL系列，攝大容量達(dá)到5I2個(gè)宏單元，最高速度可達(dá)到pin-to-pin延時(shí)4ns，系統(tǒng)速度200MHz。2000年5月30日，Altera公司正式將其已量產(chǎn)的高性能的EPMT000B系列推向市場(chǎng)，最小延時(shí)可達(dá)到pin-to-pin延時(shí)35ns，系統(tǒng)速度達(dá)285MHz，另外EPM7000B還可支持多種類(lèi)型的I/O接口標(biāo)準(zhǔn)。 Xilinx收購(gòu)Philips的CPLD系列后，推出Coo1Runner CPLD第3代系列產(chǎn)品XPLA3，XPLA3系列產(chǎn)品結(jié)臺(tái)了快速零驅(qū)動(dòng)技術(shù)和超低供電(小于l00A )、高性能(Tpd=5ns)，其待機(jī)功耗僅為同類(lèi)產(chǎn)品的千分之一。 隨

5、著社會(huì)持續(xù)的需求和商家間的激烈競(jìng)爭(zhēng)，可編程邏輯器件將繼續(xù)朝著更先進(jìn)工藝、大容量、高速度、高性能、低成本和系統(tǒng)集成的方向發(fā)展。1可編程邏輯器件的概述90年代后PLD技術(shù)有了飛速的發(fā)展，現(xiàn)在已經(jīng)發(fā)展到CPLD、FPGA和基于SOC的PLD。PLD技術(shù)也已經(jīng)摻入到自動(dòng)控制、航空等各個(gè)領(lǐng)域。國(guó)際上生產(chǎn)FPGA/CPLD的主流公司，并且在國(guó)內(nèi)占有市場(chǎng)份額較大的主要有Xilinx、Altera、Lattice三家公司生產(chǎn)。CPLD基于EPROM或者Flash工藝，基于乘積項(xiàng)（Product Term）結(jié)構(gòu)。由可編程邏輯單元（LMC）圍繞中心的可編程互連矩陣單元組成，具有復(fù)雜的I/O單元互連結(jié)構(gòu)，用戶(hù)課根據(jù)

6、需要完成特定的電路設(shè)計(jì)，使其具有某種特定功能。目前，CPLD不僅具備電擦除特性，而且具備邊緣掃描和在線可編程等高級(jí)特性。FPGA通常包含3類(lèi)可編程資源：可編程邏輯功能塊、可編程I/O塊和可編程內(nèi)部互連。可編程邏輯功能塊是實(shí)現(xiàn)用戶(hù)功能的基本單元，它們通常排列成一個(gè)陣列、散布于整個(gè)芯片；可編程I/O快完成芯片上邏輯與外部封裝腳的接口，常圍繞著陣列排列列于芯片四周；可編程內(nèi)部互連包括各種長(zhǎng)度的連線線段和一些可編程連接開(kāi)關(guān)，它們將各個(gè)可編程邏輯塊或I/O塊連接起來(lái)，構(gòu)成特定功能的電路。PLD的設(shè)計(jì)主要通過(guò)硬件描述語(yǔ)言及仿真工具，硬件描述語(yǔ)言（VDL）常用的有VHDL、Verilog、ABEL。仿真工具

7、目前比較流行的、主流廠家有Altera的MAX-plus2、Lattice的ispEXPERT、Xilinx的Foundation Series。這三個(gè)軟件的基本功能相同，主要差別在于：1 面向的目標(biāo)器件不一樣；2 三者的性能各有優(yōu)劣。由于FPGA/CPLD的集成規(guī)模非常大，因此可利用先進(jìn)的EDA工具進(jìn)行電子系統(tǒng)設(shè)計(jì)和產(chǎn)品開(kāi)發(fā)，由于開(kāi)發(fā)工具的通用性、設(shè)計(jì)語(yǔ)言的標(biāo)準(zhǔn)化以及設(shè)計(jì)過(guò)程幾乎與所有器件的硬件結(jié)構(gòu)無(wú)關(guān)，因而設(shè)計(jì)開(kāi)發(fā)成功的各類(lèi)邏輯功能塊軟件有很好的兼容性和可移植性。它的顯著優(yōu)勢(shì)是開(kāi)發(fā)周期短、投資風(fēng)險(xiǎn)小、產(chǎn)品上市速度快、市場(chǎng)適應(yīng)能力強(qiáng)和硬件升級(jí)回旋余地大。2 可編程邏輯器件的現(xiàn)狀當(dāng)前現(xiàn)場(chǎng)可編程

8、邏輯器件（FPGA）和復(fù)雜可編程邏輯器件（CPLD）是可編程邏輯器件中兩種主要的類(lèi)型。FPGA提供了最高的邏輯密度、最豐富的特性和最高的性能?，F(xiàn)在最新的FPGA器件，如Xilinx Virtex系列中的部分器件，可提供八百萬(wàn)“系統(tǒng)門(mén)”（相對(duì)邏輯密度）。 這些先進(jìn)的器件還提供諸如內(nèi)建的硬連線處理器、大容量存儲(chǔ)、時(shí)鐘管理系統(tǒng)等特性，并支持多種最新的超快速器件至器件（device-to-device）信號(hào)技術(shù)。 FPGA被應(yīng)用于范圍廣泛的應(yīng)用中，從數(shù)據(jù)處理和存儲(chǔ)，以及到儀器儀表、電信和數(shù)字信號(hào)處理等。與此相比，CPLD提供的邏輯資源少得多，最高約1萬(wàn)門(mén)。 但是，CPLD提供了非常好的可預(yù)測(cè)性，因此對(duì)

9、于關(guān)鍵的控制應(yīng)用非常理想。 而且如Xilinx CoolRunner系列CPLD器件需要的功耗極低。但是今年來(lái)，隨著微電子工業(yè)的不斷發(fā)展，可編程邏輯器件的發(fā)展進(jìn)入“片上可編程系統(tǒng)”SOPC的新紀(jì)元。SOPC技術(shù)是在可編程邏輯器件的基礎(chǔ)上發(fā)展起來(lái)的一種靈活的、高效的嵌入式系統(tǒng)，它所具有的靈活性、地成本等特點(diǎn)是系統(tǒng)設(shè)計(jì)者受益匪淺。SOPC將處理器、存儲(chǔ)系統(tǒng)、I/O、LVD S、CDR等系統(tǒng)設(shè)計(jì)功能模塊集成到一個(gè)可編程器件上，構(gòu)成一個(gè)可編程的片上系統(tǒng)。目前，賽靈思和Altera都推出了相應(yīng)的SOCFPGA產(chǎn)品，制造工藝達(dá)到65nm，系統(tǒng)門(mén)數(shù)草果百萬(wàn)門(mén)。在可編程邏輯發(fā)展的此階段邏輯器件內(nèi)嵌了硬核高速乘

10、法器、Gbit差分串行接口，時(shí)鐘頻率高達(dá)500MHZ的PowerPC微處理器，軟件MicroBlaze、Picoblaze、Nios，這實(shí)現(xiàn)了軟件與硬件、高速與靈活性的結(jié)合，使PLD的應(yīng)用范圍從單片擴(kuò)展到系統(tǒng)級(jí)。因而SOPC是可編程邏輯器件發(fā)展的第四階段，SOPC技術(shù)在微電子工業(yè)方面發(fā)揮著越來(lái)越大的作用。3 可編程邏輯器件的發(fā)展趨勢(shì) 隨著市場(chǎng)對(duì)大量精密但相對(duì)成本較低的終端產(chǎn)品的需求日益增加，設(shè)計(jì)工程師正利用速度更快、密度更高和相對(duì)更經(jīng)濟(jì)的IC產(chǎn)品，為FPGA產(chǎn)品在系統(tǒng)設(shè)計(jì)中開(kāi)辟了全新的應(yīng)用。現(xiàn)在系統(tǒng)設(shè)計(jì)人員會(huì)使用FPGA執(zhí)行高度復(fù)雜的時(shí)序控制功能，實(shí)現(xiàn)高速數(shù)據(jù)信道設(shè)計(jì)，甚至先進(jìn)的加密技術(shù)設(shè)計(jì)。

11、由于掩膜的成本持續(xù)居高不下，低成本效益的用戶(hù)可編程FPGA提供了極具吸引力的解決方案，從而替代傳統(tǒng)的ASIC以實(shí)現(xiàn)復(fù)雜的設(shè)計(jì)功能。今天，典型的電路板設(shè)計(jì)也許只是將現(xiàn)成的處理器或DSP、一些存儲(chǔ)器、幾個(gè)ASSP和一個(gè)或多個(gè)大型但成本經(jīng)濟(jì)的FPGA整合在一起。在這種情況下，各個(gè)公司正著手轉(zhuǎn)變其基礎(chǔ)的可編程邏輯技術(shù)和市場(chǎng)重點(diǎn)。我認(rèn)為可編程邏輯器件的發(fā)展趨勢(shì)有以下幾方面：3.1 市場(chǎng)領(lǐng)域 市場(chǎng)重點(diǎn)從用于電信領(lǐng)域的高價(jià)位IC轉(zhuǎn)向適用于所有領(lǐng)域的低價(jià)位IC，并且航空航天通信和消費(fèi)電子，這些都是未來(lái)發(fā)展良好的領(lǐng)域。3.2 更高技術(shù)、低壓、低功耗 可編程邏輯器件將從高速、獨(dú)特的反熔絲技術(shù)轉(zhuǎn)向以Flash為基礎(chǔ)

12、的技術(shù)；同時(shí)，由于當(dāng)今社會(huì)對(duì)便攜式應(yīng)用產(chǎn)品的需求越來(lái)越大，對(duì)可編程邏輯器件的高密度、低壓、低功耗要求越來(lái)越高。功耗需要考察四項(xiàng)基本的功率成分：1靜態(tài)功率2動(dòng)態(tài)功率3上電（或涌入尖峰功率）4配置功率，總系統(tǒng)功率要求是所有四項(xiàng)功率成分的組合。如賽靈思把越來(lái)越多的硬核加入了FPGA之中，進(jìn)而改進(jìn)性能，提高速度降低功耗。該趨勢(shì)是很多廠商產(chǎn)品追求的目標(biāo)。3.3 IP內(nèi)核庫(kù)更完善，IP內(nèi)核的重用更加成熟 由于通信系統(tǒng)越來(lái)越復(fù)雜，可編程邏輯器件的設(shè)計(jì)越來(lái)越復(fù)雜，這要求IP庫(kù)資源能夠高效的完成復(fù)雜片上系統(tǒng)設(shè)計(jì)，因而IP內(nèi)核的完善是一個(gè)發(fā)展的趨勢(shì)。而IP內(nèi)核的重用又是SOPC發(fā)展的重要條件，可見(jiàn)IP內(nèi)核豐富與重

13、用是以后PLD追求的一個(gè)目標(biāo)。3.4 更好的軟硬件統(tǒng)一語(yǔ)言的廣泛使用 HDL和C/C+語(yǔ)言在設(shè)計(jì)流程中實(shí)現(xiàn)和系統(tǒng)級(jí)都具備有各自的用武之地，問(wèn)題出現(xiàn)在系統(tǒng)級(jí)和實(shí)現(xiàn)級(jí)連接之處。根據(jù)目前芯片系統(tǒng)的發(fā)展趨勢(shì)，系統(tǒng)級(jí)語(yǔ)言Superlog、SysteC具有很大的發(fā)展?jié)摿Γ梢詫?duì)系統(tǒng)語(yǔ)言進(jìn)行比較研究，做出選擇，并進(jìn)行相關(guān)工具的推廣以及與相關(guān)企業(yè)進(jìn)行合作等。3.5 保護(hù)知識(shí)產(chǎn)權(quán) 采用最安全保密的可編程邏輯技術(shù)，以減少被攻擊的機(jī)會(huì)。以SRAM為基礎(chǔ)的揮發(fā)性FPGA技術(shù)不太安全，而非揮發(fā)性FPGA則是最安全的。3.6 低成本 低成本關(guān)系著生產(chǎn)廠商的發(fā)展前途，要想在PLD有一席之地，低成本是必需要考慮的因素，未來(lái)的

14、可編程器件會(huì)以最低的成本提供最多的系統(tǒng)門(mén)。3.7 ASIC與PLD的相互融合 SOPC是ASCI與PLD相互融合的典型例子，同時(shí)兼有ASIC與PLD的優(yōu)勢(shì)，避免了它們兩者的缺點(diǎn)是未來(lái)PLD的發(fā)展方向。4 結(jié)論 可編程器件的發(fā)展，使用戶(hù)有了更多的選擇自由，促進(jìn)了電子設(shè)計(jì)自動(dòng)化的進(jìn)程，有 利于開(kāi)發(fā)具有自己知識(shí)產(chǎn)權(quán)的專(zhuān)用集成電路，將是今后發(fā)展主要目標(biāo)。當(dāng)前現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA）和復(fù)雜可編程邏輯器件（CPLD）是可編程邏輯器件中兩種主要的類(lèi)型。FPGA提供了最高的邏輯密度、最豐富的特性和最高的性能?，F(xiàn)在最新的FPGA器件，如Xilinx Virtex系列中的部分器件，可提供八百萬(wàn)“系統(tǒng)門(mén)”（相對(duì)

15、邏輯密度）。 這些先進(jìn)的器件還提供諸如內(nèi)建的硬連線處理器、大容量存儲(chǔ)、時(shí)鐘管理系統(tǒng)等特性，并支持多種最新的超快速器件至器件（device-to-device）信號(hào)技術(shù)。 FPGA被應(yīng)用于范圍廣泛的應(yīng)用中，從數(shù)據(jù)處理和存儲(chǔ)，以及到儀器儀表、電信和數(shù)字信號(hào)處理等。與此相比，CPLD提供的邏輯資源少得多，最高約1萬(wàn)門(mén)。 但是，CPLD提供了非常好的可預(yù)測(cè)性，因此對(duì)于關(guān)鍵的控制應(yīng)用非常理想。 而且如Xilinx CoolRunner系列CPLD器件需要的功耗極低。 但是今年來(lái)，隨著微電子工業(yè)的不斷發(fā)展，可編程邏輯器件的發(fā)展進(jìn)入“片上可編程系統(tǒng)”SOPC的新紀(jì)元。SOPC技術(shù)是在可編程邏輯器件的基礎(chǔ)上發(fā)展起來(lái)的一種靈活的、高效的嵌入式系統(tǒng)，它所具有的靈活性、地成本等特點(diǎn)是系統(tǒng)設(shè)計(jì)者受益匪淺。SOPC將處理器、存儲(chǔ)系統(tǒng)、I/O、LVD S、CDR等系統(tǒng)設(shè)計(jì)功能模塊集成到一個(gè)可編程器件上，構(gòu)成一個(gè)可編程的片上系統(tǒng)。 目前，賽靈思和Alte