計算機組成原理第四章存儲器

1、第四章第四章 存存 儲儲 器器4.1 概述概述4.2 主存儲器主存儲器4.3 高速緩沖存儲器高速緩沖存儲器4.4 輔助存儲器輔助存儲器2一、考試范圍一、考試范圍 （一）存儲器的分類（一）存儲器的分類 （二）存儲器的層次化結構（二）存儲器的層次化結構 （三）半導體隨機存取存儲器（三）半導體隨機存取存儲器（SRAMSRAM，DRAMDRAM） （四）只讀存儲器（四）只讀存儲器 （五）主存儲器與（五）主存儲器與CPUCPU的連接的連接 （六）雙口（六）雙口RAMRAM和多模塊存儲器和多模塊存儲器 （七）高速緩沖存儲器（七）高速緩沖存儲器CacheCache 程序訪問的局部性原理；基本工作原理；映射方

2、式；程序訪問的局部性原理；基本工作原理；映射方式；替換算法；寫策略。替換算法；寫策略。 （八）虛擬存儲器（八）虛擬存儲器 基本概念；頁式、段式、段頁式存儲器；基本概念；頁式、段式、段頁式存儲器；TLBTLB（快表）。（快表）。3二、復習要點二、復習要點1. 存儲器如同人的大腦一樣，具有記憶功能，是計算機存儲器如同人的大腦一樣，具有記憶功能，是計算機的重要組成部分，它直接影響計算機存儲信息的容量和的重要組成部分，它直接影響計算機存儲信息的容量和運行速度。運行速度。通常本章會有相關的大題或若干小題通常本章會有相關的大題或若干小題。2. 理解各類存儲器理解各類存儲器(主存、主存、Cache、磁表面存

3、儲器、磁表面存儲器)的工作的工作原理及技術指標以及半導體存儲芯片的外特性以及與原理及技術指標以及半導體存儲芯片的外特性以及與CPU的連接。的連接。3. 掌握存儲容量擴展技術，并能對給定存儲器芯片進行掌握存儲容量擴展技術，并能對給定存儲器芯片進行主存設計。主存設計。4. 理解理解Cache 主存和主存主存和主存 輔存層次的作用，以及程序輔存層次的作用，以及程序訪問的局部性原理。掌握存儲系統(tǒng)層次結構，不同的訪問的局部性原理。掌握存儲系統(tǒng)層次結構，不同的Cache 主存地址映像，直接影響主存地址字段的分配主存地址映像，直接影響主存地址字段的分配及替換策略和命中率。及替換策略和命中率。5. 了解提高訪

4、問存儲器速度的各項技術。了解提高訪問存儲器速度的各項技術。4.1 4.1 概概 述述一、存儲器分類一、存儲器分類1. 按存儲介質分類按存儲介質分類(1) 半導體存儲器半導體存儲器(2) 磁表面存儲器磁表面存儲器(3) 磁芯存儲器磁芯存儲器(4) 光盤存儲器光盤存儲器易失易失TTL 、MOS磁頭、載磁體磁頭、載磁體硬磁材料、環(huán)狀元件硬磁材料、環(huán)狀元件激光、磁光材料激光、磁光材料非非易易失失(1) 存取時間與物理地址無關（隨機訪問）存取時間與物理地址無關（隨機訪問） 順序存取存儲器順序存取存儲器 磁帶磁帶2. 按存取方式分類按存取方式分類(2) 存取時間與物理地址有關（串行訪問）存取時間與物理地址

5、有關（串行訪問） 隨機存儲器隨機存儲器 只讀存儲器只讀存儲器 直接存取存儲器直接存取存儲器 磁盤磁盤在程序的執(zhí)行過程中在程序的執(zhí)行過程中 可可 讀讀 可可 寫寫SRAM DRAM在程序的執(zhí)行過程中在程序的執(zhí)行過程中 只只讀讀MROM PROM EPROM EEPROMFLASH4.1 4.1 概概 述述磁盤磁盤 磁帶磁帶 光盤光盤 高速緩沖存儲器（高速緩沖存儲器（Cache）Flash Memory存存儲儲器器主存儲器主存儲器輔助存儲器輔助存儲器MROMPROMEPROMEEPROMRAMROM靜態(tài)靜態(tài) RAM動態(tài)動態(tài) RAM3. 按在計算機中的作用分類按在計算機中的作用分類4.1 4.1 概

6、概 述述7名稱名稱簡稱簡稱實現(xiàn)實現(xiàn)用途用途特點特點高速緩沖高速緩沖存儲器存儲器CacheSRAM高速存取指令和數(shù)高速存取指令和數(shù)據(jù)據(jù)速度快速度快容量小容量小主存儲器主存儲器 主存主存內存內存DRAM存放計算機運行期存放計算機運行期間的大量程序和數(shù)間的大量程序和數(shù)據(jù)據(jù)速度較快速度較快容量不大容量不大外部外部/輔助輔助存儲器存儲器外存外存輔存輔存磁表面存儲介質、磁表面存儲介質、光存儲介質光存儲介質存放系統(tǒng)程序和大存放系統(tǒng)程序和大型數(shù)據(jù)文件及數(shù)據(jù)型數(shù)據(jù)文件及數(shù)據(jù)庫庫容量大容量大位成本低位成本低三個指標 容量、速度和價格 二、存儲器的層次結構二、存儲器的層次結構4.1 4.1 概概 述述1.存儲器的特

7、點存儲器的特點高高低低小小大大快快慢慢輔存輔存寄存器寄存器緩存緩存主存主存磁盤磁盤光盤光盤磁帶磁帶光盤光盤磁帶磁帶速度速度容量容量 價格價格 位位2. 存儲器三個主要特性的關系存儲器三個主要特性的關系 二、存儲器的層次結構二、存儲器的層次結構CPUCPU主機主機4.1 4.1 概概 述述緩存緩存CPU主存主存輔存輔存3. 緩存緩存 主存層次和主存主存層次和主存 輔存層次輔存層次緩存緩存主存主存輔存輔存主存主存虛擬存儲器虛擬存儲器10 ns20 ns200 nsms虛地址虛地址邏輯地址邏輯地址實地址實地址物理地址物理地址主存儲器主存儲器（提升主存速度）（提升主存速度） （提升主存容量）（提升主存

8、容量）4.1 4.1 概概 述述一、概述一、概述1. 主存的基本組成主存的基本組成存儲體存儲體驅動器驅動器譯碼器譯碼器MAR控制電路控制電路讀讀寫寫電電路路MDR.地址總線地址總線數(shù)據(jù)總線數(shù)據(jù)總線讀讀寫寫2. 主存和主存和 CPU 的聯(lián)系的聯(lián)系MDRMARCPU主主 存存讀讀數(shù)據(jù)總線數(shù)據(jù)總線地址總線地址總線寫寫 高位字節(jié)高位字節(jié) 地址為字地址地址為字地址 低位字節(jié)低位字節(jié) 地址為字地址地址為字地址設地址線設地址線 24 根根按按 字節(jié)字節(jié) 尋址尋址按按 字字 尋址尋址若字長為若字長為 16 位位按按 字字 尋址尋址若字長為若字長為 32 位位字地址字地址字節(jié)地址字節(jié)地址111098765432

9、10840字節(jié)地址字節(jié)地址字地址字地址4523014203. 主存中存儲單元地址的分配主存中存儲單元地址的分配224 = 16 M8 M4 M(2) 存儲速度存儲速度4. 主存的技術指標主存的技術指標(1) 存儲容量存儲容量(3) 存儲器的帶寬存儲器的帶寬主存主存 存放二進制代碼的總數(shù)量存放二進制代碼的總數(shù)量 讀出時間讀出時間 寫入時間寫入時間 存儲器的存儲器的 訪問時間訪問時間 存取時間存取時間 存取周期存取周期 讀周期讀周期 寫周期寫周期 連續(xù)兩次獨立的存儲器操作連續(xù)兩次獨立的存儲器操作（讀或寫）所需的（讀或寫）所需的 最小間隔時間最小間隔時間 位位/秒秒 BM（數(shù)據(jù)傳輸率）（數(shù)據(jù)傳輸率）

10、=W（數(shù)據(jù)的寬度）（數(shù)據(jù)的寬度）/T（存儲周期）（存儲周期）設計存儲系統(tǒng)所追求的目標是大容量、低成本和高速度設計存儲系統(tǒng)所追求的目標是大容量、低成本和高速度芯片容量芯片容量二、半導體存儲芯片簡介二、半導體存儲芯片簡介1. 半導體存儲芯片的基本結構半導體存儲芯片的基本結構譯譯碼碼驅驅動動存存儲儲矩矩陣陣讀讀寫寫電電路路1K 4位位16K 1位位8K 8位位片選線片選線讀讀/寫控制線寫控制線地地址址線線數(shù)數(shù)據(jù)據(jù)線線地址線地址線（單向）（單向）數(shù)據(jù)線數(shù)據(jù)線（雙向）（雙向）104141138存儲芯片片選線的作用存儲芯片片選線的作用用用 16K 1位位 的存儲芯片組成的存儲芯片組成 64K 8位位 的存

11、儲器的存儲器 32片片當?shù)刂窞楫數(shù)刂窞?65 535 時，此時，此 8 片的片選有效片的片選有效 8片片16K 1位位 8片片16K 1位位 8片片16K 1位位 8片片16K 1位位0,015,015,70,7 讀讀/寫控制電路寫控制電路 地地址址譯譯碼碼器器 字線字線015168矩陣矩陣07D07D 位線位線 讀讀 / 寫選通寫選通A3A2A1A02. 半導體存儲芯片的譯碼驅動方式半導體存儲芯片的譯碼驅動方式(1) 線選法線選法00000,00,7007D07D 讀讀 / 寫寫選通選通A3A2A1A0A40,310,031,031,31 Y 地址譯碼器地址譯碼器 X地地址址譯譯碼碼器器 3

12、232 矩陣矩陣A9I/OA8A7A56AY0Y31X0X31D讀讀/寫寫(2) 重合法重合法00000000000,031,00,31I/OD0,0讀讀18 互鎖的觸發(fā)器互鎖的觸發(fā)器 保持保持 字線低。字線低。 T5，T6止止 T1,T2中狀態(tài)保持中狀態(tài)保持寫操作寫操作 字線高；字線高；T5，T6開開 寫寫0 位線位線1高，位線高，位線2低低 A高高B低；低；T2通通T1止止 寫寫1 位線位線1低，位線低，位線2高高 A低低B高；高；T1通通T2止止 讀操作讀操作 字線高，字線高，T5，T6開開 讀讀 0位線位線2有負脈沖有負脈沖 讀讀1位線位線1有負脈沖有負脈沖柵極漏極源極GNDAB0狀態(tài)

13、T2通T1止，A高B低 ；1狀態(tài)T1通T2止，A低B高 。SRAM的狀態(tài)就是B點的狀態(tài) 三、隨機存取存儲三、隨機存取存儲 ( RAM ) 1. 靜態(tài)靜態(tài) RAM (SRAM) 基本單元電路基本單元電路 三、隨機存取存儲器三、隨機存取存儲器 ( RAM ) 1. 靜態(tài)靜態(tài) RAM (SRAM) (1) 靜態(tài)靜態(tài) RAM 基本電路基本電路A 觸發(fā)器非端觸發(fā)器非端1T4T觸發(fā)器觸發(fā)器5TT6、行開關行開關7TT8、列開關列開關7TT8、一列共用一列共用A 觸發(fā)器原端觸發(fā)器原端T1 T4T5T6T7T8A A寫放大器寫放大器寫放大器寫放大器DIN寫選擇寫選擇讀選擇讀選擇DOUT讀放讀放位線位線A位線位

14、線A 列地址選擇列地址選擇行地址選擇行地址選擇T1 T4A T1 T4T5T6T7T8A寫放大器寫放大器寫放大器寫放大器DIN寫選擇寫選擇讀選擇讀選擇讀放讀放位線位線A位線位線A 列地址選擇列地址選擇行地址選擇行地址選擇DOUT 靜態(tài)靜態(tài) RAM 基本電路的基本電路的 讀讀 操作操作 行選行選 T5、T6 開開T7、T8 開開列選列選讀放讀放DOUTVAT6T8DOUTT1 T4T5T6T7T8A ADIN位線位線A位線位線A 列地址選擇列地址選擇行地址選擇行地址選擇寫放寫放寫放寫放讀放讀放DOUT寫選擇寫選擇讀選擇讀選擇 靜態(tài)靜態(tài) RAM 基本電路的基本電路的 寫寫 操作操作 行選行選T5、

15、T6 開開 兩個寫放兩個寫放 DIN列選列選T7、T8 開開（左）（左） 反相反相T5A （右）（右） T8T6ADINDINT7 (2) 靜態(tài)靜態(tài) RAM 芯片舉例芯片舉例 Intel 2114 外特性外特性存儲容量存儲容量1 1K K4 4位位.I/O1I/O2I/O3I/O4A0A8A9WECSCCVGNDIntel 2114 Intel 2114 RAM 矩陣矩陣 (64 64) 讀讀A3A4A5A6A7A8A0A1A2A9150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地

16、地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS第一組第一組第二組第二組第三組第三組第四組第四組150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS第一組第一組第二組第二組第三組第三組第四組第四組0000000000 Intel 2114 RAM 矩陣矩陣 (64 64) 讀讀第一組第一組第二組第二組第三組第三組第四組第四組150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀

17、寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS0000000000 Intel 2114 RAM 矩陣矩陣 (64 64) 讀讀150311647326348第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114 RAM 矩陣矩陣 (64 64) 讀讀150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS0000000000150311647326

18、348150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS0000000000150311647326348第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114 RAM 矩陣矩陣 (64 64) 讀讀0163248CSWE第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114 RAM 矩陣矩陣 (64 64) 讀讀150311647326348150311647326348讀寫電路讀寫電路讀寫電路

19、讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECSCSWE15031164732634801632480000000000第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114 RAM 矩陣矩陣 (64 64) 讀讀150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS0000000000CSWE1503116473263480163

20、248第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114 RAM 矩陣矩陣 (64 64) 讀讀150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS0000000000CSWE1503116473263480163248讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114 RAM 矩陣矩陣 (64 64) 讀讀1503116473

21、26348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS0000000000CSWE讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路1503116473263480163248I/O1I/O2I/O3I/O4A3A4A5A6A7A8A0A1A2A9150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2

22、I/O3I/O4WECS第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114 RAM 矩陣矩陣 (64 64) 寫寫150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS第一組第一組第二組第二組第三組第三組第四組第四組0000000000 Intel 2114 RAM 矩陣矩陣 (64 64) 寫寫第一組第一組第二組第二組第三組第三組第四組第四組150311647326348150311647326348讀寫電路讀

23、寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS0000000000 Intel 2114 RAM 矩陣矩陣 (64 64) 寫寫150311647326348第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114 RAM 矩陣矩陣 (64 64) 寫寫150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS000000

24、0000150311647326348WECS第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114 RAM 矩陣矩陣 (64 64) 寫寫I/O1I/O2I/O3I/O4WECS150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼WECS0000000000150311647326348WECSI/O1I/O2I/O3I/O4第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114 RAM 矩陣矩陣 (64 64) 寫寫I/O1I/O2I

25、/O3I/O4WECS150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼WECS0000000000150311647326348WECSI/O1I/O2I/O3I/O4讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114 RAM 矩陣矩陣 (64 64) 寫寫I/O1I/O2I/O3I/O4WECS150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫

26、電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼WECS0000000000150311647326348WECSI/O1I/O2I/O3I/O4讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114 RAM 矩陣矩陣 (64 64) 寫寫I/O1I/O2I/O3I/O4150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼WECS0000000000

27、150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路I/O1I/O2I/O3I/O4WECS第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114 RAM 矩陣矩陣 (64 64) 寫寫I/O1I/O2I/O3I/O4150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼WECS0000000000150311647326348I/O1I/O2I/O3I/O4讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路

28、讀寫電路WECS0163248ACSDOUT地址有效地址有效地址失效地址失效片選失效片選失效數(shù)據(jù)有效數(shù)據(jù)有效數(shù)據(jù)穩(wěn)定數(shù)據(jù)穩(wěn)定高阻高阻 (3) 靜態(tài)靜態(tài) RAM 讀讀 時序時序 tAtCOtOHAtOTDtRC片選有效片選有效讀周期讀周期 t tRCRC 地址有效地址有效 下一次地址有效下一次地址有效讀時間讀時間 t tA A 地址有效地址有效數(shù)據(jù)穩(wěn)定數(shù)據(jù)穩(wěn)定 t tCOCO 片選有效片選有效數(shù)據(jù)穩(wěn)定數(shù)據(jù)穩(wěn)定t tOTDOTD 片選失效片選失效輸出高阻輸出高阻t tOHAOHA 地址失效后的地址失效后的數(shù)據(jù)維持時間數(shù)據(jù)維持時間ACSWEDOUTDIN (4) 靜態(tài)靜態(tài) RAM (2114) 寫寫

29、 時序時序 tWCtWtAWtDWtDHtWR寫周期寫周期 t tWCWC 地址有效地址有效下一次地址有下一次地址有效效寫時間寫時間 t tW W 寫命令寫命令 WEWE 的有效時間的有效時間t tAWAW 地址有效地址有效片選有效的滯后時間片選有效的滯后時間t tWRWR 片選失效片選失效下一次地址有效下一次地址有效t tDW DW 數(shù)據(jù)穩(wěn)定數(shù)據(jù)穩(wěn)定 WE WE 失效失效t tDHDH WE WE 失效后的數(shù)據(jù)維持時間失效后的數(shù)據(jù)維持時間DD預充電信號預充電信號讀選擇線讀選擇線寫數(shù)據(jù)線寫數(shù)據(jù)線寫選擇線寫選擇線讀數(shù)據(jù)線讀數(shù)據(jù)線VCgT4T3T2T11 (1) 動態(tài)動態(tài) RAM 基本單元電路基本

30、單元電路 2. 動態(tài)動態(tài) RAM ( DRAM )讀出與原存信息相反讀出與原存信息相反讀出時數(shù)據(jù)線有電流讀出時數(shù)據(jù)線有電流 為為 “1”數(shù)據(jù)線數(shù)據(jù)線CsT字線字線DDV0 10 11 0寫入與輸入信息相同寫入與輸入信息相同寫入時寫入時CS充電充電 為為 “1” 放電放電 為為 “0”T3T2T1T無電流無電流有電流有電流單元單元電路電路讀讀 寫寫 控控 制制 電電 路路列列 地地 址址 譯譯 碼碼 器器讀選擇線讀選擇線寫選擇線寫選擇線D行行地地址址譯譯碼碼器器001131311A9A8A7A6A531A4A3A2A1A0刷新放大器刷新放大器寫寫數(shù)數(shù)據(jù)據(jù)線線讀讀數(shù)數(shù)據(jù)據(jù)線線0 (2) 動態(tài)動態(tài)

31、RAM 芯片舉例芯片舉例 三管動態(tài)三管動態(tài) RAM 芯片芯片 (Intel 1103) 讀讀00000000000D0 0單元單元電路電路讀讀 寫寫 控控 制制 電電 路路A9A8A7A6A5讀讀 寫寫 控控 制制 電電 路路列列 地地 址址 譯譯 碼碼 器器讀選擇線讀選擇線寫選擇線寫選擇線D單元單元電路電路行行地地址址譯譯碼碼器器00113131131A4A3A2A1A0刷新放大器刷新放大器寫寫數(shù)數(shù)據(jù)據(jù)線線讀讀數(shù)數(shù)據(jù)據(jù)線線0 三管動態(tài)三管動態(tài) RAM 芯片芯片 (Intel 1103) 寫寫11111 三管動態(tài)三管動態(tài) RAM 芯片芯片 (Intel 1103) 寫寫A9A8A7A6A5讀讀

32、 寫寫 控控 制制 電電 路路列列 地地 址址 譯譯 碼碼 器器讀選擇線讀選擇線寫選擇線寫選擇線D單元單元電路電路行行地地址址譯譯碼碼器器00113131131A4A3A2A1A0刷新放大器刷新放大器寫寫數(shù)數(shù)據(jù)據(jù)線線讀讀數(shù)數(shù)據(jù)據(jù)線線0A9A8A7A6A5讀讀 寫寫 控控 制制 電電 路路列列 地地 址址 譯譯 碼碼 器器讀選擇線讀選擇線寫選擇線寫選擇線D單元單元電路電路行行地地址址譯譯碼碼器器00113131131A4A3A2A1A0刷新放大器刷新放大器寫寫數(shù)數(shù)據(jù)據(jù)線線讀讀數(shù)數(shù)據(jù)據(jù)線線011111 三管動態(tài)三管動態(tài) RAM 芯片芯片 (Intel 1103) 寫寫A9A8A7A6A5讀讀 寫寫

33、 控控 制制 電電 路路列列 地地 址址 譯譯 碼碼 器器讀選擇線讀選擇線寫選擇線寫選擇線D單元單元電路電路行行地地址址譯譯碼碼器器00113131131A4A3A2A1A0刷新放大器刷新放大器寫寫數(shù)數(shù)據(jù)據(jù)線線讀讀數(shù)數(shù)據(jù)據(jù)線線00100011111 三管動態(tài)三管動態(tài) RAM 芯片芯片 (Intel 1103) 寫寫A9A8A7A6A5讀讀 寫寫 控控 制制 電電 路路列列 地地 址址 譯譯 碼碼 器器讀選擇線讀選擇線寫選擇線寫選擇線D單元單元電路電路行行地地址址譯譯碼碼器器00113131131A4A3A2A1A0刷新放大器刷新放大器寫寫數(shù)數(shù)據(jù)據(jù)線線讀讀數(shù)數(shù)據(jù)據(jù)線線0111111010001

34、1 三管動態(tài)三管動態(tài) RAM 芯片芯片 (Intel 1103) 寫寫A9A8A7A6A5讀讀 寫寫 控控 制制 電電 路路列列 地地 址址 譯譯 碼碼 器器讀選擇線讀選擇線寫選擇線寫選擇線D單元單元電路電路行行地地址址譯譯碼碼器器00113131131A4A3A2A1A0刷新放大器刷新放大器寫寫數(shù)數(shù)據(jù)據(jù)線線讀讀數(shù)數(shù)據(jù)據(jù)線線0D11111010001 三管動態(tài)三管動態(tài) RAM 芯片芯片 (Intel 1103) 寫寫A9A8A7A6A5讀讀 寫寫 控控 制制 電電 路路列列 地地 址址 譯譯 碼碼 器器讀選擇線讀選擇線寫選擇線寫選擇線D單元單元電路電路行行地地址址譯譯碼碼器器001131311

35、31A4A3A2A1A0刷新放大器刷新放大器寫寫數(shù)數(shù)據(jù)據(jù)線線讀讀數(shù)數(shù)據(jù)據(jù)線線0D11111010001 三管動態(tài)三管動態(tài) RAM 芯片芯片 (Intel 1103) 寫寫讀讀 寫寫 控控 制制 電電 路路A9A8A7A6A5讀讀 寫寫 控控 制制 電電 路路列列 地地 址址 譯譯 碼碼 器器讀選擇線讀選擇線寫選擇線寫選擇線D單元單元電路電路行行地地址址譯譯碼碼器器00113131131A4A3A2A1A0刷新放大器刷新放大器寫寫數(shù)數(shù)據(jù)據(jù)線線讀讀數(shù)數(shù)據(jù)據(jù)線線0D11111010001 三管動態(tài)三管動態(tài) RAM 芯片芯片 (Intel 1103) 寫寫讀讀 寫寫 控控 制制 電電 路路A9A8A7

36、A6A5讀讀 寫寫 控控 制制 電電 路路列列 地地 址址 譯譯 碼碼 器器讀選擇線讀選擇線寫選擇線寫選擇線D單元單元電路電路行行地地址址譯譯碼碼器器00113131131A4A3A2A1A0刷新放大器刷新放大器寫寫數(shù)數(shù)據(jù)據(jù)線線讀讀數(shù)數(shù)據(jù)據(jù)線線0D11111010001 三管動態(tài)三管動態(tài) RAM 芯片芯片 (Intel 1103) 寫寫讀讀 寫寫 控控 制制 電電 路路 單管動態(tài)單管動態(tài) RAM 4116 (16K 1 1位位) 外特性外特性時序與控制時序與控制 行時鐘行時鐘列時鐘列時鐘寫時鐘寫時鐘 WERASCAS緩存器緩存器行地址行地址緩存器緩存器列地址列地址 A6A0存儲單元陣列存儲單元

37、陣列基準單元基準單元行行譯譯碼碼列譯碼器列譯碼器再生放大器再生放大器列譯碼器列譯碼器讀讀出出放放大大基準單元基準單元存儲單元陣列存儲單元陣列行行譯譯碼碼 I/O緩存器緩存器數(shù)據(jù)輸出數(shù)據(jù)輸出驅動驅動數(shù)據(jù)輸入數(shù)據(jù)輸入寄存器寄存器 DINDOUTDINDOUTA6A0讀出放大器讀出放大器讀出放大器讀出放大器讀出放大器讀出放大器06364127128 根行線根行線CS01271128列列選選擇擇讀讀/寫線寫線數(shù)據(jù)輸入數(shù)據(jù)輸入I/O緩沖緩沖輸出驅動輸出驅動DOUTDINCS 4116 (16K 1位位) 芯片芯片 讀讀 原理原理讀出放大器讀出放大器讀出放大器讀出放大器讀出放大器讀出放大器630 0 0I

38、/O緩沖緩沖輸出驅動輸出驅動OUTD讀出放大器讀出放大器讀出放大器讀出放大器讀出放大器讀出放大器06364127128 根行線根行線CS01271128列列選選擇擇讀讀/寫線寫線數(shù)據(jù)輸入數(shù)據(jù)輸入I/O緩沖緩沖輸出驅動輸出驅動DOUTDINCS 4116 (16K 1位位) 芯片芯片 寫寫 原理原理數(shù)據(jù)輸入數(shù)據(jù)輸入I/O緩沖緩沖I/O緩沖緩沖DIN讀出放大器讀出放大器讀出放大器讀出放大器630 (3) 動態(tài)動態(tài) RAM 時序時序 行、列地址分開傳送行、列地址分開傳送寫時序寫時序行地址行地址 RAS 有效有效寫允許寫允許 WE 有效有效(高高)數(shù)據(jù)數(shù)據(jù) DOUT OUT 有效有效數(shù)據(jù)數(shù)據(jù) DIN

39、IN 有效有效讀時序讀時序行地址行地址 RAS 有效有效寫允許寫允許 WE 有效有效(低低)列地址列地址 CAS 有效有效列地址列地址 CAS 有效有效 (4) 動態(tài)動態(tài) RAM 刷新刷新 刷新與行地址有關刷新與行地址有關 集中刷新集中刷新 （存取周期為存取周期為0.5s）“死時間率死時間率” 為為 32/4000 100% = 0.8%“死區(qū)死區(qū)” 為為 0.5 s 32 = 16 s周期序號周期序號地址序號地址序號tc0123967 396801tctctctc3999V W0131讀讀/寫或維持寫或維持刷新刷新讀讀/寫或維持寫或維持3968個周期個周期 （1984）32個周期個周期 （

40、16）刷新時間間隔刷新時間間隔 （2ms）刷新序號刷新序號sstcXtcY 以以 32 32 矩陣為例矩陣為例t tC C = = t tM M + + t tR R讀寫讀寫 刷新刷新無無 “死區(qū)死區(qū)” 分散刷新分散刷新（存取周期為存取周期為1s）(存取周期為存取周期為 0.5 s + 0.5 s)W/RREF0W/RtRtMtCREF126REF127REFW/RW/RW/RW/R刷新間隔刷新間隔 128 個讀寫周期個讀寫周期以以 128 128 矩陣為例矩陣為例 分散刷新與集中刷新相結合分散刷新與集中刷新相結合對于對于 128 128 的存儲芯片的存儲芯片（存取周期為存取周期為 0.5s）

41、將刷新安排在指令譯碼階段，不會出現(xiàn)將刷新安排在指令譯碼階段，不會出現(xiàn) “死區(qū)死區(qū)”“死區(qū)死區(qū)” 為為 0.5 s若每隔若每隔 15.6 s 刷新一行刷新一行而且每行每隔而且每行每隔 2 ms 刷新一次刷新一次若每隔若每隔 2 ms 集中刷新一次集中刷新一次“死區(qū)死區(qū)” 為為 64 s 3. 動態(tài)動態(tài) RAM 和靜態(tài)和靜態(tài) RAM 的比較的比較DRAMSRAM存儲原理存儲原理集成度集成度芯片引腳芯片引腳功耗功耗價格價格速度速度刷新刷新電容電容觸發(fā)器觸發(fā)器高高低低少少多多小小大大低低高高慢慢快快有有無無主存主存緩存緩存 四、只讀存儲器（四、只讀存儲器（ROM） 1. 掩膜掩膜 ROM ( MROM

42、 ) 行列選擇線交叉處有行列選擇線交叉處有 MOS 管為管為“1”行列選擇線交叉處無行列選擇線交叉處無 MOS 管為管為“0” 2. PROM (一次性編程一次性編程) VCC行線行線列線列線熔絲熔絲熔絲斷熔絲斷為為 “0”為為 “1”熔絲未斷熔絲未斷 3. EPROM (多次性編程多次性編程 ) (1) N型溝道浮動柵型溝道浮動柵 MOS 電路電路G 柵極柵極S 源源D 漏漏紫外線全部擦洗紫外線全部擦洗D 端加正電壓端加正電壓形成浮動柵形成浮動柵S 與與 D 不導通為不導通為 “0”D 端不加正電壓端不加正電壓不形成浮動柵不形成浮動柵S 與與 D 導通為導通為 “1”SGDN+N+P基片基片

43、GDS浮動柵浮動柵SiO2+ + + + +_ _ _ 控制邏輯控制邏輯Y 譯碼譯碼X 譯譯碼碼數(shù)據(jù)緩沖區(qū)數(shù)據(jù)緩沖區(qū)Y 控制控制128 128存儲矩陣存儲矩陣PD/ProgrCSA10A7A6A0.DO0DO7112A7A1A0VSSDO2DO0DO127162413VCCA8A9VPPCSA10PD/ProgrDO3DO7(2) 2716 EPROM 的邏輯圖和引腳的邏輯圖和引腳PD/ProgrPD/Progr功率下降功率下降 / 編程輸入端編程輸入端 讀出時讀出時 為為 低電平低電平 4. EEPROM (多次性編程多次性編程 ) 電可擦寫電可擦寫局部擦寫局部擦寫全部擦寫全部擦寫5. Fl

44、ash Memory (快擦型存儲器快擦型存儲器) 在在EPROM與與E2PROM基礎上發(fā)展起來的，它與基礎上發(fā)展起來的，它與EPROM一樣，用單管來存儲一位信息，它與一樣，用單管來存儲一位信息，它與E2PROM相同之處是用相同之處是用電來擦除。電來擦除?？觳脸x寫存儲器兼有快擦除讀寫存儲器兼有ROM和和RAM兩者的性能，又有兩者的性能，又有ROM，DRAM一樣的高密度。目前價格已略低于一樣的高密度。目前價格已略低于DRAM，芯片容，芯片容量已接近于量已接近于DRAM，是唯一具有大存儲量、非易失性、低價，是唯一具有大存儲量、非易失性、低價格、可在線改寫和高速度格、可在線改寫和高速度(讀讀)等特

45、性的存儲器。等特性的存儲器。66五五. .主存儲器與主存儲器與CPU連接連接 CPU對存儲器進行讀對存儲器進行讀 / 寫操作寫操作 與總線與總線（AB，DB，CB）的連接的連接 存儲器芯片容量有限存儲器芯片容量有限, ,為滿足實際容量要求，為滿足實際容量要求，需存儲器容量擴需存儲器容量擴展展存儲芯片數(shù)目確定原則：一個存儲器系統(tǒng)的總容量為MN位，用采用LK 位的芯片設計，需 ( M / L)( N / K) 個存儲器芯 片位擴展法 擴充字位長度，增加位數(shù)，字并聯(lián)字擴展法 擴充存儲地址長度，字串聯(lián)字位同時擴展法 - 五、存儲器與五、存儲器與 CPU 的連接的連接 1. 存儲器容量的擴展存儲器容量的

46、擴展 (1) 位擴展位擴展（增加存儲字長）（增加存儲字長） 用用 2片片 1K 4位位 存儲芯片組成存儲芯片組成 1K 8位位 的存儲器的存儲器10根地址線根地址線8根數(shù)據(jù)線根數(shù)據(jù)線DDD0479AA021142114CSWE (2) 字擴展（增加存儲字的數(shù)量）字擴展（增加存儲字的數(shù)量） 用用 2片片 1K 8位位 存儲芯片組成存儲芯片組成 2K 8位位 的存儲器的存儲器11根地址線根地址線8根數(shù)據(jù)線根數(shù)據(jù)線 1K 8位位 1K 8位位D7D0WEA1A0A9CS0A10 1CS1 (3) 字、位擴展字、位擴展用用 8片片 1K 4位位 存儲芯片組成存儲芯片組成 4K 8位位 的存儲器的存儲器

47、8根數(shù)據(jù)線根數(shù)據(jù)線12根地址線根地址線WEA8A9A0.D7D0A11A10CS0CS1CS2CS3片選片選譯碼譯碼.1K41K41K41K41K41K41K41K4 2. 存儲器與存儲器與 CPU 的連接的連接 (1) 地址線的連接地址線的連接(2) 數(shù)據(jù)線的連接數(shù)據(jù)線的連接(3) 讀讀/寫線的連接寫線的連接(4) 片選線的連接片選線的連接(5) 合理選用芯片合理選用芯片(6) 其他其他 時序、負載時序、負載例4.1 設CPU有16根地址線、8根數(shù)據(jù)線，并用MREQ作為訪存控制信號（低電平有效），用WR作為讀/寫控制信號（高電平為讀，低電平為寫）。現(xiàn)有下列存儲芯片：1K4位RAM、4K8位R

48、AM、8K8位RAM、2K8位ROM、4K8位ROM、8K8位ROM及74138譯碼器和各種門電路，畫出CPU與存儲器的連接圖，要求如下：（1）主存地址空間分配：6000H67FFH為系統(tǒng)程序區(qū)。6800H6BFFH為用戶程序區(qū)。（2）合理選用上述存儲芯片，說明各選幾片。（3）詳細畫出存儲芯片的片選邏輯圖。例例4.1 解解: : (1) 寫出對應的二進制地址碼寫出對應的二進制地址碼(2) 確定芯片的數(shù)量及類型確定芯片的數(shù)量及類型0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0A15A14A13 A11 A10 A7 A4 A3 A00 1 1 0 0 1 1 1 1 1 1 1

49、1 1 1 10 1 1 0 1 0 0 0 0 0 0 0 0 0 0 00 1 1 0 1 0 1 1 1 1 1 1 1 1 1 12K8位位1K8位位RAM2片片1K4位位ROM1片片 2K8位位(3) 分配地址線分配地址線A10 A0 接接 2K 8位位 ROM 的地址線的地址線A9 A0 接接 1K 4位位 RAM 的地址線的地址線(4) 確定片選信號確定片選信號C B A0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0A15 A13 A11 A10 A7 A4 A3 A00 1 1 0 0 1 1 1 1 1 1 1 1 1 1 10 1 1 0 1 0 0 0 0

50、 0 0 0 0 0 0 00 1 1 0 1 0 1 1 1 1 1 1 1 1 1 12K 8位位1片片 ROM1K 4位位2片片RAM 2K 8位位 ROM 1K 4位位 RAM1K 4位位 RAM&PD/ProgrY5Y4G1CBAG2BG2AMREQA14A15A13A12A11A10A9A0D7D4D3D0WR例例 4.1 CPU 與存儲器的連接圖與存儲器的連接圖(1) 寫出對應的二進制地址碼寫出對應的二進制地址碼例例4.2 假設同前，要求最小假設同前，要求最小 4K為系統(tǒng)為系統(tǒng) 程序區(qū)，相鄰程序區(qū)，相鄰 8K為用戶程序區(qū)。為用戶程序區(qū)。(2) 確定芯片的數(shù)量及類型確定芯片

51、的數(shù)量及類型(3) 分配地址線分配地址線(4) 確定片選信號確定片選信號1片片 4K 8位位 ROM 2片片 4K 8位位 RAMA11 A0 接接 ROM 和和 RAM 的地址線的地址線例例 4.3 設設 CPU 有有 20 根地址線，根地址線，8 根數(shù)據(jù)線。根數(shù)據(jù)線。 并用并用 IO/M 作訪存控制信號。作訪存控制信號。RD 為讀命令，為讀命令， WR 為寫命令。現(xiàn)有為寫命令?，F(xiàn)有 2764 EPROM ( 8K 8位位 ), 外特性如下：外特性如下：D7D0CEOECE片選信號片選信號OE允許輸出允許輸出PGM可編程端可編程端PGMA0A12用用 138 譯碼器及其他門電路（門電路自定）

52、畫出譯碼器及其他門電路（門電路自定）畫出 CPU和和 2764 的連接圖。要求地址為的連接圖。要求地址為 F0000HFFFFFH , 并并寫出每片寫出每片 2764 的地址范圍。的地址范圍。六、提高訪存速度的措施六、提高訪存速度的措施 采用高速器件采用高速器件 調整主存結構調整主存結構1. 單體多字系統(tǒng)單體多字系統(tǒng) W位位W位位W位位W位位W位位地址寄存器地址寄存器主存控制部件主存控制部件. . . . . . . . . . .單字長寄存器單字長寄存器 數(shù)據(jù)寄存器數(shù)據(jù)寄存器 存儲體存儲體 采用層次結構采用層次結構 Cache 主存主存 增加存儲器的帶寬增加存儲器的帶寬 2. 多體并行系統(tǒng)多

53、體并行系統(tǒng)(1) 高位交叉高位交叉 各個體并行工作各個體并行工作M0地址地址01n1M1nn+12n1M22n2n+13n1M33n3n+14n1地址譯碼地址譯碼體內地址體內地址體號體號(2) 低位交叉低位交叉M0地址地址044n4M1154n3M2264n2M3374n1地址譯碼地址譯碼 體號體號體內地址體內地址各個體輪流編址各個體輪流編址低位地址用于選取模塊低位地址用于選取模塊在在M個模塊上交叉編址，稱模個模塊上交叉編址，稱模M交叉編址交叉編址第第i個模塊個模塊Mi 地址編號為：地址編號為：Mi=Mj+i 其中，其中，M為模塊個數(shù)為模塊個數(shù)j=0,1,2，L-1（L為每個模塊單元個數(shù)）為每

54、個模塊單元個數(shù)）i=0,1,2，M-1低位交叉的特點低位交叉的特點在不改變存取周期的前提下，增加存儲器的帶寬在不改變存取周期的前提下，增加存儲器的帶寬時間時間 單體單體訪存周期訪存周期T 單體單體訪存周期訪存周期T啟動存儲體啟動存儲體 0啟動存儲體啟動存儲體 1啟動存儲體啟動存儲體 2啟動存儲體啟動存儲體 3采用流水線工作方式，則讀取采用流水線工作方式，則讀取n個字所需時間為個字所需時間為t=T +(n-1), 其中，其中， 為總線傳輸周期為總線傳輸周期例例4.6 設有設有4個模塊組成的四體存儲器結構，每個體的存儲個模塊組成的四體存儲器結構，每個體的存儲字長為字長為32位，存取周期為位，存取周

55、期為20ns。假設數(shù)據(jù)總線寬度為。假設數(shù)據(jù)總線寬度為32位，總線傳輸周期為位，總線傳輸周期為50ns,試求順序存儲和交叉存儲的存試求順序存儲和交叉存儲的存儲器帶寬儲器帶寬解：解： 若連續(xù)讀出若連續(xù)讀出4個字，則順序存儲器帶寬是：個字，則順序存儲器帶寬是：324/200410-9=16107bps交叉存儲器連續(xù)讀出交叉存儲器連續(xù)讀出4個字的時間是：個字的時間是：200+（4-1）50=350ns交叉存儲器的帶寬是交叉存儲器的帶寬是128/350128/35010-9=37107bps一、概述一、概述1. 問題的提出問題的提出避免避免 CPU “空等空等” 現(xiàn)象現(xiàn)象CPU 和主存（和主存（DRAM

56、）的速度差異的速度差異緩存緩存CPU主存主存容量小容量小速度高速度高容量大容量大速度低速度低程序訪問的局部性原理程序訪問的局部性原理時間局限性時間局限性現(xiàn)在用到的信息馬上還要用到現(xiàn)在用到的信息馬上還要用到空間局限性空間局限性后面用到的信息所在地和前面信息地址連續(xù)后面用到的信息所在地和前面信息地址連續(xù)2. Cache 的工作原理的工作原理(1) 主存和緩存的編址主存和緩存的編址主存和緩存按塊存儲主存和緩存按塊存儲 塊的大小相同塊的大小相同B 為塊長為塊長主存塊號主存塊號主存儲器主存儲器012m1字塊字塊 0字塊字塊 1字塊字塊 M1主存塊號主存塊號塊內地址塊內地址m位位b位位n位位M塊塊B個字個

57、字緩存塊號緩存塊號塊內地址塊內地址c位位b位位C塊塊B個字個字字塊字塊 0字塊字塊 1字塊字塊 C1012c1標記標記Cache緩存塊號緩存塊號（2）主存的塊和）主存的塊和Cache的塊有某個對應關系，此關系稱地址的塊有某個對應關系，此關系稱地址映射函數(shù)映射函數(shù)（3）Cache中存放主存中經(jīng)常用的信息中存放主存中經(jīng)常用的信息（4）讀、寫操作）讀、寫操作1讀操作讀操作 命中：主存的相應內容已在命中：主存的相應內容已在Cache中，中，直接取數(shù)直接取數(shù) 失?。褐鞔娴南鄳獌热莶辉谑。褐鞔娴南鄳獌热莶辉贑ache中，中， 將主存中的信息所在塊全部調入將主存中的信息所在塊全部調入Cache中，后取數(shù)中

58、，后取數(shù)2寫操作寫操作 命中：寫的地址在命中：寫的地址在Cache中中 、既寫、既寫CacheCache，又寫主存，又寫主存寫直達法，一致性好，速度慢寫直達法，一致性好，速度慢 、只寫、只寫CacheCache，不寫主存，不寫主存寫回法，一致性差寫回法，一致性差 當該信息從當該信息從CacheCache中移出時，先寫主存，后移出中移出時，先寫主存，后移出 失?。翰辉谑。翰辉贑acheCache中中 只寫主存只寫主存數(shù)據(jù)總線數(shù)據(jù)總線Cache替換機構替換機構可裝進？可裝進？ 命中？命中？主存主存Cache 地址映象地址映象 變換機構變換機構 主主 存存訪問主訪問主存替換存替換Cache Cac

59、he 存儲體存儲體塊號塊號塊內地址塊內地址直接通路直接通路訪問主存裝入訪問主存裝入CacheNNYY塊號塊號塊內地址塊內地址CPU主存地址主存地址地址總線地址總線Cache地址地址3. Cache 的基本結構的基本結構Cache替換機構替換機構由由 CPU 完成完成 Cache 存儲體存儲體主存主存Cache 地址映象地址映象 變換機構變換機構 4. Cache 的的 讀寫讀寫 操作操作 訪問訪問Cache取出信息送取出信息送CPU 訪問主存訪問主存取出信息送取出信息送CPU將新的主存塊將新的主存塊調入調入Cache中中執(zhí)行替換算法執(zhí)行替換算法 騰出空位騰出空位 結束結束命中？命中？Cache

60、滿？滿？CPU發(fā)出訪問地址發(fā)出訪問地址 開始開始YNYN寫寫Cache 和主存的一致性和主存的一致性 讀讀5.相關概念相關概念（1）命中率）命中率CPU 欲訪問的信息在欲訪問的信息在 Cache 中的中的 比率比率命中率命中率 與與 Cache 的的 容量容量 與與 塊長塊長 有關有關 一般每塊可取一般每塊可取 4 至至 8 個字個字塊長取一個存取周期內從主存調出的信息長度塊長取一個存取周期內從主存調出的信息長度 CRAY_1 16體交叉體交叉 塊長取塊長取 16 個存儲字個存儲字 IBM 370/168 4體交叉體交叉 塊長取塊長取 4 個存儲字個存儲字（64位位4 = 256位）位）h=NC/（N