電子技術(shù)基礎(chǔ)實(shí)驗(yàn)報(bào)告

1、電子技術(shù)實(shí)驗(yàn)報(bào)告學(xué)號： 222014321092015 姓名：劉娟專業(yè)：教育技術(shù)學(xué)實(shí)驗(yàn)三單級交流放大器（二）一、實(shí) 驗(yàn)?zāi)康?. 深入理解放大器的工作原理。2. 學(xué)習(xí)測量輸入電阻、輸出電阻及最大不失真輸出電壓幅值的方法。3. 觀察電路參數(shù)對失真的影響. 4. 學(xué)習(xí)毫伏表、示波器及信號發(fā)生器的使用方法。二. 實(shí)驗(yàn)設(shè)備 : 1 、實(shí)驗(yàn)臺 2、示波器 3、數(shù)字萬用表三、預(yù)習(xí)要求1、 熟悉單管放大電路。2、 了解飽和失真、截止失真和固有失真的形成及波形。3、 掌握消除失真方法。四、實(shí)驗(yàn)內(nèi)容及步驟實(shí)驗(yàn)前校準(zhǔn)示波器，檢查信號源。按圖 3-1 接線。圖 3-1 1、測量電壓參數(shù)，計(jì)算輸入電阻和輸出電阻。調(diào)整

2、rp2 ，使 vc=ec/2（取 67 伏） ，測試 vb、ve、vb1的值，填入表3-1 中。表 3-1 輸入端接入f=1khz、vi=20mv的正弦信號。分別測出電阻r1兩端對地信號電壓vi及 vi按下式計(jì)算出輸入電阻ri ：測出負(fù)載電阻rl開路時(shí)的輸出電壓v，和接入 rl（2k）時(shí)的輸出電壓v0 , 然后按下式計(jì)算出輸出電阻 r0；調(diào)整 rp2測量vc(v) ve（v）vb（v）vb1（v）6.89 0.00 0.66 5.96 將測量數(shù)據(jù)及實(shí)驗(yàn)結(jié)果填入表3-2 中。表 3-2 vi（mv ）vi(mv) ri（）v（v）v0（v ）r0（）6.89 10.8 1703.7 1.46 0

3、.72 2055.5 2、觀察靜態(tài)工作點(diǎn)對放大器輸出波形的影響, 將觀察結(jié)果分別填入表3-3 ，3-4 中。輸入信號不變，用示波器觀察正常工作時(shí)輸出電壓vo的波形并描畫下來。逐漸減小rp2的阻值，觀察輸出電壓的變化，在輸出電壓波形出現(xiàn)明顯失真時(shí)，把失真的波形描畫下來，并說明是哪種失真。( 如果r p2=0后，仍不出現(xiàn)失真，可以加大輸入信號vi，或?qū)b1由 100k改為 10k，直到出現(xiàn)明顯失真波形。) 逐漸增大rp2的阻值，觀察輸出電壓的變化，在輸出電壓波形出現(xiàn)明顯失真時(shí)，把失真波形描畫下來，并說明是哪種失真。如果rp2=1m后，仍不出現(xiàn)失真，可以加大輸入信號vi，直到出現(xiàn)明顯失真波形。表

4、3-3 調(diào)節(jié)rp2使輸出電壓波形不失真且幅值為最大（這時(shí)的電壓放大倍數(shù)最大），測量此時(shí)的靜態(tài)工作點(diǎn) vc、vb、vb1和 vo 。表 3-4 五、實(shí)驗(yàn)報(bào)告1、 分析輸入電阻和輸出電阻的測試方法。按照電路圖連接好電路后，調(diào)節(jié)rp2 ，使 vc的值在 6-7v 之間，此時(shí)使用萬用表。 接入輸入信號1khz 20mv后，用示波器測試vi 與 vi ，記錄數(shù)據(jù)。用公式計(jì)算出輸入電阻的值。在接入負(fù)載rl和不接入負(fù)載時(shí)分別用示波器測試vo的值，記錄數(shù)據(jù)，用公式計(jì)算出輸出電阻的值。2、 討論靜態(tài)工作點(diǎn)對放大器輸出波形的影響。靜態(tài)工作點(diǎn)過低， 波形會(huì)出現(xiàn)截止失真，即負(fù)半軸出現(xiàn)失真； 靜態(tài)工阻值波形何種失真正常

5、不失真rp2減小飽和失真rp2增大截止失真vb1(v)vc(v)vb(v)vo(v)7.31 2.54 0.67 0.87 作點(diǎn)過高，波形會(huì)出現(xiàn)飽和失真，即正半軸出現(xiàn)失真。實(shí)驗(yàn)四負(fù)反饋放大電路一、實(shí)驗(yàn)?zāi)康?1 、熟悉負(fù)反饋放大電路性能指標(biāo)的測試方法。 2 、通過實(shí)驗(yàn)加深理解負(fù)反饋對放大電路性能的影響。二、實(shí)驗(yàn)設(shè)備 1 、實(shí)驗(yàn)臺 2 、示波器 3、數(shù)字萬用表三、預(yù)習(xí)要求1、熟悉單管放大電路，掌握不失真放大電路的調(diào)整方法。2、熟悉兩級阻容耦合放大電路靜態(tài)工作點(diǎn)的調(diào)整方法。3、了解負(fù)反饋對放大電路性能的影響。四、實(shí)驗(yàn)電路實(shí)驗(yàn)電路如圖4-1 所示：圖 4-1實(shí)驗(yàn)注意事項(xiàng)：實(shí)驗(yàn)中如發(fā)現(xiàn)寄生振蕩，可采用以

6、下措施消除：1、 重新布線，盡可能走短線。2、 避免將輸出信號的地引回到放大器的輸入級。3、 t1 管 cb 間接 30pf的電容。4、 分別使用測量儀器，避免互相干擾。五、實(shí)驗(yàn)內(nèi)容及步驟 1 、調(diào)整靜態(tài)工作點(diǎn)連接 、點(diǎn)，使放大器處于反饋工作狀態(tài)。經(jīng)檢查無誤后接通電源。調(diào)整rp1、rp2( 記錄當(dāng)前有效值 ), 使 vc1=（ 6 7v ） 、vc2=（67v） ，測量各級靜態(tài)工作點(diǎn)，填入表4-1 中。斷開電路測量并記錄偏置電阻表 4-1 待測參數(shù)vc1vb1ve1vc2vb2ve2rarb計(jì)算值測量值6.49 2.72 0.16 6.06 4.00 3.36 28k16.0k 相對誤差 2

7、、觀察負(fù)反饋對放大倍數(shù)的影響。從信號源輸出vi 頻率為 1khz幅度小于2mv （保證輸出波形不失真）的正弦波。輸出端不接負(fù)載，分別測量電路在無反饋（，斷開）與有反饋工作時(shí)（ 與連接）空載下的輸出電壓vo，同時(shí)用示波器觀察輸出波形，注意波形是否失真。若失真，減少vi 并計(jì)算電路在無反饋與有反饋工作時(shí)的電壓放大倍數(shù)av，記入表4-2 中。表 4-2 待測參數(shù)工作方式vi(mv) v0(v) av（測量）av（理論）無反饋rl=2.0 1.16 580 rl=5.1k 2.0 0.86 430 有反饋rl=2.0 0.99 495 rl=5.1k 2.0 0.75 375 3、觀察負(fù)反饋對放大倍數(shù)

8、穩(wěn)定性的影響。 rl=5.1k，改變電源電壓將ec 從 12v變到 10v。分別測量電路在無反饋與有反饋工作狀態(tài)時(shí)的輸出電壓，注意波形是否失真，并計(jì)算電壓放大倍數(shù)，穩(wěn)定度。記入表4-3 中。表 4-3 待測參數(shù)工作方式ec=12v ec=10v v0(v) avv0(v) av無反饋0.86 430 有反饋0.75 375 4、觀察負(fù)反饋對波形失真的影響電路無反饋，ec=12v, rl=5.1k，逐漸加大信號源的幅度，用示波器觀察輸出波形出現(xiàn)臨界失真，用毫伏表測量vi 、 vo和 v0p-p值，記入表4-4 中。電路接入反饋（a 與 a連接） , 其它參數(shù)不變，用毫伏表測量vi 、vo和 v0

9、p-p值，記入表4-4中。逐漸加大信號源的幅度，用示波器觀察輸出波形出現(xiàn)臨界失真，用毫伏表測量vi 、vo和 v0p-p值，記入表 4-4 中。表 4-4 待測參數(shù)工作方式 vi(mv) v0(v) v0p-p(v) 無反饋臨界2 臨界2.4 4.8 有反饋vi同無反饋2 v 。同無反饋4.8 臨界臨界1.98 2,96 5、* 幅頻特性測量（對帶寬的影響）在上述實(shí)驗(yàn)基礎(chǔ)上，不接負(fù)載、ec=12v，分別在有、無反饋的情況下調(diào)信號源使f 改變（保持 vi不變）測量 vo，且在 0.707vo處多測幾點(diǎn)，找出上、下限頻率。數(shù)據(jù)記入表4-5 和表 4-6 中。表 4-5 頻率方式f（khz）0.07

10、8 0.125 1.2 1.5 1.9 2.1 2.3 6.8 15 無反饋vo（v）1.64 1.96 1.68 0.707vomax 2.4 2.4vomax2.4 1.680.707vomax2.32 1.92 av 328 392 480 480 480 480 480 464 384 表 4-6 頻率方式f（khz）0.09 1.098 1.1 1.5 1.7 2.1 2.3 7.0 11 有反饋vo（v）1.75 1.83 1.40.707vomax 2 2vomax2 1.40.707vomax3.72 3.68 av 350 364 400 400 400 400 400 六、

11、實(shí)驗(yàn)報(bào)告1、整理實(shí)驗(yàn)數(shù)據(jù)，填入表中并按要求進(jìn)行計(jì)算。2、總結(jié)負(fù)反饋對放大器性能的影響。有負(fù)反饋，放大器的放大倍數(shù)降低了，提高放大信號的穩(wěn)定性，減小失真。實(shí)驗(yàn)七運(yùn)算放大器的基本運(yùn)算電路一、實(shí)驗(yàn)?zāi)康?1 、了解運(yùn)算放大器的基本使用方法。 2 、應(yīng)用集成運(yùn)放構(gòu)成的基本運(yùn)算電路，測定它們的運(yùn)算關(guān)系。1、 學(xué)會(huì)使用線性組件ua741。二、實(shí)驗(yàn)設(shè)備 1 、實(shí)驗(yàn)臺 2、示波器 3數(shù)字萬用表。三、實(shí)驗(yàn)說明運(yùn)算放大器有三種連接方式：反相、同相和差動(dòng)輸入，本實(shí)驗(yàn)主要做比例運(yùn)算。四、實(shí)驗(yàn)內(nèi)容及步驟1、調(diào)零： 按圖 7-1 接線，接通電源后，調(diào)節(jié)調(diào)零電位器rp，使輸出vo=0（小于 10mv ） ，運(yùn)放調(diào)零后，在后面

12、的實(shí)驗(yàn)中均不用調(diào)零了。圖 7-1 2、反相比例運(yùn)算：電路如圖 7-2 所示，根據(jù)電路參數(shù)計(jì)算av=vo/vi=？按表 7-1 給定的 vi值計(jì)算和測量對應(yīng)的 v0值，把結(jié)果記入表7-1 中。圖 7-2 反相比例運(yùn)算表 7-1 vi（ v）0.3 0.5 0.7 1.0 1.1 1.2 理論計(jì)算值 v0（v）-3.0 -5.0 -7.0 -10 -11 -12 實(shí)際測量值 v0（v）-3.0 -5.0 -7.1 失真失真失真實(shí)際放大倍數(shù) av10 10 10.1 臨界失真值：0.86v 3 、同相比例運(yùn)算：電路圖如7-3 所示：圖 7-3 根據(jù)電路參數(shù)，按給定的vi值計(jì)算和測量出對應(yīng)不同vi值的

13、 vo值, 把計(jì)算結(jié)果和實(shí)測數(shù)據(jù)填入表7-2 中。同相比例運(yùn)算表 7-2 vi（v）0.3 0.5 0.7 1.0 1.1 1.2 理論計(jì)算值 v0（v ）3.0 5.0 7.0 10 11 12 實(shí)際測量值 v0（v ）2.92 4.64 6.56 失真失真失真實(shí)際放大倍數(shù) av9.73 9.28 9.37 五、實(shí)驗(yàn)報(bào)告 1 、整理實(shí)驗(yàn)數(shù)據(jù)，填入表中。2、分析各運(yùn)算關(guān)系。經(jīng)過實(shí)際測量與運(yùn)算，可知比例為10 倍。 3 、分析 vi超過 1.0 v時(shí)，輸出vo電壓現(xiàn)象。由于實(shí)驗(yàn)器材等的影響在vi=0.86的時(shí)候失真。 vi 超過 1.0 時(shí)， v。更是出現(xiàn)失真現(xiàn)象，示波器得到不規(guī)則的正弦圖數(shù)字部

14、分實(shí)驗(yàn)實(shí)驗(yàn)二組合邏輯電路分析一實(shí)驗(yàn)?zāi)康?. 掌握組合邏輯電路的分析方法2. 驗(yàn)證半加器、全加器、半減器、全減器、奇偶校驗(yàn)器、原碼/ 反碼轉(zhuǎn)換器邏輯功能。二、實(shí)驗(yàn)設(shè)備及器件1.sac-ds4數(shù)字邏輯實(shí)驗(yàn)箱1 個(gè)2.萬用表 1塊3.74ls00 四二輸入與非門 3片4.74ls86 四二輸入異或門 1片三、實(shí)驗(yàn)內(nèi)容與步驟1、分析半加器的邏輯功能（1）用兩片 74ls00（引腳見附錄）按圖4 1 接線。 74ls00 芯片 14 腳接 +5v,7 腳接地。圖 41 （2） 寫出該電路的邏輯表達(dá)式，列真值表（1）按表 4-1 的要求改變a、b輸入，觀測相應(yīng)的s 、c值并填入表4-1 中。（2）比較表4

15、-1 與理論分析列出的真值表，驗(yàn)證半加器的邏輯功能。表 4-1 輸入輸出a b s c 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 0 2、分析全加器的邏輯功能1）用三片 74ls00 按圖 4-2 接好線。 74ls00 芯片 14 腳接 +5v,7腳接地 . 圖 4-2 2）析該線路，寫出sn、cn的邏輯表達(dá)式，列出其真值表。3）表 4-2 利用開關(guān)改變an、 bn、cn-1的輸入狀態(tài)，借助指示燈或萬用表觀測sn、cn的值填入表4-2 中。4）表 4-2 的值與理論分析列出的真值表加以比較，驗(yàn)證全加器的邏輯功能。表 4-2 輸入輸出an bn cn-1sn cn 0 0 0

16、 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 3、分析半減器的邏輯功能（ 1）用兩片 74ls00 按圖 4-3 接好線。 74ls00 芯片 14 腳接 +5v,7腳接地 . 圖 4-3 （2）分析該線路，寫出d、c的邏輯表達(dá)式，列出真值表。（3）按表 4-3 改變開關(guān)a、b狀態(tài)，觀測d、c的值并填入表4-3 中。（ 4 ） 將 表4-3與 理 論 分 析 列 出 的 真 值 表 進(jìn) 行 比 較 ， 驗(yàn) 證 半 減 器 的 邏 輯 功 能 。表 4-3 輸入輸出a b d c 0 0 0

17、0 0 1 1 1 1 0 1 0 1 1 0 0 4、分析全減器的邏輯功能圖 4-4 （1）用一片74ls86 和兩片 74ls00 按圖 4-4 接線。各片的14 腳接 +5v,7 腳接地。（2） 分析該線路，寫出dn、cn的邏輯表達(dá)式，列出真值表。（3） 按表 4-4 改變 an、bn、cn-1的開關(guān)狀態(tài)，借助萬用表或指示燈觀測輸出dn 、cn的狀態(tài)并填入表 4-4 中。（4） 對比表 4-4 和理論分析列出的真值表，驗(yàn)證全減器的邏輯功能。表 4-4 輸入輸出an bn cn-1dn cn 0 0 0 0 0 0 0 1 1 1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 0

18、 1 0 1 0 1 1 1 0 0 1 1 1 1 1 0 5、分析四位奇偶校驗(yàn)器的邏輯功能1) 用 74ls86 按圖 4-5 接好線。 74ls86 芯片 14 腳接 +5v,7腳接地 . 圖 4-5 2）分析該線路，寫出邏輯表達(dá)式，列出真值表。3) 按表 4-5 改變 a、b、c、d開關(guān)狀態(tài)，借助指示燈或萬用表觀測輸出f 狀態(tài)，填入表 4-5 中。4)對比表 4-5 與理論分析列出的真值表，驗(yàn)證奇偶校驗(yàn)器的邏輯功能。表 4-5 輸入輸出a b c d q 0 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 0 1 0 0 1 0 1 0 1 0 0 1 1

19、0 0 0 1 1 1 1 1 0 0 0 1 1 0 0 1 0 1 0 1 0 0 1 0 1 1 1 1 1 0 0 0 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0 五、實(shí)驗(yàn)報(bào)告要求1、將各組合邏輯電路的觀測結(jié)果認(rèn)真填入表格中。2、分析各組合邏輯電路的邏輯功能。半加器：不考慮來自低位的進(jìn)位而只將兩個(gè)1 位二進(jìn)制數(shù)相加。全加器：兩個(gè)多位二進(jìn)制相加時(shí)，出最低位以外，其他每一位相加都要考慮低位的進(jìn)位。全減器：采用本位結(jié)果和借位來顯示，將兩個(gè)二進(jìn)制數(shù)進(jìn)行減法運(yùn)算。3、學(xué)會(huì)用與非門設(shè)計(jì)半加器、全加器、半減器、全減器。4、獨(dú)立操作，交出完整的實(shí)驗(yàn)報(bào)告。實(shí)驗(yàn)三 3/8譯碼器一、實(shí)驗(yàn)?zāi)康?/p>

20、1、掌握中規(guī)模集成電路譯碼器的工作原理及邏輯功能。1、 學(xué)習(xí)譯碼器的靈活應(yīng)用。二、實(shí)驗(yàn)設(shè)備及器件1.sac-ds4 數(shù)字邏輯電路實(shí)驗(yàn)箱 1 個(gè)2. 萬用表 1塊3.74ls138 3-8線譯碼器2 片4.74ls20 雙四輸入與非門 1 片三、實(shí)驗(yàn)內(nèi)容與步驟74ls138 管腳圖見附錄，其與非門組成邏輯圖見圖5-1 。圖 5-1 控制輸入端s1=1，s2=s3=0，譯碼器工作，否則譯碼器禁止，所有輸出端均為高電平。1、譯碼器邏輯功能測試1) 按圖 5-2 接線。圖 5-2 2)根據(jù)表5-1 ，利用開關(guān)設(shè)置s1、 s2、s3、及 a2、a1、a0的狀態(tài)，借助指示燈或萬用表觀測q0-q7的狀態(tài)，記

21、入表5-1 中。表 5-1 輸入輸出 s1s2s3a2a1a0q0q1 q2 q3q4q5q6q70 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 0 1 1 1 1 1 1 1 0 0 0 1 0 1 1 0 1 1 1 1 1 1 0 0 0 1 1 1 1 1 0 1 1 1 1 1 0 0 1 0 0 1 1 1 1 0 1 1 1 1 0 0 1 0 1 1 1 1 1 1 0 1 1 1 0 0 1 1 0 1 1 1 1 1 1 0 1 1 0 0 1 1 1 1 1 1

22、 1 1 1 1 0 2 、 用兩片 74ls138組成 4-16 線譯碼器按圖 5-3 接線，利用開關(guān)改變輸入d0-d3的狀態(tài)，借助指示燈或萬用表監(jiān)測輸出端，記入表5-2中，寫出各輸出端的邏輯函數(shù)。圖 5-3 表 5-2 輸入輸出d3d2d1d0q0q1q2q3q4q5q6q7q8q9q10q11q12q13q14q150 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 0 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 0 1

23、1 1 1 1 1 1 1 1 1 1 1 0 1 0 0 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 0 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 0 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 0 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1

24、1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 3、利用譯碼器組成全加器線路用 74ls138和 74ls20按圖 5-4 接線，74ls20 芯片 14 腳接 +5v,7腳接地 . 利用開關(guān)改變輸入ai、 bi、ci-1的狀態(tài)，借助指示燈或萬

25、用表觀測輸出si、 ci的狀態(tài)，記入表5-3 中，寫出輸出端的邏輯表達(dá)式。圖 5-4 表 5-3 四、實(shí)驗(yàn)要求：1、整理各步實(shí)驗(yàn)結(jié)果，列出相應(yīng)實(shí)測真值表。輸入輸出a2 a1 a0 y7 y6 y5 y4 y3 y2 y1 y0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 1 0 0 0 1 1 0 0 0 0 1 0 0 0 1 0 0 0 0 0 1 0 0 0 0 1 0 1 0 0 1 0 0 0 0 0 1 1 0 0 1 0 0 0 0 0 0 1 1 1 1 0 0 0 0 0 0 0 2、總結(jié)譯碼器的邏輯

26、功能及靈活應(yīng)用情況。只有當(dāng) s。=1、s1+s2=0 ，譯碼器才處于正常工作，否則被禁止。其中a2、a1、a0為地址輸入端， y 0y 7 為譯碼輸出端， s1、s2、s3為使能端。譯碼器將每種二進(jìn)制代碼組合譯成對應(yīng)的一根輸出線上的電平信號，3-8 譯碼器是 3 位二進(jìn)制代碼，八種組合，故有8個(gè)對應(yīng)的輸出信號。輸入輸出s1 ai bi ci-1 si ci 0 0 0 1 0 0 0 0 0 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 1 0 1 1 1 0 0 1 0 1 1 0 1 0 1 1 1 1 0 0 1 1 1 1 1 1 1 實(shí)驗(yàn)五數(shù)據(jù)選擇器實(shí)驗(yàn)一、實(shí)驗(yàn)?zāi)康?、

27、 掌握中規(guī)模集成電路數(shù)據(jù)選擇器的工作原理及邏輯功能。2、 學(xué)習(xí)數(shù)據(jù)選擇器的應(yīng)用。二、實(shí)驗(yàn)設(shè)備及器件1.sac-ds4 數(shù)字邏輯電路實(shí)驗(yàn)箱 1個(gè)2. 萬用表1 塊3.74ls153 雙四選一數(shù)據(jù)選擇器 1片三、實(shí)驗(yàn)內(nèi)容與步驟 74ls153雙四選一數(shù)據(jù)選擇器，其引腳圖見附錄。兩個(gè)選擇器各有一個(gè)控制端（s1、s2） ，共用一組輸入選擇代碼a0-a1，輸出為原碼，其內(nèi)部邏輯圖如圖9-1 所示。圖 9-1 1、74ls153 雙四選一數(shù)據(jù)選擇器功能測試1)按圖 9-2 接線。圖 9- 2)利用開關(guān)按表9-1 改變輸入選擇代碼的狀態(tài)及輸入數(shù)據(jù)的狀態(tài)，借助指示燈或萬用表觀測輸出 q的狀態(tài)填入表9-1 中。

28、表 9-1 輸入輸出s a1a0d q 1 0 0 0 0 d0d。0 0 1 d1d1 0 1 0 d2d2 0 1 1 d3d3 2、用 74ls153雙四選一數(shù)據(jù)選擇器實(shí)現(xiàn)全加功能1） 全加器的真值表表 9-2 全加器的真值表輸入輸出a b cn-1s c 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 表中 s為全加器的和，c為向高位進(jìn)位。2） 用“ 74ls153 雙四選一數(shù)據(jù)選擇器”的8 個(gè)置數(shù)端實(shí)現(xiàn)cn-1, 則全加器功能如下表：表 9-3 “雙四選一數(shù)據(jù)選擇器”構(gòu)成全

29、加器功能表輸入輸出a b c1c2s c 0 0 0 1d00 2d00 0 0 0 1 1d00 2d01 0 0 1 1 1d10 2d11 0 0 1 0 1d11 2d10 1 1 0 1 1d2o 2d2 1 0 1 0 0 1d21 2d20 1 1 1 0 1d31 2d30 1 1 1 1 1d31 2d31 1 3） 按圖 9-3 接線。圖 9-3 4） 改變開關(guān)輸入狀態(tài)，借助指示燈或萬用表觀測輸出，驗(yàn)證全加器功能。5） 10 腳接地， 13 腳接電源。改變開關(guān)輸入狀態(tài)，借助指示燈或萬用表觀測輸出，驗(yàn)證全加器功能。四、實(shí)驗(yàn)要求 1 、分析數(shù)據(jù)選擇器的邏輯功能。地址輸入輸出a1

30、 a0 y 0 0 d0 0 1 d1 1 0 d2 1 1 d3 2 、分析用數(shù)據(jù)選擇器實(shí)現(xiàn)全加功能的機(jī)理。當(dāng)使能控制端非 s1=0，非 s2=0時(shí)，數(shù)據(jù)選擇器才能正常工作，使能控制端為低電平有效。實(shí)驗(yàn)六觸發(fā)器實(shí)驗(yàn)一、實(shí)驗(yàn)?zāi)康?、 掌握 d觸發(fā)器和j-k 觸發(fā)器的邏輯功能及觸發(fā)方式。2、 熟悉現(xiàn)態(tài)和次態(tài)的概念及兩種觸發(fā)器的次態(tài)方程。二、實(shí)驗(yàn)設(shè)備及器件1、 sac-ds4數(shù)字邏輯電路實(shí)驗(yàn)箱 1個(gè)2、 萬用表 1塊3、 74ls74 雙 d觸發(fā)器 1片4、 74ls112 雙 j-k 觸發(fā)器 1片三、實(shí)驗(yàn)內(nèi)容與步驟1、 74ls74觸發(fā)器邏輯功能測試1）按圖 10-1 接線。圖 10-1 2）直

31、接置位（sd）端復(fù)位（ rd）端功能測試。利用開關(guān)按表10-1 改變、的邏輯狀態(tài)（ d,cp狀態(tài)隨意），借助指示燈或萬用表觀測相應(yīng)的、狀態(tài)，結(jié)果記入表10-1 中。表 10-1 輸入輸出cp d q 1 0 1 1 0 1 1 1 0 1 1 0 0 0 1 1 任意狀態(tài)3）與 cp端功能測試從端輸入單個(gè)脈沖, 按表 10-2 改變開關(guān)狀態(tài)。將測試結(jié)果記入表10-2 中。表 10-2 輸入輸 出n+1d cp 原狀態(tài)n=0 原狀態(tài)n=1 0 1 1 0 0 1 1 0 0 1 1 1 1 1 1 1 1 1 2、74ls112 觸發(fā)器邏輯功能測試。1）按圖 10-2 接線。圖 10-2 2）直

32、接置位（）復(fù)位（）功能測試?yán)瞄_關(guān)按表10-3 改變和的狀態(tài)， j、k、cp 可以為任意狀態(tài)，借用指示燈和萬用表觀察輸出狀態(tài)并將結(jié)果記入表10-3 中。表 10-3 輸入輸出cp j k q 10 1 0 1 01 1 0 1 1 10 1 0 1 01 1 0 0 0 1 1 任意狀態(tài) 3） 翻轉(zhuǎn)功能測試。圖 10-2 中 cp端加單脈沖，按表10-4 利用開關(guān)改變各端狀態(tài)，借助指示燈或萬用表觀測輸出端，狀態(tài)記入表10-4 。表 10-4 五、實(shí)驗(yàn)要求1、整理實(shí)驗(yàn)數(shù)據(jù)填好表格. 2、分析各觸發(fā)器功能. jk 觸發(fā)器j k qn+1 0 0 qn 0 1 0 1 0 1 1 1 翻轉(zhuǎn)d觸發(fā)器d qn+1 0 0 1 1 3 、交出完整的實(shí)驗(yàn)報(bào)告. 實(shí)驗(yàn)八555 定時(shí)器實(shí)驗(yàn)一、實(shí)驗(yàn)?zāi)康?. 熟悉 555 定時(shí)器的工作原理及邏輯功能。2. 學(xué)習(xí) 555 定時(shí)器的應(yīng)用。二、實(shí)驗(yàn)設(shè)備及器件1、 sac-ds4數(shù)字邏輯電路實(shí)驗(yàn)箱 1 個(gè)2、 示波器 1臺3、 555 集成定時(shí)器 1 片4、 電阻 33k 、100k 各 1只5、 電位計(jì) 100k 1只6、 電容 0.01f 、0.02 f 各 1只三、實(shí)驗(yàn)內(nèi)容及步驟 555