數(shù)字電路課程設(shè)計(jì)-電子秒表的設(shè)計(jì)(共14頁)

1、 目錄1.引言1.1設(shè)計(jì)目的-21.2設(shè)計(jì)內(nèi)容-21.3設(shè)計(jì)要求-22數(shù)字電子秒表設(shè)計(jì)2.1儀器設(shè)備-32.2設(shè)計(jì)原理-32.3電路設(shè)計(jì)及仿真-33.電路的硬件驗(yàn)證-104.心得體會(huì)-125.參考文獻(xiàn)-121.引言 1.1設(shè)計(jì)目的：（1） 掌握同步計(jì)時(shí)器74160、74161的使用方法，并理解其工作原理。（2） 掌握74160、74161進(jìn)行計(jì)數(shù)器、分頻器的設(shè)計(jì)方法。（3） 掌握用三態(tài)緩沖器74244和74160,74138,7448進(jìn)行動(dòng)態(tài)顯示掃描電路設(shè)計(jì)的方法。（4） 掌握電子秒表的設(shè)計(jì)方法。（5） 掌握在EDA系統(tǒng)軟件MAX+plusII環(huán)境下用FPGA/CPLD進(jìn)行數(shù)字系統(tǒng)設(shè)計(jì)的方法，

2、掌握該環(huán)境下功能仿真、時(shí)序仿真、管腳鎖定的芯片下載的方法。（6） 掌握用EDA硬件開發(fā)系統(tǒng)進(jìn)行硬件驗(yàn)證的方法。 1.2設(shè)計(jì)任務(wù)內(nèi)容：（1） 設(shè)計(jì)可控的計(jì)數(shù)器（定時(shí)器）、分頻器、按鍵去抖電路和動(dòng)態(tài)掃描顯示電路；（2） 設(shè)計(jì)系統(tǒng)頂層電路；（3） 進(jìn)行功能仿真和時(shí)序仿真；（4） 對(duì)仿真結(jié)果進(jìn)行分析，確認(rèn)仿真結(jié)果達(dá)到要求；（5） 在EDA硬件開發(fā)系統(tǒng)上進(jìn)行硬件驗(yàn)證與測(cè)試，確保設(shè)計(jì)電路系統(tǒng)能正確地工作。1.3設(shè)計(jì)要求（1） 計(jì)時(shí)精度不小于1/100秒；（2） 輸入時(shí)鐘：1khz；（3） 計(jì)時(shí)器最長計(jì)時(shí)時(shí)間為1小時(shí)；（4） 具有復(fù)位和啟/停開關(guān)；（5） 顯示控制：動(dòng)態(tài)六位七段LED顯示，位選以三位編碼輸出

3、。要求顯示穩(wěn)定，掃描顯示的頻率大于50hz；（6） 完成硬件驗(yàn)證測(cè)試工作；2數(shù)字電子秒表設(shè)計(jì)2.1儀器設(shè)備（1）十進(jìn)制計(jì)數(shù)器74LS160，十六進(jìn)制計(jì)數(shù)器74LS161；（2）3-8譯碼器74138（3）BCD-七段譯碼器7448（4）三態(tài)緩沖器74244（5）各種門電路，觸發(fā)器2.2設(shè)計(jì)原理電子秒表的輸入時(shí)鐘為1KHz，將其十分頻后得到100Hz的信號(hào)作為標(biāo)準(zhǔn)信號(hào)進(jìn)行計(jì)數(shù)，則技術(shù)值得分辨率為1/100秒，正好滿足系統(tǒng)的要求。計(jì)數(shù)器分為3級(jí)，第1級(jí)是一百進(jìn)制計(jì)數(shù)器作1/100秒的計(jì)數(shù)，第2級(jí)是六十進(jìn)制計(jì)數(shù)器作秒的計(jì)數(shù)，第3級(jí)是六十進(jìn)制計(jì)數(shù)器作分的計(jì)數(shù)。電子秒表的計(jì)數(shù)受控制模塊的控制，控制模塊接

4、收“起/?！卑存I則停止輸入，當(dāng)停止計(jì)數(shù)時(shí)，接收到“起/?！辨I是一個(gè)反復(fù)鍵。為了保證系統(tǒng)操作的可靠性，還設(shè)計(jì)了一個(gè)按鍵去抖動(dòng)電路。2.3 電路設(shè)計(jì)及仿真下圖為電子秒表的頂層邏輯圖，它由一個(gè)按鍵去抖電路keyin，一個(gè)控制器ctrl，一個(gè)時(shí)鐘產(chǎn)生電路clkgen，一個(gè)計(jì)時(shí)電路cntblk，一個(gè)50000分頻電路div_50000和顯示譯碼電路disp組成。按鍵去抖電路按鍵去抖電路keyin如圖所示。任何按鍵在觸點(diǎn)接觸和斷開的瞬間都會(huì)產(chǎn)生機(jī)械抖動(dòng)，如果不進(jìn)行處理，每一次按鍵有可能產(chǎn)生若干次的響應(yīng)，一般抖動(dòng)的時(shí)間小于20ms。Keyin模塊能完成對(duì)輸入信號(hào)的去抖動(dòng)處理，它利用兩個(gè)串接的邊沿D觸發(fā)器來消

5、除高頻的抖動(dòng)，當(dāng)在CLK端輸入一個(gè)頻率為25Hz的方波信號(hào)時(shí)，其輸出信號(hào)就能得到寬度固定為20ms的單脈沖信號(hào)。 下圖為它的仿真波形圖。從圖中可見，存在于輸入信號(hào)上的抖動(dòng)被完全的消除了?？刂破麟娐房刂破鱟trl模塊如上圖所示。它在“啟/停”信號(hào)ST_ST和復(fù)位信號(hào)CLR的作用下完成對(duì)計(jì)數(shù)使能信號(hào)CNTEN的控制。任何時(shí)候只要CLR=1，則CETEN=0，所以它是異步清零；ST_ST是一個(gè)反復(fù)鍵，當(dāng)CLR無效時(shí)，每一個(gè)ST_ST脈沖都會(huì)使CETEN反向，該信號(hào)作用于 控制計(jì)時(shí)器的計(jì)時(shí)，當(dāng)取值為1時(shí)允許計(jì)時(shí)器計(jì)時(shí)，當(dāng)取值為0時(shí)不允許計(jì)時(shí)器計(jì)時(shí)。下圖為它的仿真波形圖。時(shí)鐘產(chǎn)生電路時(shí)鐘產(chǎn)生電路clkg

6、en模塊如上圖所示。它完成對(duì)輸入時(shí)鐘信號(hào)分頻，并輸出四十分頻信號(hào)DIV_40和十分頻信號(hào)DIV_10，即25Hz去抖動(dòng)時(shí)鐘信號(hào)和100Hz計(jì)時(shí)器標(biāo)準(zhǔn)計(jì)時(shí)信號(hào)。clkgen模塊可方便的由中規(guī)模TTL集成電路74160實(shí)現(xiàn)。下圖為它的仿真波形圖。計(jì)時(shí)電路計(jì)時(shí)電路cntblk模塊如圖所示。它在控制信號(hào)cnten和clr的作用下完成對(duì)輸入的clk信號(hào)進(jìn)行計(jì)數(shù)。由于clk信號(hào)是標(biāo)準(zhǔn)的100Hz信號(hào)，因此一百進(jìn)制計(jì)數(shù)器的進(jìn)位輸出就是1秒，對(duì)秒進(jìn)行六十進(jìn)制計(jì)數(shù)就得到1分，對(duì)分又六十進(jìn)制計(jì)數(shù)，所以最大計(jì)數(shù)值為59:59:59，因起始值是00:00:00，故其最大的計(jì)時(shí)長度為1小時(shí)。cntlk模塊將輸出計(jì)時(shí)結(jié)果

7、。 下圖為cntblk模塊的仿真波形圖。50000分頻電路 因?yàn)橄到y(tǒng)要求輸入的是1KHz頻率，而開發(fā)板的系統(tǒng)頻率為5MHz，所以要對(duì)系統(tǒng)頻率進(jìn)行50000分頻。這里選擇用VHDl設(shè)計(jì)。代碼如下：library ieee;-定義庫文件use ieee.std_logic_1164.all;use ieee.std_logic_arith.all;use ieee.std_logic_unsigned.all;entity div_50000 isport( clk:in std_logic;clk_fp:out std_logic);end entity;architecture one of

8、div_50000 issignal n:integer range 0 to 24999;signal cp:std_logic;beginprocess(clk)beginif clk'event and clk='1' thenif n<24999 thenn<=n+1;elsen<=0;cp<=not cp;end if;end if;end process;clk_fp<=cp;end one;其波形仿真如下：顯示譯碼電路顯示譯碼電路disp模塊如上圖所示。該模塊有三個(gè)功能，首先它完成對(duì)輸入的6組向量信號(hào)的選擇，其中被選擇的信號(hào)由

9、S2.0決定，即當(dāng)S2.0=“00”時(shí)，選中A，“01”時(shí)選中B，“05”時(shí)選中F；其次它還對(duì)選中的信號(hào)進(jìn)行BCD-七段顯示的譯碼；再次要完成位選信號(hào)的產(chǎn)生于輸出。下圖為它的仿真波形圖。disp模塊中位選信號(hào)的產(chǎn)生只用了一個(gè)74161接成六進(jìn)制計(jì)數(shù)器即可，為了實(shí)現(xiàn)對(duì)輸入的6個(gè)信號(hào)的選擇再用一個(gè)74244，利用它的三態(tài)功能實(shí)現(xiàn)該部分電路。3.電路的硬件驗(yàn)證如下圖所示，把程序下載到開發(fā)板上并且將SW2撥到高電平，電子秒表開始工作。撥動(dòng)SW1到高電平可以將電子秒表置零，如下圖。把SW2撥到低電平再撥到高電平即可實(shí)現(xiàn)“暫?！保貜?fù)此操作即可繼續(xù)計(jì)數(shù)。4.心得體會(huì)在此次課程設(shè)計(jì)中，我進(jìn)一步了解并熟悉了數(shù)字電子器件的使用。同時(shí)在設(shè)計(jì)過程中也遇到了不少困難，比如50000分頻電路中VHDL語言的編寫與應(yīng)用，對(duì)于VHDL我很是陌生，還好有同學(xué)的幫助，是我克服了這個(gè)困難。所以我認(rèn)為要想做好這個(gè)課程設(shè)計(jì)，就必須認(rèn)認(rèn)真真地去做，不要怕麻煩。而且本次課程設(shè)計(jì)鞏固和加深了我對(duì)電子線路基本知識(shí)和理解，提高了綜合運(yùn)用所學(xué)知識(shí)的能力。增強(qiáng)了根據(jù)課程需要選學(xué)參考資料，查閱手冊(cè)，圖表和文獻(xiàn)資料