使用石墨烯導(dǎo)熱層的三維集成電路的散熱方法研究

1、    使用石墨烯導(dǎo)熱層的三維集成電路的散熱方法研究    班濤 潘中良 陳翎摘 要 三維集成電路芯片具有高密度和低功耗等特點(diǎn)，可以把多層平面器件堆疊起來(lái)，在垂直方向上通過(guò)使用硅通孔進(jìn)行相互連接，但同時(shí)也造成了較高的功耗密度，從而導(dǎo)致所產(chǎn)生的熱量不易從芯片的內(nèi)部散發(fā)出去。本文對(duì)使用石墨烯層來(lái)實(shí)現(xiàn)三維芯片的散熱進(jìn)行了研究，利用ansys軟件平臺(tái)對(duì)芯片層的峰值溫度進(jìn)行了建模與分析，實(shí)驗(yàn)結(jié)果說(shuō)明石墨烯層可以將芯片內(nèi)部所產(chǎn)生的熱量快速地分散開(kāi)，從而可以提供一種良好的橫向散熱通道。【關(guān)鍵詞】三維集成電路 硅通孔 熱分析 石墨烯 散熱方式1 引言近年來(lái)，由于集成電路

2、設(shè)計(jì)與制造技術(shù)的發(fā)展，特征尺寸越來(lái)越小，電路芯片的集成度不斷提高。這也使得芯片的單位面積上的功耗不斷上升，導(dǎo)致芯片的峰值溫度也越來(lái)越高，使整個(gè)芯片的發(fā)熱密度顯著增加。若不能把芯片產(chǎn)生的熱量及時(shí)和有效地散發(fā)出去，就會(huì)造成芯片內(nèi)部的熱量積累，并使得芯片內(nèi)部器件的結(jié)溫升高。若芯片的工作溫度太高，會(huì)使得芯片的一些特性參數(shù)逐步退化，從而影響芯片的可靠性，甚至?xí)斐尚酒墓δ苁?，而最終影響芯片的使用壽命。因此，在進(jìn)行集成電路芯片的設(shè)計(jì)時(shí)，需要考慮對(duì)峰值溫度的處理與散熱問(wèn)題。本文針對(duì)采用硅通孔（through silicon via，tsv）的三維集成電路芯片結(jié)構(gòu)，通過(guò)使用石墨烯層對(duì)芯片進(jìn)行散熱，利用an

3、sys軟件平臺(tái)對(duì)芯片層的峰值溫度進(jìn)行了建模與分析。2 三維芯片的結(jié)構(gòu)三維集成電路芯片是把多層平面器件堆疊起來(lái)，以實(shí)現(xiàn)高密度、低功耗、多功能等要求，它可以顯著地減短電路中的信號(hào)線的總長(zhǎng)度，并降低功耗。三維芯片的設(shè)計(jì)采用硅通孔tsv，使得可以在垂直方向上進(jìn)行相互連接，并起到信號(hào)導(dǎo)通和傳熱等作用。三維芯片按照使用的堆疊方式，可以把它分為如下三類：面部對(duì)面部的綁定，面部對(duì)背部的綁定，背部對(duì)背部的綁定。三維集成電路芯片所采用的堆疊方式也會(huì)造成較高的功耗密度，使所產(chǎn)生的熱量不易從芯片的內(nèi)部散發(fā)出去。例如，由于芯片內(nèi)部的漏電流的迅速增加，可導(dǎo)致溫度的進(jìn)一步升高，從而會(huì)出現(xiàn)局部溫度升高的熱點(diǎn)區(qū)域；如果沒(méi)有及時(shí)

4、和有效的溫度控制機(jī)制，這將會(huì)最終導(dǎo)致芯片的功能失效。下面，我們對(duì)在三維芯片中增加一個(gè)石墨烯層來(lái)進(jìn)行散熱的這種方式進(jìn)行研究，并說(shuō)明石墨烯層對(duì)整個(gè)芯片的熱效應(yīng)的影響。圖1為一種具有兩層堆疊的三維集成電路芯片的縱向切面示意圖，其中黑色的部分為石墨烯導(dǎo)熱層。石墨烯的熱導(dǎo)率是各向異性的。3 實(shí)驗(yàn)結(jié)果對(duì)圖1的具有兩層堆疊的三維集成電路芯片，下面我們通過(guò)實(shí)驗(yàn)，來(lái)說(shuō)明石墨烯層對(duì)芯片的溫度分布的影響。設(shè)石墨烯的橫向熱導(dǎo)率為2500w/（m·k），縱向熱導(dǎo)率為25w/（m·k），硅層與粘合層的熱導(dǎo)率分別為400w/（m·k） 和0.1w/（m·k），硅層與粘合層的厚度分別為

5、50m和10m。在進(jìn)行實(shí)驗(yàn)仿真時(shí)，為方便，我們只研究虛線里的部分，即單根tsv的情況。設(shè)單根tsv模型的區(qū)域面積為100m×100m，tsv的直徑為2m。首先，在上層（第一層）芯片的硅層表面上加載熱源，對(duì)熱流由上往下傳遞的情況進(jìn)行研究。把圖1中模型的四個(gè)側(cè)面設(shè)置為絕熱面，底面為等溫面，為22；設(shè)芯片的功率密度為50w/cm2。圖2是兩層芯片接觸面上的溫度分布圖，在熱流向下傳遞時(shí)，圖2（a）是在沒(méi)有石墨烯層時(shí)接觸面的溫度分布，圖2（b）是在有石墨烯層時(shí)接觸面的溫度分布。上一層的熱流有很大一部分是由tsv中下來(lái)，而tsv的面積很小，于是在此處會(huì)出現(xiàn)熱量集中的情況，因此形成了熱點(diǎn)，即在與t

6、sv接觸的位置就出現(xiàn)了峰值溫度，如圖2（a）所示；而加入了石墨烯導(dǎo)熱層之后，峰值溫度得到了較好的改善，如2（b）所示。這個(gè)結(jié)果說(shuō)明石墨烯層提供了良好的橫向散熱通道，它可以將熱量快速的分散開(kāi)來(lái)，消除了上一層的tsv對(duì)下一層芯片的一些熱影響，均勻了接觸面上的溫度。其次，我們將熱源加載在第二層芯片的上表面，來(lái)研究熱流往上下兩個(gè)方向傳遞的情況。此時(shí)將模型的上下表面都設(shè)置為等溫常溫面，為22；模型的四個(gè)側(cè)面為絕熱面。圖3是兩層芯片接觸面上的溫度分布圖，在熱流向上傳遞時(shí)，圖3（a）是在沒(méi)有石墨烯層時(shí)接觸面的溫度分布，圖3（b）是在有石墨烯層時(shí)接觸面的溫度分布。由于tsv與粘合層的熱導(dǎo)率差別較大，所以會(huì)由于

7、額外的橫向熱阻而產(chǎn)生溫差。由圖3（b）與圖3（a）的對(duì)比可以得到，在圖3（b）中的峰值溫度低于在圖3（a）中的峰值溫度。這說(shuō)明石墨烯層提供了一條低熱阻的橫向通道，替代了原有的高熱阻的熱通道，較好地均勻了熱源加載面的溫度。以上兩個(gè)實(shí)驗(yàn)說(shuō)明了tsv結(jié)構(gòu)對(duì)于芯片內(nèi)部溫度的影響，以及石墨烯導(dǎo)熱層對(duì)溫度分布的改善作用。其中，第一個(gè)實(shí)驗(yàn)說(shuō)明了熱流向下流動(dòng)時(shí)上層tsv結(jié)構(gòu)對(duì)于下層芯片的影響，第二個(gè)實(shí)驗(yàn)說(shuō)明了熱流向上流動(dòng)時(shí)上層tsv結(jié)構(gòu)對(duì)下層芯片上溫度的影響。下面對(duì)這兩個(gè)實(shí)驗(yàn)所針對(duì)的情況進(jìn)行建模分析，以進(jìn)一步研究各項(xiàng)參數(shù)在對(duì)溫度分布的改善中所起的作用與影響。圖4為這兩種情況下的模型。在進(jìn)行實(shí)驗(yàn)時(shí)，硅層的厚度為

8、50m，粘合層的厚度為10m，tsv的直徑為2m，模型的橫截面積為100m×100m，把四周均設(shè)置為等溫面。在圖4（a）中是在頂層加載熱源，底面設(shè)置為等溫面，我們研究的是熱流向下流動(dòng)時(shí)兩層芯片接觸面上的溫度。在圖4（b）中在底層加載熱源，把頂層設(shè)置為等溫面，我們研究的是熱流向上流動(dòng)時(shí)底面的溫度。圖5（a）和圖5（b）分別是圖4（a）和圖4（b）的模型的峰值溫度與熱源功率的關(guān)系曲線，此時(shí)石墨烯的層數(shù)在0到500之間變化。圖5說(shuō)明了在不同厚度的石墨烯層的情況下，芯片的峰值溫度與加載的熱源大小之間的關(guān)系。從圖5可以得出，熱源越大，峰值溫度越高，對(duì)此需要用于改善峰值溫度的石墨烯層的厚度也越高

9、。圖6（a）和圖6（b）分別是圖4（a）和圖4（b）的模型的峰值溫度與石墨烯熱導(dǎo)率的關(guān)系曲線，這時(shí)石墨烯的層數(shù)在50到200之間變化，此時(shí)加載的熱源為6×105pw/m2。在實(shí)際應(yīng)用中石墨烯的熱導(dǎo)率與對(duì)它的制造工藝密切有關(guān)，可以達(dá)到3080×5300w/m·k-1。圖6的結(jié)果說(shuō)明針對(duì)不同厚度的石墨烯，當(dāng)厚度一定時(shí)若石墨烯的熱導(dǎo)率越高，則對(duì)峰值溫度的降低效果也越好。4 結(jié)論由于三維集成電路芯片的器件集成度高，因此它的功率密度不斷增大，從而導(dǎo)致所產(chǎn)生的熱量不易從芯片的內(nèi)部散發(fā)出去，這會(huì)使芯片的一些特性參數(shù)逐步退化，并影響芯片的可靠性。通過(guò)在三維芯片中增加一個(gè)石墨烯層，

10、可以將芯片內(nèi)部所產(chǎn)生的熱量快速地分散開(kāi)，實(shí)驗(yàn)結(jié)果說(shuō)明這是一種較有效的三維芯片散熱方式。參考文獻(xiàn)1潘中良.系統(tǒng)芯片soc的設(shè)計(jì)與測(cè)試m. 科學(xué)出版社，2009.2caleb s，ankur s.tsv replacement and shield insertion for tsv-tsv coupling reduction in 3d global placementj.ieee trans.cad，2015，34（04）：554-562.3jaiming l，jungan y.routability-driven tsv-aware floorplanning methodology fo

11、r fixed-outline 3d icsj.ieee trans.cad，2017，36（11）：1856-1868.4rahmani a，vaddina k，latif k.design and management of high-performance， reliable and thermal-aware 3d networks-on-chipj.iet circuits devices & systems，2012，6（05）：308-321.5subrina s，kotchetkov d.heat removal in silicon-on-insulator integrated circuits with graphene lateral heat spreadersj.ieee electron device let