淺談醫(yī)用X光機(jī)控制單元的設(shè)計(jì)

1、    淺談醫(yī)用x光機(jī)控制單元的設(shè)計(jì)    閻中青摘 要：本文研究了醫(yī)用x光機(jī)中的控制單元的結(jié)構(gòu)和工作原理，提出了處理器控制的設(shè)計(jì)方案。關(guān)鍵詞：醫(yī)用x光機(jī)；控制單元；設(shè)計(jì)醫(yī)學(xué)醫(yī)用x光機(jī)是醫(yī)療的先進(jìn)設(shè)備，其中的控制單元為了便于進(jìn)行臨床診斷，需要負(fù)責(zé)在設(shè)備的設(shè)計(jì)中對(duì)x射線圖像進(jìn)行處理和分析，通過(guò)x射線圖像獲得準(zhǔn)確的信息，是提高診斷技術(shù)水平的關(guān)鍵。醫(yī)用x光機(jī)的組成部分包括電氣部分和機(jī)械部分，其中電氣部分主要由x線成像單元、圖像處理和控制單元、存儲(chǔ)單元及圖像顯示單元組成。x光機(jī)圖像處理是一款高性能、高密度的fpga芯片，它支持nios1i嵌入式處理器，fpga和

2、nios處理器的結(jié)合進(jìn)一步完善了處理器、外設(shè)、存儲(chǔ)器和i/o接口的組合，使設(shè)計(jì)難度大大降低，提高了設(shè)計(jì)靈活度。目前，如何從x射線圖像獲得更多的信息，已經(jīng)成為提高醫(yī)療設(shè)備診斷技術(shù)水平的一個(gè)新方向，也是醫(yī)學(xué)界研究與應(yīng)用的熱點(diǎn)。一、x光機(jī)控制單元設(shè)計(jì)內(nèi)容醫(yī)用x光機(jī)的中心部分是醫(yī)用設(shè)備的控制單元，它主要處理x線成像單元輸出的12bit、lkxlk、30幀/秒的數(shù)字視頻信號(hào)，設(shè)計(jì)的兩個(gè)主要模塊是圖像處理模塊和系統(tǒng)控制模塊，主要通過(guò)這兩個(gè)模塊來(lái)完成高質(zhì)量的醫(yī)學(xué)視頻圖像信息。圖像處理模塊：主要負(fù)責(zé)輸入的數(shù)字圖像的處理，包括圓消隱、陰影校正、遞歸濾波、自動(dòng)增益控制agc、邊緣增強(qiáng)、直方圖均衡、gamma校正、

3、圖像反轉(zhuǎn)等算法，圖像處理模塊是圖像處理和控制模塊的核心。系統(tǒng)控制模塊：為了實(shí)現(xiàn)圖像處理和控制單元和設(shè)備的x線成像單元，改善控制圖像的主要功能，簡(jiǎn)要處理模塊的操作模式，實(shí)現(xiàn)了存儲(chǔ)單元和顯示單元的聯(lián)用，以及pc機(jī)和狀態(tài)顯示燈等部分的連接和參數(shù)的傳遞，確保cpu對(duì)外部接口和存儲(chǔ)器等部分進(jìn)行合理的控制。二、醫(yī)用x光機(jī)的原理隨著醫(yī)療技術(shù)的進(jìn)步，醫(yī)用x光機(jī)在實(shí)際工作中的運(yùn)用越來(lái)越廣泛，其主要組成部分包括電源、診斷床運(yùn)動(dòng)控制單元、高壓發(fā)生器、主操縱臺(tái)、高壓發(fā)生控制單元、診斷床、副操縱臺(tái)等等，這些模塊相互聯(lián)系，促進(jìn)x光機(jī)的正常運(yùn)行和工作。其工作的基本原理如下：在進(jìn)行醫(yī)療診斷和治療的時(shí)候，通過(guò)運(yùn)用x射線的穿透、

4、差別吸收、感光、熒光作用，實(shí)現(xiàn)對(duì)病癥的診斷和治療。當(dāng)射線穿透人體的時(shí)候，受到組織或器官等不同程度的吸收，在熒光屏或攝影膠片上顯示出不同密度的陰影。通過(guò)對(duì)陰影濃淡的對(duì)比分析，然后結(jié)合病人的臨床表現(xiàn)，化驗(yàn)結(jié)果，病理診斷，對(duì)病人某部分是否發(fā)生病變進(jìn)行判斷和分析。通過(guò)對(duì)比分析，不僅能夠判斷人體某部分功能是否正常，還能夠?qū)Τ霈F(xiàn)的病癥進(jìn)行判斷，有利于提高病癥判斷的準(zhǔn)確性，從而為采取相應(yīng)的措施治療病癥提供依據(jù)。三、x光機(jī)控制的設(shè)計(jì)方案（一）設(shè)計(jì)原理。多種圖像處理算法的流程，采用c語(yǔ)言確保niosiicpu對(duì)外部ddrsdram的讀寫操作功能的順利進(jìn)行，使用vhdl語(yǔ)言達(dá)到了易于操作的算法，并在quartus

5、ii軟件工具中進(jìn)行編譯、綜合和仿真，實(shí)現(xiàn)了圖像處理模塊。在niosii開(kāi)發(fā)板進(jìn)行上下載和調(diào)試，對(duì)fpga的硬件設(shè)計(jì)程序和軟件設(shè)計(jì)程序進(jìn)行調(diào)整。（二）設(shè)計(jì)方案1.數(shù)字系統(tǒng)硬件的設(shè)計(jì)方法一直以來(lái)，人們習(xí)慣性采用傳統(tǒng)的硬件設(shè)計(jì)方法來(lái)完成系統(tǒng)硬件的設(shè)計(jì)。設(shè)計(jì)方法是自下至上的具體操作步驟，從系統(tǒng)對(duì)硬件的要求來(lái)看，技術(shù)規(guī)格書和系統(tǒng)控制圖的設(shè)計(jì)都要首先完成系統(tǒng)控制流圖的簡(jiǎn)單描畫；然后對(duì)系統(tǒng)重要的部分劃分功能模塊；接著就是進(jìn)行各功能模塊電路設(shè)計(jì)，最后完成整個(gè)系統(tǒng)的硬件設(shè)計(jì)。而目前的設(shè)計(jì)是采用邏輯電路設(shè)計(jì)方法，對(duì)元器件各獨(dú)立功能模塊設(shè)計(jì)需要從選擇具體元器件開(kāi)始。采用通用的邏輯元器件來(lái)構(gòu)成所需要的邏輯電路，從而完

6、成系統(tǒng)的硬件設(shè)計(jì)。隨著微處理器的出現(xiàn)，許多系統(tǒng)的硬件功能可以由軟件功能來(lái)實(shí)現(xiàn)，但這種選擇構(gòu)成系統(tǒng)的通用的元器件中的硬件電路的方法并未得到根本性改變。后期進(jìn)行的仿真和調(diào)試應(yīng)該在系統(tǒng)硬件設(shè)計(jì)的.系統(tǒng)仿真器、邏輯分析儀和示波器等是仿真和調(diào)試的儀器，對(duì)系統(tǒng)設(shè)計(jì)時(shí)存在的問(wèn)題會(huì)及時(shí)發(fā)現(xiàn)。通過(guò)傳統(tǒng)的硬件設(shè)計(jì)方法對(duì)系統(tǒng)進(jìn)行設(shè)計(jì)，并完成調(diào)試，最終實(shí)現(xiàn)硬件設(shè)計(jì)。2.嵌入式處理器硬件電路設(shè)計(jì)方法利用硬件描述語(yǔ)言的硬件電路設(shè)計(jì)方法。利用vhdl語(yǔ)言設(shè)計(jì)系統(tǒng)硬件的方法，采用topdown的設(shè)計(jì)方法，這種方法是逐步將設(shè)計(jì)內(nèi)容細(xì)化，最后完成系統(tǒng)硬件的整體設(shè)計(jì)。（1）設(shè)計(jì)優(yōu)點(diǎn)利用vhdl語(yǔ)言設(shè)計(jì)硬件電路的優(yōu)點(diǎn)：這種設(shè)計(jì)具有可

7、靠性，具有重復(fù)定義的邏輯功能。因此，現(xiàn)場(chǎng)可編程門陣列使數(shù)字電路系統(tǒng)的設(shè)計(jì)，縮短了系統(tǒng)研制的周期和數(shù)字電路系統(tǒng)的體積和所用芯片的種類。而且設(shè)計(jì)文件適合于組合等邏輯電路應(yīng)用場(chǎng)合。設(shè)計(jì)技術(shù)齊全、方法靈活、支持廣泛vhdl語(yǔ)言可以支持自上至下的設(shè)計(jì)方法，vhdl語(yǔ)言標(biāo)準(zhǔn)、規(guī)范，易于共享和復(fù)用。（2）設(shè)計(jì)方案，首先是行為描述，其次是registertransferlevel的描述最后是邏輯綜合。此后，將網(wǎng)絡(luò)表轉(zhuǎn)換成fpga的編程碼點(diǎn)，利用fpga完成硬件電路設(shè)計(jì)。接下來(lái)要進(jìn)行行為層次仿真、rtl層次仿真和門級(jí)層次仿真，目的是便于早期發(fā)現(xiàn)設(shè)計(jì)中存在的問(wèn)題，降低了硬件電路設(shè)計(jì)的難度。3.采用fpga設(shè)計(jì)as

8、ic電路設(shè)計(jì)（1）優(yōu)點(diǎn)fpga具有設(shè)計(jì)周期最短、開(kāi)發(fā)費(fèi)用最低、風(fēng)險(xiǎn)最小的優(yōu)點(diǎn)，設(shè)計(jì)人員只通過(guò)相關(guān)的軟硬件環(huán)境就可以實(shí)現(xiàn)最終功能設(shè)計(jì)。不需要設(shè)計(jì)人員承擔(dān)投片風(fēng)險(xiǎn)和費(fèi)用，主要功能就是更換不同的軟件fpga的平均性能，使得醫(yī)療設(shè)備的邏輯容量大幅度提高。（2）設(shè)計(jì)方案，具體方案數(shù)字信號(hào)處理（dsp）塊可以提供專用乘法器、加法器、減法器、累加器和求和單元，每個(gè)dsp塊能支持不同的乘法器。能與用戶邏輯相結(jié)合，編程至alterafpga中。niosii處理器具有可變時(shí)鐘周期操作的定制指令。設(shè)計(jì)中應(yīng)針對(duì)不同的性能范圍和系統(tǒng)成本選擇合適的內(nèi)核，針對(duì)最少邏輯占用說(shuō)明，優(yōu)化平衡性能和尺寸進(jìn)行優(yōu)化流水線的嵌入式設(shè)計(jì)。niosii處理器的外圍接口它可以用veriloghdl和vhdl源代碼方式交付使用，參照外圍設(shè)備接口外圍設(shè)各接口說(shuō)明，把用戶邏輯模塊連接至usopcbuilder生成的系統(tǒng)中。dma控制器與存儲(chǔ)器進(jìn)行批量數(shù)據(jù)交換，減輕cpu的負(fù)擔(dān)。用戶通過(guò)用戶邏輯接口，創(chuàng)建自己的外圍設(shè)備，并通向?qū)Ь€傳送到niosii處理器系統(tǒng)中。用戶還可以通過(guò)反復(fù)設(shè)計(jì)，輕松得出優(yōu)化系統(tǒng)的最好方式。注意事項(xiàng)：1sopcbuilder系統(tǒng)要選擇合適的cpu和外圍器件，并采用h