pcb走線時延估算方法_第1頁
pcb走線時延估算方法_第2頁
pcb走線時延估算方法_第3頁
pcb走線時延估算方法_第4頁
pcb走線時延估算方法_第5頁
已閱讀5頁,還剩7頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)

文檔簡介

1、信號在 PCB 走線中傳輸時延(上 )來 源 : 一 博 科 技更 新 時 間 : 2014-2-15摘要:信號在媒質(zhì)中傳播時,其傳播速度受信號載體以及周圍媒質(zhì)屬性決定。 在 PCB ( 印 刷 電 路 板 ) 中 信 號 的 傳 輸 速 度 就 與 板 材 DK ( 介 電 常 數(shù) ) , 信 號 模 式 , 信號線與信號線間耦合以及繞線方式等有關(guān)。隨著PCB走線信號速率越來越高,對 時序要求較 高的源同步信號的 時序裕量 越來越少 ,因 此在 PCB 設(shè)計階段準(zhǔn)確知道 P CB走線對信號時延的影響變的尤為重要。本文基于仿真分析DK,串?dāng)_,過孔,蛇形 繞線等因素對信號時延的影響。關(guān)鍵詞:傳輸

2、時延, 有效介電常數(shù), 串?dāng)_ DDR 奇偶模式1. 引言信號要能正常工作都必須滿足一定的時序要求, 隨著信號速率升高, 數(shù)字信號 的發(fā)展經(jīng)歷了從共同步時鐘到源同步時鐘以及串行(serdes )信號。在當(dāng)今的消費 類電子, 通信服務(wù)器等行業(yè), 源同步和串行信號占據(jù)了很大的比重。 串行信號比如 常 見 PCIE , SAS , SATA , QPI , SFP+ , XUAI , 10GBASE-KR 等 信 號 , 源 同 步 信 號 比 如 DDR 信 號 。串行信號在發(fā)送端將數(shù)據(jù)信號和時鐘(CLK)信號通過編碼方式一起發(fā)送,在 接收端通過時鐘數(shù)據(jù)恢復(fù)(CDR)得到數(shù)據(jù)信號和時鐘信號。由于時鐘

3、數(shù)據(jù)在同一 個通道傳播,串行信號對和對之間在PCB上傳輸延時要求較低,主要依靠鎖相環(huán)(P LL) 和芯片的時鐘數(shù)據(jù)恢復(fù)功能。源同步時鐘主要是DDR信號,在DDR設(shè)計中,DQ (數(shù)據(jù))信號參考DQS (數(shù) 據(jù)選通)信號,CMD (命令)信號和CTL (控制)信號參考CLK (時鐘)信號,由 于 DQ 的速率是 CMD&CTL 信號速率 2 倍, 所以 DQ 信號和 DQS 信號之間 的傳輸 延時要求比 CMD&CTL 和 CLK 之間的要求更高。 目前市場上主流的為 DDR1/ DD R2/ DDR3 。 DDR4 預(yù) 計 在 2015 年 將 成 為 消 費 類 電 子 的 主

4、 要 設(shè) 計 ,隨 著 DDR 信 號 速率的不斷 提高,在 DDR4 設(shè)計中特別是 DQ 和 DQS 之間傳輸時延對設(shè)計者提出 更高的挑戰(zhàn)。在 PCB 設(shè) 計 的 時 候 為 了 時 序 的 要 求 需 要 對 源 同 步 信 號 做 一 些 等 長 ,一 些 設(shè) 計 工 程師忽略了這個信號等長其實是一個時延等長,或者說是一個時間等長'。2. 傳輸時 延簡 介Time delay 又 叫 時 延 (TD) , 通 常 是 指 電 磁 信 號 或 者 光 信 號 通 過 整 個 傳 輸 介 質(zhì) 所 用 的時間。在傳輸線上的時延就是指信號通過整個傳輸線所用的時間。Propagation

5、delay 又 叫 傳 播 延 遲 (PD) ,通 常 是 指 電 磁 信 號 或 者 光 信 號 在 單 位 長 度 的傳輸介質(zhì)中傳輸?shù)臅r間延遲,與“ 傳播速度”成 反比例( 倒數(shù))關(guān) 系,單位為“ P s/inch ” 或 “ s/m ” 。從定義中可以看岀時延=傳播延遲*傳輸長度(L)其中v 為傳播速度, 單位為 inch/ps 或 m/sc為真空中的光速(3X108 m/s )sr為介電常數(shù)PD 為 傳 播 延 遲 , 單 位 為 Ps/inch 或 s/mTD為信號通過長度為L的傳輸線所產(chǎn)生的時延L 為傳輸線 長度,單 位為 inch 或 m從上面公式可以知道,傳播延遲主要取決于介質(zhì)

6、材料的介電常數(shù),而傳播時延取決 于介質(zhì)材料的介電常數(shù)、傳輸線長度和傳輸線橫截面的幾何結(jié)構(gòu)(幾何結(jié)構(gòu)決定電場分布,電場分布決定有效介電常數(shù))。嚴(yán)格來說,不管是延遲還是時延都取決于 導(dǎo)體周圍的有效介電常數(shù)。在微帶線中,有效介電常數(shù)受橫截面的幾何結(jié)構(gòu)影響比 較大;而串?dāng)_,其有效介電常數(shù)受奇偶模式的影響較大;不同繞線方式有效介電常 數(shù)受其繞線方式的影響。3. 仿真分析過程3.1微帶線和 帶狀線傳輸時延PCB中微帶線是指走線只有一個參考面,如下圖1 ;帶狀線是指走線有2個參考面,如下圖2.rec帶狀線由于電磁場都被束縛在兩個參考面之間的板材中,所以走線的有效介電常 數(shù)為板材的介電常數(shù)。se微帶線會導(dǎo)致部

7、分電磁場暴露在空氣中,空氣的相對介電常數(shù)約為1.0006 ,板材如 常規(guī)FR4的介電常數(shù)為4.2,那么微帶線的有效介電常數(shù)在1和4.2之間,可以利 用下面的公式計算微帶線的有效介電常數(shù)【Colli ns,1992】:(£r +1)/2+(汀-1)/2( 1 + 12H/W)-1/2+ F -0.217(£r - 1)T/ VWH3.1F =0.02( er -1)( 1-W/H) 2 (W/H <1)F= 0 (W/H >1)3.其中,£e為有效介電常數(shù),e為電路板材料的介電常數(shù),H為導(dǎo)線高于地平面的高度,W為導(dǎo)線寬度,T為導(dǎo)線厚度Surface用|

8、m 邸忌 ,五門rr®翻Zo師 11列熔耳0| W血皿1帀帀(tovTulri*. T«tZRtetact圖4微帶線層疊與時延古| £4圖5帶狀線層疊和時延在圖4和圖5的層疊結(jié)構(gòu)下,1000mil的走線 時延差=179.729ps-147.954ps=31.775ps,可以看出這個差距是非常大的在做源同步的DDR同組等長時候只考慮物理等長會帶來很嚴(yán)重的'時間不等長3.2走線和過孔傳輸時延在PCB設(shè)計時候,經(jīng)常會遇到走線換層,走線換層必須借助于過孔。但長度相等的過孔和走線之間的時延并不相等。過孔的時延可以用式3.3表示TD_via=VLC3.3其中TD_vi

9、a 表示信號經(jīng)過過孔的時延,L表示過孔的寄生電感,C表示過孔的 寄生電容。從式3.3可以看出寄生電容和寄生電感都會導(dǎo)致過孔的傳輸時延變大。 而不同過孔結(jié)構(gòu)寄生參數(shù)也會發(fā)生改變。下面通過仿真分析過孔時延和傳輸線時延時間的偏差Vra Chargetormttcs奇主電容(KOO13? OhmsResonant FroquonevOHOl.GOl MHzVu tnipedance57.42 Ohrns竊主電越1OInternal Pad20milsRef Pkirn? opttningmBsVia Height62 'misVsb Plating Th-idknOSS1Vi Hole Dia

10、meterPower DissipationWnttsStep ResponseConductor Gross sectton34-5575 Sq.inilsVia Current2.01*18 Amps圖6過孔結(jié)構(gòu)及寄生參數(shù)如圖6所示過孔結(jié)構(gòu)時延可以根據(jù)式3.3計算岀:TD_via= VLC=sqr ( 0.4021pf*1326.2pH) =23.1ps式 3.4由式3.4可以看岀,結(jié)構(gòu)如圖6所示過孔的傳輸時延為23.1ps。而對于普通FR4板材的微帶線,1.6mm 走線傳輸時延約為11ps ,對于帶狀線約為12.5ps。通過計算可以看岀相同長度的走線和過孔之間的時延相差是非常大的。因此對

11、設(shè)計工 程師來講設(shè)計的時候盡量做到以下兩點:1)需要做等長的信號要盡量走同層,換層時需要注意總的長度要保持相等并且 每層走線都需要等長。2)需要等長的信號走相同走線層可以保持過孔的時延一致,從而消除過孔時延 不一致帶來的影響。信號在PCB走線中傳輸時延 (下)來源:一博科技 更新時間:2014-2-193.3 串?dāng)_對信號時延的影響。PCB板上線與線的間距很近,走線上的信號可以通過空間耦合到其相鄰的一些傳輸線上去,這個過程就叫串?dāng)_。串?dāng)_不僅可以影響到受害線上的電壓幅值,同時 還會影響到受害線上信號的傳輸時延圖7串?dāng)_拓撲圖如圖7串?dāng)_拓撲圖所示,假設(shè)有3根相互耦合的傳輸線,中間的一根線(圖8中D1)

12、為受害線,兩邊的線(圖8中D0&D2)為攻擊線。仿真中所加的激勵源為圖8所示,分為三種情況:1,假設(shè)兩邊的攻擊線中沒有信號,即不存在串?dāng)_,此種情況作為參考基準(zhǔn)線(R efere nee );2 ,假設(shè)攻擊線和受害線切換狀態(tài)一致,此種情況為偶模(Even Mode )3,假設(shè)攻擊線和受害線切換狀態(tài)相反,此種情況為奇模(Odd Mode )Even ModeReference廠DO1D1I D2Odd ModeIDO圖8串?dāng)_仿真中激勵奇偶模式空間電磁場分布(如圖9&圖10所示)不同,從而導(dǎo)致了傳輸線周圍 的有效介質(zhì)電常數(shù)不同,有效介電常數(shù)的不同最終帶來了在不同激勵源的情況下信 號傳

13、播速度不同。圖10 偶模電磁圖9奇模電磁場分布場分布仿真結(jié)果如下圖11所示,其中藍色為第一種激勵所對應(yīng)的參考基準(zhǔn)線,其周圍沒有其它信號線的影響;紅色線為第二種激勵所對應(yīng)的接收端波形;綠色為第三中 情況所對應(yīng)的接收端波形。綠色波形最早到達接收端,而紅色的波形最后到達接收端,是由于奇模的傳輸速度比偶模塊 Il Mil4=圖11串?dāng)_仿真結(jié)果從上面的仿真結(jié)果可以看出信號線周圍的攻擊線會對信號線的傳輸時延到來影 響,如果設(shè)計處理不當(dāng),導(dǎo)致傳輸時延偏差較大最終會導(dǎo)致系統(tǒng)工作不穩(wěn)定。在設(shè) 計的時候要盡量減小這種影響,可以從以下幾點考慮:1,拉大線間距。線間距越大,相鄰走線間的影響就越小,走線間距盡量滿足3

14、W原則。2,使耦合長度盡量短。相鄰傳輸線平行走線長度越長串?dāng)_越大,走線時候盡量 減小相鄰線平行走線長度;對于相鄰層走線盡量采用相鄰層垂直走線。3,走線盡量走在帶狀線。微帶線的串?dāng)_相對帶狀線較大,帶狀線走線可以減小串?dāng)_的影響4,保持完整回流平面,避免跨分割,走線和參考面盡量緊耦合。3.4繞線方式對信號時延的影響在PCB設(shè)計時候,有些設(shè)計人員為了滿足等長要求會對走線進行繞線,很少有 設(shè)計人員會考慮到不恰當(dāng)?shù)睦@線也會影響傳輸線時延。為了驗證繞線對傳輸線時延 的影響,我們公司信號完整性團隊(SI組)設(shè)計岀測試板進行實測。如下圖12所 示,蛇形繞線和參考直線走在相同的走線層,兩者線寬線間距以及物理長度完

15、全相 同,蛇形繞線的局部放大圖如下圖13所示。陀形繞線* *'%-圖12蛇形繞線和參考走線圖13 蛇形繞線局部放大圖實測結(jié)果如下圖13所示,其中紅色線為參考走線,藍色的線為蛇形繞線的走線,從結(jié)果可以看出,蛇形繞線的信號傳輸速度會比直線參考線的速度要快,兩者相差 了 13.89ps。這是由于蛇形繞線靠的太近,平行的耦合長度太長,信號在蛇形繞線上的自耦合導(dǎo)致信號傳播速度較快。F Mh.d 汕11TI> |_drll b*圖13實測結(jié)果通過3D電磁場仿真軟件也可以看出這種蛇形繞線和直線間傳輸速度不同,如下 圖14所示:兩種不同的繞線是物理等長的,可以看岀下面一種繞線方式由于繞線 靠的較

16、緊,而且平行耦合長度也長,可以看出下面一種繞線方式信號傳輸?shù)臅煲?占八、圖14仿真結(jié)果從上面的仿真測試可以看岀,不同繞線方式對信號時延影響還是比較大的,為了 減小由于繞線帶來的時延的影響,可以考慮以下幾點:1,在PCB設(shè)計時候盡量減少不必要的繞線,比如串行信號差分對和差分對之間 沒有必要做等長。2,增大繞線間間距,盡量滿足單根繞線間距大于5H ( H為線到最近參考面的 距離),差分繞線大于3H ( H為線到最近參考面的距離)。3,減小繞線間平行走線長度。4.小結(jié)在PCB設(shè)計時候要將等長的設(shè)計觀念逐步向等時設(shè)計轉(zhuǎn)變,在對時序或者等長 要求高的設(shè)計尤其需要注意串?dāng)_,繞線方式,不同層走線,過孔時延

17、等方面對時序 的影響。豐富的SI (信號完整性)知識和正確的仿真方法可以幫助設(shè)計去評估PCB 板上的傳輸時延,從而提高設(shè)計的質(zhì)量 我們在設(shè)計 PCB 板的時候經(jīng)常會考慮信號線等長,如果等長做的不好,各個信號之間就會 有延時,可能會造成數(shù)據(jù)采樣錯誤等問題。那么 PCB 上的延時應(yīng)該怎么計算?我們經(jīng)常聽 到的 PCB 表層走線比 PCB 內(nèi)層走線的速度快為什么?首先要明確的一個問題是 PCB 上信號速度不是電子的運動速度。信號在 PCB 信號線 里是以電波的形式向前傳播。 那么信號速度等于光速么?答案也是否定的。 信號速度還與不 同材料的介電常數(shù)相關(guān)。具體計算公式是 V=C/Er 0.5 ,其中 Er 是信號線周圍材料的相對 介電常數(shù)。如果信號線暴露在空氣中那么信號的傳輸速度就等于C,但是在PCB上,傳輸速度明顯小于 C。舉例, 我們常見的 PCB 材料 Fr4 的介電常數(shù)在 4.2-4.5 左右,為了計算方便我們?nèi)?4。 帶入公式可以算出,F(xiàn)r4材料制作的PCB板上面信號的傳輸速度是光速的二分之一。光速大約等于 12inch/ns, 計算得出 Fr4

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論