PCB設(shè)計(jì)工程師最基本的技巧

1、PCB設(shè)計(jì)工程師最基本的技巧頁(yè)烈創(chuàng)遵反 布線（Layout ）是PCB設(shè)計(jì)工程師最基本的工作技能之一。走線的好壞將直接影響 到整個(gè)系統(tǒng)的性能，大多數(shù)高速的設(shè)計(jì)理論也要最終經(jīng)過(guò)Layout得以實(shí)現(xiàn)并驗(yàn)證，由此可見(jiàn)，布線在高速PCB設(shè)計(jì)中是至關(guān)重要的。下面將針對(duì)實(shí)際布線中可能遇到的一些情況，分析其合理性，并給岀一些比較 優(yōu)化的走線策略。主要從直角走線，差分走線，蛇形線等三個(gè)方面來(lái)闡述。1 .直角走線直角走線一般是PCB布線中要求盡量避免的情況，也幾乎成為衡量布線好壞的標(biāo)準(zhǔn)之一，那么直角走 線究竟會(huì)對(duì)信號(hào)傳輸產(chǎn)生多大的影響呢？從原理上說(shuō)，直角走線會(huì)使傳輸線的線寬發(fā)生變化，造成阻抗的 不連續(xù)。其實(shí)不光

2、是直角走線，頓角，銳角走線都可能會(huì)造成阻抗變化的情況。直角走線的對(duì)信號(hào)的影響就是主要體現(xiàn)在三個(gè)方面：一是拐角可以等效為傳輸線上的容性負(fù)載，減緩 上升時(shí)間；二是阻抗不連續(xù)會(huì)造成信號(hào)的反射；三是直角尖端產(chǎn)生的EMI。傳輸線的直角帶來(lái)的寄生電容可以由下面這個(gè)經(jīng)驗(yàn)公式來(lái)計(jì)算：C=61W（Er）1/2/Z0在上式中，C就是指拐角的等效電容（單位： pF），W指走線的寬度（單位：inch），£指介質(zhì)的介電 常數(shù)，Z0就是傳輸線的特征阻抗。舉個(gè)例子，對(duì)于一個(gè) 4Mils的50歐姆傳輸線（£為4.3）來(lái)說(shuō)，一個(gè)直 角帶來(lái)的電容量大概為 0.0101pF，進(jìn)而可以估算由此引起的上升時(shí)間變化量

3、：T10-90%=2.2*C*Z0/2 = 2.2*0.0101*50/2 = 0.556ps通過(guò)計(jì)算可以看岀，直角走線帶來(lái)的電容效應(yīng)是極其微小的。由于直角走線的線寬增加，該處的阻抗將減小，于是會(huì)產(chǎn)生一定的信號(hào)反射現(xiàn)象，我們可以根據(jù)傳輸線章節(jié)中提到 的阻抗計(jì)算 公式來(lái)算 岀線寬增加 后的等效 阻抗，然后 根據(jù)經(jīng)驗(yàn)公 式計(jì)算反 射系數(shù)：P =（ZsZ0）/（Zs+Z0），般直角走線導(dǎo)致的阻抗變化在7%-20%之間，因而反射系數(shù)最大為 0.1左右。而且，從下圖可以看到，在 W/2線長(zhǎng)的時(shí)間內(nèi)傳輸線阻抗變化到最小，再經(jīng)過(guò) W/2時(shí)間又恢復(fù)到正常的阻抗， 整個(gè)發(fā)生阻抗變化的時(shí)間極短，往往在10ps之內(nèi)

4、，這樣快而且微小的變化對(duì)一般的信號(hào)傳輸來(lái)說(shuō)幾乎是可以忽略的。很多人對(duì)直角走線都有這樣的理解，認(rèn)為尖端容易發(fā)射或接收電磁波，產(chǎn)生EMI，這也成為許多人認(rèn)為不能直角走線的理由之一。然而很多實(shí)際測(cè)試的結(jié)果顯示，直角走線并不會(huì)比直線產(chǎn)生很明顯的EMI。也許目前的儀器性能，測(cè)試水平制約了測(cè)試的精確性，但至少說(shuō)明了一個(gè)問(wèn)題，直角走線的輻射已經(jīng)小于 儀器本身的測(cè)量誤差?？偟恼f(shuō)來(lái)，直角走線并不是想象中的那么可怕。至少在GHz以下的應(yīng)用中，其產(chǎn)生的任何諸如電容，反射，EMI等效應(yīng)在TDR測(cè)試中幾乎體現(xiàn)不出來(lái)，高速PCB設(shè)計(jì)工程師的重點(diǎn)還是應(yīng)該放在布局，電源/地設(shè)計(jì)，走線設(shè)計(jì)，過(guò)孔等其他方面。當(dāng)然，盡管直角走線帶

5、來(lái)的影響不是很嚴(yán)重，但并不是說(shuō)我們以后 都可以走直角線，注意細(xì)節(jié)是每個(gè)優(yōu)秀工程師必備的基本素質(zhì)，而且，隨著數(shù)字電路的飛速發(fā)展，PCB工程師處理的信號(hào)頻率也會(huì)不斷提高，到 10GHz 以上的 RF 設(shè)計(jì)領(lǐng)域，這些小小的直角都可能成為高速問(wèn)題 的重點(diǎn)對(duì)象。2 差分走線差分信號(hào)( Differential Signal )在高速電路設(shè)計(jì)中的應(yīng)用越來(lái)越廣泛，電路中最關(guān)鍵的信號(hào)往往都要 采用差分結(jié)構(gòu)設(shè)計(jì)，什么另它這么倍受青睞呢？在PCB 設(shè)計(jì)中又如何能保證其良好的性能呢？帶著這兩個(gè)問(wèn)題，我們進(jìn)行下一部分的討論。何為差分信號(hào)？通俗地說(shuō)，就是驅(qū)動(dòng)端發(fā)送兩個(gè)等值、反相的信號(hào)，接收端通過(guò)比較這兩個(gè)電壓的差 值來(lái)

6、判斷邏輯狀態(tài) “0”還是 “1”。而承載差分信號(hào)的那一對(duì)走線就稱為差分走線。差分信號(hào)和普通的單端信號(hào)走線相比，最明顯的優(yōu)勢(shì)體現(xiàn)在以下三個(gè)方面：a. 抗干擾能力強(qiáng)，因?yàn)閮筛罘肿呔€之間的耦合很好，當(dāng)外界存在噪聲干擾時(shí)，幾乎是同時(shí)被耦合到 兩條線上，而接收端關(guān)心的只是兩信號(hào)的差值，所以外界的共模噪聲可以被完全抵消。b. 能有效抑制 EMI，同樣的道理，由于兩根信號(hào)的極性相反，他們對(duì)外輻射的電磁場(chǎng)可以相互抵消， 耦合的越緊密，泄放到外界的電磁能量越少。c. 時(shí)序定位精確，由于差分信號(hào)的開(kāi)關(guān)變化是位于兩個(gè)信號(hào)的交點(diǎn)，而不像普通單端信號(hào)依靠高低兩 個(gè)閾值電壓判斷，因而受工藝，溫度的影響小，能降低時(shí)序上的

7、誤差，同時(shí)也更適合于低幅度信號(hào)的電路。 目前流行的 LVDS( low voltage differential signaling )就是指這種小振幅差分信號(hào)技術(shù)。對(duì)于PCB工程師來(lái)說(shuō)，最關(guān)注的還是如何確保在實(shí)際走線中能完全發(fā)揮差分走線的這些優(yōu)勢(shì)。也許只 要是接觸過(guò) Layout 的人都會(huì)了解差分走線的一般要求，那就是 “等長(zhǎng)、等距 ”。等長(zhǎng)是為了保證兩個(gè)差分信 號(hào)時(shí)刻保持相反極性，減少共模分量；等距則主要是為了保證兩者差分阻抗一致，減少反射?！氨M量靠近原則”有時(shí)候也是差分走線的要求之一。 但所有這些規(guī)則都不是用來(lái)生搬硬套的， 不少工程師似乎還不了解高 速差分信號(hào)傳輸?shù)谋举|(zhì)。下面重點(diǎn)討論一下

8、PCB差分信號(hào)設(shè)計(jì)中幾個(gè)常見(jiàn)的誤區(qū)。誤區(qū)一：認(rèn)為差分信號(hào)不需要地平面作為回流路徑，或者認(rèn)為差分走線彼此為對(duì)方提供回流途徑。造 成這種誤區(qū)的原因是被表面現(xiàn)象迷惑， 或者對(duì)高速信號(hào)傳輸?shù)臋C(jī)理認(rèn)識(shí)還不夠深入。 從圖 1-8-15 的接收端 的結(jié)構(gòu)可以看到， 晶體管 Q3,Q4 的發(fā)射極電流是等值， 反向的，他們?cè)诮拥靥幍碾娏髡孟嗷サ窒?(I1=0 )， 因而差分電路對(duì)于類似地彈以及其它可能存在于電源和地平面上的噪音信號(hào)是不敏感的。地平面的部分回 流抵消并不代表差分電路就不以參考平面作為信號(hào)返回路徑，其實(shí)在信號(hào)回流分析上，差分走線和普通的 單端走線的機(jī)理是一致的，即高頻信號(hào)總是沿著電感最小的回路進(jìn)行

9、回流，最大的區(qū)別在于差分線除了有 對(duì)地的耦合之外，還存在相互之間的耦合，哪一種耦合強(qiáng)，那一種就成為主要的回流通路，圖1-8-16 是單端信號(hào)和差分信號(hào)的地磁場(chǎng)分布示意圖。在PCB電路設(shè)計(jì)中，一般差分走線之間的耦合較小，往往只占1020%的耦合度，更多的還是對(duì)地的耦合，所以差分走線的主要回流路徑還是存在于地平面。當(dāng)?shù)仄矫姘l(fā)生不連續(xù)的時(shí)候，無(wú)參考平面的區(qū)域， 差分走線之間的耦合才會(huì)提供主要的回流通路， 見(jiàn)圖 1-8-17 所示。 盡管參考平面的不連續(xù)對(duì)差分走線的影 響沒(méi)有對(duì)普通的單端走線來(lái)的嚴(yán)重，但還是會(huì)降低差分信號(hào)的質(zhì)量，增加EMI，要盡量避免。也有些設(shè)計(jì)人員認(rèn)為，可以去掉差分走線下方的參考平面

10、，以抑制差分傳輸中的部分共模信號(hào)，但從理論上看這種做 法是不可取的， 阻抗如何控制？不給共模信號(hào)提供地阻抗回路， 勢(shì)必會(huì)造成 EMI 輻射，這種做法弊大于利。 求。由于管腳分布，過(guò)孔，以及走線空間等因素存在，必須通過(guò)適當(dāng)?shù)睦@線才能達(dá)到線長(zhǎng)匹配的目的，但 帶來(lái)的結(jié)果必然是差分對(duì)的部分區(qū)域無(wú)法平行，這時(shí)候我們?cè)撊绾稳∩崮兀吭谙陆Y(jié)論之前我們先看看下面 一個(gè)仿真結(jié)果。誤區(qū)二：認(rèn)為保持等間距比匹配線長(zhǎng)更重要。在實(shí)際的PCB 布線中，往往不能同時(shí)滿足差分設(shè)計(jì)的要從上面的仿真結(jié)果看來(lái)，方案 1 和方案 2 波形幾乎是重合的，也就是說(shuō)，間距不等造成的影響是微乎 其微的，相比較而言，線長(zhǎng)不匹配對(duì)時(shí)序的影響要大得

11、多（方案3）。再?gòu)睦碚摲治鰜?lái)看，間距不一致雖然會(huì)導(dǎo)致差分阻抗發(fā)生變化，但因?yàn)椴罘謱?duì)之間的耦合本身就不顯著，所以阻抗變化范圍也是很小的，通常 在 10% 以內(nèi)，只相當(dāng)于一個(gè)過(guò)孔造成的反射，這對(duì)信號(hào)傳輸不會(huì)造成明顯的影響。而線長(zhǎng)一旦不匹配，除 了時(shí)序上會(huì)發(fā)生偏移，還給差分信號(hào)中引入了共模的成分，降低信號(hào)的質(zhì)量，增加了EMI ?？梢赃@么說(shuō)， PCB 差分走線的設(shè)計(jì)中最重要的規(guī)則就是匹配線長(zhǎng)，其它的規(guī)則都可以根據(jù)設(shè)計(jì)要求和 實(shí)際應(yīng)用進(jìn)行靈活處理。誤區(qū)三：認(rèn)為差分走線一定要靠的很近。讓差分走線靠近無(wú)非是為了增強(qiáng)他們的耦合，既可以提高對(duì) 噪聲的免疫力，還能充分利用磁場(chǎng)的相反極性來(lái)抵消對(duì)外界的電磁干擾。雖說(shuō)

12、這種做法在大多數(shù)情況下是 非常有利的，但不是絕對(duì)的，如果能保證讓它們得到充分的屏蔽，不受外界干擾，那么我們也就不需要再 讓通過(guò)彼此的強(qiáng)耦合達(dá)到抗干擾和抑制 EMI 的目的了。如何才能保證差分走線具有良好的隔離和屏蔽呢？ 增大與其它信號(hào)走線的間距是最基本的途徑之一，電磁場(chǎng)能量是隨著距離呈平方關(guān)系遞減的，一般線間距 超過(guò) 4 倍線寬時(shí)，它們之間的干擾就極其微弱了，基本可以忽略。此外，通過(guò)地平面的隔離也可以起到很 好的屏蔽作用，這種結(jié)構(gòu)在高頻的（10G以上）IC封裝PCB設(shè)計(jì)中經(jīng)常會(huì)用采用，被稱為CPW結(jié)構(gòu)，可以保證嚴(yán)格的差分阻抗控制（2Z0），如圖1-8-19。差分走線也可以走在不同的信號(hào)層中，但

13、一般不建議這種走法，因?yàn)椴煌膶赢a(chǎn)生的諸如阻抗、過(guò)孔 的差別會(huì)破壞差模傳輸?shù)男Ч?，引入共模噪聲。此外，如果相鄰兩層耦合不夠緊密的話，會(huì)降低差分走線 抵抗噪聲的能力， 但如果能保持和周圍走線適當(dāng)?shù)拈g距， 串?dāng)_就不是個(gè)問(wèn)題。 在一般頻率 （ GHz 以下）， EMI 也不會(huì)是很嚴(yán)重的問(wèn)題， 實(shí)驗(yàn)表明， 相距 500Mils 的差分走線， 在 3 米之外的輻射能量衰減已經(jīng)達(dá)到 60dB， 足以滿足FCC的電磁輻射標(biāo)準(zhǔn)，所以設(shè)計(jì)者根本不用過(guò)分擔(dān)心差分線耦合不夠而造成電磁不兼容問(wèn)題。3 蛇形線蛇形線是 Layout 中經(jīng)常使用的一類走線方式。 其主要目的就是為了調(diào)節(jié)延時(shí)， 滿足系統(tǒng)時(shí)序設(shè)計(jì)要求。 設(shè)計(jì)者

14、首先要有這樣的認(rèn)識(shí)：蛇形線會(huì)破壞信號(hào)質(zhì)量，改變傳輸延時(shí)，布線時(shí)要盡量避免使用。但實(shí)際設(shè) 計(jì)中，為了保證信號(hào)有足夠的保持時(shí)間，或者減小同組信號(hào)之間的時(shí)間偏移，往往不得不故意進(jìn)行繞線。那么，蛇形線對(duì)信號(hào)傳輸有什么影響呢？走線時(shí)要注意些什么呢？其中最關(guān)鍵的兩個(gè)參數(shù)就是平行耦合長(zhǎng)度（Lp）和耦合距離（S）,如圖1-8-21所示。很明顯，信號(hào)在蛇形走線上傳輸時(shí)，相互平行的線段之 間會(huì)發(fā)生耦合，呈差模形式， S 越小， Lp 越大，則耦合程度也越大。可能會(huì)導(dǎo)致傳輸延時(shí)減小，以及由于 串?dāng)_而大大降低信號(hào)的質(zhì)量，其機(jī)理可以參考第三章對(duì)共模和差模串?dāng)_的分析。下面是給 Layout 工程師處理蛇形線時(shí)的幾點(diǎn)建議：

15、1. 盡量增加平行線段的距離（S），至少大于3H，H指信號(hào)走線到參考平面的距離。通俗的說(shuō)就是繞 大彎走線，只要 S 足夠大，就幾乎能完全避免相互的耦合效應(yīng)。2. 減小耦合長(zhǎng)度 Lp ，當(dāng)兩倍的 Lp 延時(shí)接近或超過(guò)信號(hào)上升時(shí)間時(shí)，產(chǎn)生的串?dāng)_將達(dá)到飽和。3. 帶狀線（ Strip-Line ）或者埋式微帶線（ Embedded Micro-strip ）的蛇形線引起的信號(hào)傳輸延時(shí)小 于微帶走線（ Micro-strip ）。理論上，帶狀線不會(huì)因?yàn)椴钅４當(dāng)_影響傳輸速率。4 高速以及對(duì)時(shí)序要求較為嚴(yán)格的信號(hào)線，盡量不要走蛇形線，尤其不能在小范圍內(nèi)蜿蜒走線。 5 可以經(jīng)常采用任意角度的蛇形走線，如圖

16、1-8-20 中的 C 結(jié)構(gòu)，能有效的減少相互間的耦合。6 .高速PCB設(shè)計(jì)中，蛇形線沒(méi)有所謂濾波或抗干擾的能力，只可能降低信號(hào)質(zhì)量，所以只作時(shí)序匹 配之用而無(wú)其它目的。7 有時(shí)可以考慮螺旋走線的方式進(jìn)行繞線，仿真表明，其效果要優(yōu)于正常的蛇形走線。1. 單面焊盤： 不要用填充塊來(lái)充當(dāng)表面貼裝元件的焊盤，應(yīng)該用單面焊盤，通常情況下單面焊盤不鉆孔，所以應(yīng)將 孔徑設(shè)置為 0 。2. 過(guò)孔與焊盤：過(guò)孔不要用焊盤代替，反之亦然。3. 文字要求： 字符標(biāo)注等應(yīng)盡量避免上焊盤，尤其是表面貼裝元件的焊盤和在Bottem 層上的焊盤，更不應(yīng)印有字符和標(biāo)注。如果實(shí)在空間太小放不了字符而需放在焊盤上的，又無(wú)特殊聲明

17、是否保留字符，我們?cè)谧霭鍟r(shí) 將切除 Bottem 層上任何上焊盤的字符部分(不是整個(gè)字符切除)和切除 TOP 層上表貼元件焊盤上的字符 部分，以保證焊接的可靠性。大銅皮上印字符的，先噴錫后印字符，字符不作切削。板外字符一律做刪除 處理。4. 阻焊綠油要求：A. 凡是按規(guī)范設(shè)計(jì)，元件的焊接點(diǎn)用焊盤來(lái)表示，這些焊盤(包括過(guò)孔)均會(huì)自動(dòng)不上阻焊，但是若 用填充塊當(dāng)表貼焊盤或用線段當(dāng)金手指插頭，而又不作特別處理，阻焊油將掩蓋這些焊盤和金手指，容易 造成誤解性錯(cuò)誤。B. 電路板上除焊盤外，如果需要某些區(qū)域不上阻焊油墨(即特殊阻焊)，應(yīng)該在相應(yīng)的圖層上(頂層的畫在 Top Solder Mark 層，底層

18、的則畫在 Bottom Solder Mask 層上)用實(shí)心圖形來(lái)表達(dá)不要上阻焊油墨 的區(qū)域。比如要在 Top 層一大銅面上露出一個(gè)矩形區(qū)域上鉛錫，可以直接在Top Solder Mask 層上畫出這個(gè)實(shí)心的矩形，而無(wú)須編輯一個(gè)單面焊盤來(lái)表達(dá)不上阻焊油墨。C. 對(duì)于有BGA的板，BGA焊盤旁的過(guò)孔焊盤在元件面均須蓋綠油。5. 鋪銅區(qū)要求：大面積鋪銅無(wú)論是做成網(wǎng)格或是鋪實(shí)銅，要求距離板邊大于 0.5mm 。對(duì)網(wǎng)格的無(wú)銅格點(diǎn)尺寸要求大于15mil 15mil，即網(wǎng)格參數(shù)設(shè)定窗口中Plane Settings 中的(Grid Size 值)-(Track Width 值)>15mil，Trac

19、k Width 值>10,如果網(wǎng)格無(wú)銅格點(diǎn)小于 15mil xi5mil 在生 產(chǎn)中容易造成線路板其它部位開(kāi)路，此時(shí)應(yīng)鋪實(shí)銅，設(shè)定 :(Grid Size 值)-(Track Width 值)<-1mil。6. 外形的表達(dá)方式 :外形加工圖應(yīng)該在 Mech1 層繪制，如板內(nèi)有異形孔、方槽、方孔等也畫在 Mech1 層上，最好在槽內(nèi) 寫上 CUT 字樣及尺寸，在繪制方孔、方槽等的輪廓線時(shí)要考慮加工轉(zhuǎn)折點(diǎn)及端點(diǎn)的圓弧，因?yàn)橛脭?shù)控銑床 加工，銃刀的直徑一般為©2.4mm，最小不小于©1.2mm。如果不用1/4圓弧來(lái)表示轉(zhuǎn)折點(diǎn)及端點(diǎn)圓角，應(yīng)該在 Mech1 層上用箭頭加

20、以標(biāo)注，同時(shí)請(qǐng)標(biāo)注最終外形的公差范圍，如圖：R1.2mrtK 4CUTCUTCUT長(zhǎng)方孔孔R(shí) 銑刀半徑7. 焊盤上開(kāi)長(zhǎng)孔的表達(dá)方式：應(yīng)該將焊盤鉆孔孔徑設(shè)為長(zhǎng)孔的寬度，并在 Mech1 層上畫出長(zhǎng)孔的輪廓，注意兩頭是圓弧，考慮好安 裝尺寸。8. 金屬化孔與非金屬化孔的表達(dá)：一般沒(méi)有作任何說(shuō)明的通層（ Multilayer ）焊盤孔，都將做孔金屬化，如果不要做孔金屬化請(qǐng)用箭頭和 文字標(biāo)注在 Mech1 層上。對(duì)于板內(nèi)的異形孔、方槽、方孔等如果邊緣有銅箔包圍，請(qǐng)注明是否孔金屬化。 常規(guī)下孔和焊盤一樣大或無(wú)焊盤的且又無(wú)電氣性能的孔視為非金屬化孔。platedNo platedNo plated9. 元

21、件腳是正方形時(shí)如何設(shè)置孔尺寸： 一般正方形插腳的邊長(zhǎng)小于 3mm 時(shí)，可以用圓孔裝配，孔徑應(yīng)設(shè)為稍大于（考慮動(dòng)配合）正方形的 對(duì)角線值，千萬(wàn)不要大意設(shè)為邊長(zhǎng)值，否則無(wú)法裝配。對(duì)較大的方形腳應(yīng)在 Mech1 繪出方孔的輪廓線。10. 當(dāng)多塊不同的板繪在一個(gè)文件中，并希望分割交貨請(qǐng)?jiān)?Mech1 層為每塊板畫一個(gè)邊框，板間留 100mil 的間距。11. 鉆孔孔徑的設(shè)置與焊盤最小值的關(guān)系： 一般布線的前期放置元件時(shí)就應(yīng)考慮元件腳徑、焊盤直徑、過(guò)孔孔徑及過(guò)孔盤徑，以免布完線再修改帶來(lái)的不便。如果將元件的焊盤成品孔直徑設(shè)定為X mil，則焊盤直徑應(yīng)設(shè)定為 >X+18mil。D 焊盤銅箔基材X孔

22、d 孔的剖面圖X：設(shè)定的焊孔徑（我公司的工藝水平，最小值 0.3mm）。d :生產(chǎn)時(shí)鉆孔孔徑（一般等于X+6mil ）D :焊盤外徑5: （ d-X） /2 :孔金屬化孔壁厚度過(guò)孔設(shè)置類似焊盤：一般過(guò)孔孔徑>0.3mm，過(guò)孔盤設(shè)為>X+16mil12.線寬線距焊盤與線間距焊盤與焊盤間距字符線寬字符高度建議值>8mil>8mil>8mil>8mil>8mil>45mil極限值5mil5mil5mil5mil6mil35mil13 成品孔直徑（X）與電地隔離盤直徑（Y）關(guān)系：YX+42mil，隔離帶寬12mil 以上參數(shù)的下限值為工藝極限，為了更可靠

23、請(qǐng)盡量略大于此值。akin 2007-05-20 11:57 目前電子器材用于各類電子設(shè)備和系統(tǒng)仍然以印制電路板為主要裝配方式。實(shí)踐證明，即使電路原理 圖設(shè)計(jì)正確，印制電路板設(shè)計(jì)不當(dāng)，也會(huì)對(duì)電子設(shè)備的可靠性產(chǎn)生不利影響。例如，如果印制板兩條細(xì)平 行線靠得很近，則會(huì)形成信號(hào)波形的延遲，在傳輸線的終端形成反射噪聲。因此，在設(shè)計(jì)印制電路板的時(shí) 候，應(yīng)注意采用正確的方法。地線設(shè)計(jì)在電子設(shè)備中，接地是控制干擾的重要方法。如能將接地和屏蔽正確結(jié)合起來(lái)使用，可解決大部 分干擾問(wèn)題。電子設(shè)備中地線結(jié)構(gòu)大致有系統(tǒng)地、機(jī)殼地（屏蔽地） 、數(shù)字地（邏輯地）和模擬地等。在地 線設(shè)計(jì)中應(yīng)注意以下幾點(diǎn)：1. 正確選擇單點(diǎn)

24、接地與多點(diǎn)接地在低頻電路中，信號(hào)的工作頻率小于 1MHz ，它的布線和器件間的電感影響較小，而接地電路形 成的環(huán)流對(duì)干擾影響較大，因而應(yīng)采用一點(diǎn)接地。當(dāng)信號(hào)工作頻率大于10MHz 時(shí)，地線阻抗變得很大，此時(shí)應(yīng)盡量降低地線阻抗，應(yīng)采用就近多點(diǎn)接地。當(dāng)工作頻率在110MHz時(shí)，如果采用一點(diǎn)接地，其地線長(zhǎng)度不應(yīng)超過(guò)波長(zhǎng)的 1/20 ，否則應(yīng)采用多點(diǎn)接地法。2. 將數(shù)字電路與模擬電路分開(kāi) 電路板上既有高速邏輯電路，又有線性電路，應(yīng)使它們盡量分開(kāi)，而兩者的地線不要相混，分別與電源端地線相連。要盡量加大線性電路的接地面積。3. 盡量加粗接地線若接地線很細(xì)，接地電位則隨電流的變化而變化，致使電子設(shè)備的定時(shí)信

25、號(hào)電平不穩(wěn)，抗噪聲性 能變壞。因此應(yīng)將接地線盡量加粗，使它能通過(guò)三位于印制電路板的允許電流。如有可能，接地線的寬度 應(yīng)大于 3mm 。4. 將接地線構(gòu)成閉環(huán)路設(shè)計(jì)只由數(shù)字電路組成的印制電路板的地線系統(tǒng)時(shí)， 將接地線做成閉環(huán)路可以明顯的提高抗噪聲 能力。其原因在于：印制電路板上有很多集成電路元件，尤其遇有耗電多的元件時(shí)，因受接地線粗細(xì)的限 制，會(huì)在地結(jié)上產(chǎn)生較大的電位差，引起抗噪聲能力下降，若將接地結(jié)構(gòu)成環(huán)路，則會(huì)縮小電位差值，提 高電子設(shè)備的抗噪聲能力。PROTEL 技術(shù)大全1. 原理圖常見(jiàn)錯(cuò)誤：(1) ERC報(bào)告管腳沒(méi)有接入信號(hào)：a. 創(chuàng)建封裝時(shí)給管腳定義了 I/O 屬性；b. 創(chuàng)建元件或放

26、置元件時(shí)修改了不一致的 grid 屬性，管腳與線沒(méi)有連上；c. 創(chuàng)建元件時(shí) pin 方向反向，必須非 pin name 端連線。( 2)元件跑到圖紙界外：沒(méi)有在元件庫(kù)圖表紙中心創(chuàng)建元件。(3)創(chuàng)建的工程文件網(wǎng)絡(luò)表只能部分調(diào)入pcb :生成netlist時(shí)沒(méi)有選擇為global。( 4)當(dāng)使用自己創(chuàng)建的多部分組成的元件時(shí)，千萬(wàn)不要使用annotate.2.PCB 中常見(jiàn)錯(cuò)誤：( 1 )網(wǎng)絡(luò)載入時(shí)報(bào)告 NODE 沒(méi)有找到：a. 原理圖中的元件使用了 pcb 庫(kù)中沒(méi)有的封裝；b. 原理圖中的元件使用了 pcb 庫(kù)中名稱不一致的封裝；c. 原理圖中的元件使用了 pcb庫(kù)中pin number不一致的圭

27、寸裝。如三極管：sch中pin number為e,b,c, 而 pcb 中為 1，2，3。( 2)打印時(shí)總是不能打印到一頁(yè)紙上：a. 創(chuàng)建 pcb 庫(kù)時(shí)沒(méi)有在原點(diǎn)；b. 多次移動(dòng)和旋轉(zhuǎn)了元件， pcb 板界外有隱藏的字符。選擇顯示所有隱藏的字符， 縮小 pcb, 然后 移動(dòng)字符到邊界內(nèi)。(3) DRC報(bào)告網(wǎng)絡(luò)被分成幾個(gè)部分：表示這個(gè)網(wǎng)絡(luò)沒(méi)有連通，看報(bào)告文件，使用選擇CONNECTED COPPER查找。另外提醒朋友盡量使用 WIN2000, 減少藍(lán)屏的機(jī)會(huì)； 多幾次導(dǎo)出文件， 做成新的 DDB 文件， 減少文件 尺寸和PROTEL僵死的機(jī)會(huì)。如果作較復(fù)雜得設(shè)計(jì)，盡量不要使用自動(dòng)布線。在PCB設(shè)

28、計(jì)中，布線是完成產(chǎn)品設(shè)計(jì)的重要步驟，可以說(shuō)前面的準(zhǔn)備工作都是為它而做的，在整個(gè)PCB中，以布線的設(shè)計(jì)過(guò)程限定最高，技巧最細(xì)、工作量最大。PCB布線有單面布線、 雙面布線及多層布線。布線的方式也有兩種：自動(dòng)布線及交互式布線，在自動(dòng)布線之前，可以用交互式預(yù)先對(duì)要求比較嚴(yán)格的線進(jìn)行布線，輸入端與輸出端的邊線應(yīng)避免相鄰平行，以免產(chǎn)生反射干擾。必要時(shí)應(yīng)加地線隔離，兩相鄰層的布線要互相垂直，平行容易產(chǎn)生寄生耦合。自動(dòng)布線的布通率，依賴于良好的布局，布線規(guī)則可以預(yù)先設(shè)定，包括走線的彎曲次數(shù)、導(dǎo)通孔的數(shù)然后進(jìn)行迷宮式布線，先把要布的連并試著重新再布線，以改進(jìn)總體效果。它浪費(fèi)了許多寶貴的布線通道，為解決這一還省

29、出許多布線通道使布線過(guò)程完成得更加目、步進(jìn)的數(shù)目等。一般先進(jìn)行探索式布經(jīng)線，快速地把短線連通， 線進(jìn)行全局的布線路徑優(yōu)化，它可以根據(jù)需要斷開(kāi)已布的線對(duì)目前高密度的 PCB 設(shè)計(jì)已感覺(jué)到貫通孔不太適應(yīng)了，矛盾，出現(xiàn)了盲孔和埋孔技術(shù)，它不僅完成了導(dǎo)通孔的作用， 方便，更加流暢，更為完善， PCB 板的設(shè)計(jì)過(guò)程是一個(gè)復(fù)雜而又簡(jiǎn)單的過(guò)程，要想很好地掌握它，還需廣 大電子工程設(shè)計(jì)人員去自已體會(huì)， 才能得到其中的真諦。1 電源、地線的處理既使在整個(gè) PCB 板中的布線完成得都很好，但由于電源、地線的考慮不周到而引起的干擾，會(huì)使產(chǎn)品的性能下降，有時(shí)甚至影響到產(chǎn)品的成功率。所以對(duì)電、 地線的布線要認(rèn)真對(duì)待，把

30、電、地線所產(chǎn)生的 噪音干擾降到最低限度，以保證產(chǎn)品的質(zhì)量。對(duì)每個(gè)從事電子產(chǎn)品設(shè)計(jì)的工程人員來(lái)說(shuō)都明白地線與電源線之間噪音所產(chǎn)生的原因， 現(xiàn)只對(duì)降低 式抑制噪音作以表述：眾所周知的是在電源、地線之間加上去耦電容。盡量加寬電源、地線寬度，最好是地線比電源線寬，它們的關(guān)系是：地線電源線信號(hào)線，通常信號(hào)線寬為：0.20.3mm,最經(jīng)細(xì)寬度可達(dá) 0.050.07mm,電源線為1.22.5 mm對(duì)數(shù)字電路的 PCB 可用寬的地導(dǎo)線組成一個(gè)回路 , 即構(gòu)成一個(gè)地網(wǎng)來(lái)使用 （模擬電路的地不能這樣使 用）用大面積銅層作地線用 ,在印制板上把沒(méi)被用上的地方都與地相連接作為地線用。或是做成多層板，電 源，地線各占用

31、一層。2 數(shù)字電路與模擬電路的共地處理現(xiàn)在有許多PCB不再是單一功能電路（數(shù)字或模擬電路），而是由數(shù)字電路和模擬電路混合構(gòu)成的。因此在布線時(shí)就需要考慮它們之間互相干擾問(wèn)題，特別是地線上的噪音干擾。數(shù)字電路的頻率高，模擬電路的敏感度強(qiáng)，對(duì)信號(hào)線來(lái)說(shuō)，高頻的信號(hào)線盡可能遠(yuǎn)離敏感的模擬電路 器件，對(duì)地線來(lái)說(shuō)，整人 PCB對(duì)外界只有一個(gè)結(jié)點(diǎn)，所以必須在PCB內(nèi)部進(jìn)行處理數(shù)、模共地的問(wèn)題，而在板內(nèi)部數(shù)字地和模擬地實(shí)際上是分開(kāi)的它們之間互不相連，只是在PCB與外界連接的接口處（如插頭等）。數(shù)字地與模擬地有一點(diǎn)短接，請(qǐng)注意，只有一個(gè)連接點(diǎn)。也有在PCB上不共地的，這由系統(tǒng)設(shè)計(jì)來(lái)決定。3 信號(hào)線布在電（地）層

32、上在多層印制板布線時(shí)， 由于在信號(hào)線層沒(méi)有布完的線剩下已經(jīng)不多， 再多加層數(shù)就會(huì)造成浪費(fèi)也會(huì)給 生產(chǎn)增加一定的工作量，成本也相應(yīng)增加了，為解決這個(gè)矛盾，可以考慮在電（地）層上進(jìn)行布線。首先 應(yīng)考慮用電源層，其次才是地層。因?yàn)樽詈檬潜Ａ舻貙拥耐暾浴? 大面積導(dǎo)體中連接腿的處理在大面積的接地（電）中，常用元器件的腿與其連接，對(duì)連接腿的處理需要進(jìn)行綜合的考慮，就電氣 性能而言，元件腿的焊盤與銅面滿接為好，但對(duì)元件的焊接裝配就存在一些不良隱患如：焊接需要大功 率加熱器。 容易造成虛焊點(diǎn)。 所以兼顧電氣性能與工藝需要， 做成十字花焊盤， 稱之為熱隔離 （heat shield ） 俗稱熱焊盤（ The

33、rmal ），這樣，可使在焊接時(shí)因截面過(guò)分散熱而產(chǎn)生虛焊點(diǎn)的可能性大大減少。多層板的 接電（地）層腿的處理相同。5 布線中網(wǎng)絡(luò)系統(tǒng)的作用在許多 CAD 系統(tǒng)中，布線是依據(jù)網(wǎng)絡(luò)系統(tǒng)決定的。網(wǎng)格過(guò)密，通路雖然有所增加，但步進(jìn)太小，圖 場(chǎng)的數(shù)據(jù)量過(guò)大，這必然對(duì)設(shè)備的存貯空間有更高的要求，同時(shí)也對(duì)象計(jì)算機(jī)類電子產(chǎn)品的運(yùn)算速度有極 大的影響。而有些通路是無(wú)效的，如被元件腿的焊盤占用的或被安裝孔、定們孔所占用的等。網(wǎng)格過(guò)疏， 通路太少對(duì)布通率的影響極大。所以要有一個(gè)疏密合理的網(wǎng)格系統(tǒng)來(lái)支持布線的進(jìn)行。標(biāo)準(zhǔn)元器件兩腿之間的距離為0.1英寸（2.54mm）,所以網(wǎng)格系統(tǒng)的基礎(chǔ)一般就定為0.1英寸（2.54 m

34、m）或小于 0.1 英寸的整倍數(shù)，如： 0.05 英寸、 0.025 英寸、0.02 英寸等。6 設(shè)計(jì)規(guī)則檢查（ DRC）布線設(shè)計(jì)完成后，需認(rèn)真檢查布線設(shè)計(jì)是否符合設(shè)計(jì)者所制定的規(guī)則，同時(shí)也需確認(rèn)所制定的規(guī)則是 否符合印制板生產(chǎn)工藝的需求，一般檢查有如下幾個(gè)方面：線與線，線與元件焊盤，線與貫通孔，元件焊盤與貫通孔，貫通孔與貫通孔之間的距離是否合理，是 否滿足生產(chǎn)要求。電源線和地線的寬度是否合適，電源與地線之間是否緊耦合（低的波阻抗）？在PCB 中是否還有能讓地線加寬的地方。對(duì)于關(guān)鍵的信號(hào)線是否采取了最佳措施，如長(zhǎng)度最短，加保護(hù)線，輸入線及輸出線被明顯地分開(kāi)。 模擬電路和數(shù)字電路部分，是否有各自

35、獨(dú)立的地線。后加在PCB中的圖形（如圖標(biāo)、注標(biāo)）是否會(huì)造成信號(hào)短路。對(duì)一些不理想的線形進(jìn)行修改。在 PCB 上是否加有工藝線？阻焊是否符合生產(chǎn)工藝的要求，阻焊尺寸是否合適，字符標(biāo)志是否壓在 器件焊盤上，以免影響電裝質(zhì)量。多層板中的電源地層的外框邊緣是否縮小，如電源地層的銅箔露出板外容易造成短路。概述本文檔的目的在于說(shuō)明使用 PADS 的印制板設(shè)計(jì)軟件 PowerPCB 進(jìn)行印制板設(shè)計(jì)的流程和一些注意事 項(xiàng)，為一個(gè)工作組的設(shè)計(jì)人員提供設(shè)計(jì)規(guī)范，方便設(shè)計(jì)人員之間進(jìn)行交流和相互檢查。一 板的布局1 、印制線路板上的元器件放置的通常順序 放置與結(jié)構(gòu)有緊密配合的固定位置的元器件，如電源插座、指示燈、開(kāi)關(guān)

36、、連接件之類，這些器 件放置好后用軟件的 LOCK 功能將其鎖定，使之以后不會(huì)被誤移動(dòng)；放置線路上的特殊元件和大的元器件，如發(fā)熱元件、變壓器、IC等。2、放置小器件 元器件離板邊緣的距離：可能的話所有的元器件均放置在離板的邊緣3mm 以內(nèi)或至少大于板厚，這是由于在大批量生產(chǎn)的流水線插件和進(jìn)行波峰焊時(shí)，要提供給導(dǎo)軌槽使用，同時(shí)也為了防止由于外形加 工引起邊緣部分的缺損，如果印制線路板上元器件過(guò)多，不得已要超出3mm 范圍時(shí)，可以在板的邊緣加上 3mm 的輔邊，輔邊開(kāi) V 形槽，在生產(chǎn)時(shí)用手掰斷即可。高低壓之間的隔離：在許多印制線路板上同時(shí)有高壓電路和低壓電路，高壓電路部分的元器件與低壓 部分要分

37、隔開(kāi)放置，隔離距離與要承受的耐壓有關(guān)，通常情況下在 2000kV 時(shí)板上要距離 2mm ，在此之上 以比例算還要加大，例如若要承受 3000V 的耐壓測(cè)試，則高低壓線路之間的距離應(yīng)在 3.5mm 以上，許多 情況下為避免爬電，還在印制線路板上的高低壓之間開(kāi)槽。二、印制線路板的走線： 印制導(dǎo)線的布設(shè)應(yīng)盡可能的短，在高頻回路中更應(yīng)如此；印制導(dǎo)線的拐彎應(yīng)成圓角，而直角或尖 角在高頻電路和布線密度高的情況下會(huì)影響電氣性能；當(dāng)兩面板布線時(shí)，兩面的導(dǎo)線宜相互垂直、斜交、 或彎曲走線，避免相互平行，以減小寄生耦合 作為電路的輸入及輸出用的印制導(dǎo)線應(yīng)盡量避免相鄰平 行，以免發(fā)生回授，在這些導(dǎo)線之間最好加接地線

38、。印制導(dǎo)線的寬度：導(dǎo)線寬度應(yīng)以能滿足電氣性能要求而又便于生產(chǎn)為宜，它的最小值以承受的電流大 小而定，但最小不宜小于 0.2mm ，在高密度、高精度的印制線路中，導(dǎo)線寬度和間距一般可取 0.3mm ； 導(dǎo)線寬度在大電流情況下還要考慮其溫升，單面板實(shí)驗(yàn)表明，當(dāng)銅箔厚度為50gm、導(dǎo)線寬度11.5mm、通過(guò)電流2A時(shí)，溫升很小，因此，一般選用11.5mm寬度導(dǎo)線就可能滿足設(shè)計(jì)要求而不致引起溫升；印制導(dǎo)線的公共地線應(yīng)盡可能地粗，可能的話，使用大于23mm的線條，這點(diǎn)在帶有微處理器的電路中尤為重要，因?yàn)楫?dāng)?shù)鼐€過(guò)細(xì)時(shí)，由于流過(guò)的電流的變化，地電位變動(dòng)，微處理器定時(shí)信號(hào)的電平不穩(wěn)，會(huì) 使噪聲容限劣化；在 D

39、IP封裝的IC腳間走線，可應(yīng)用10 - 10與12 - 12原則，即當(dāng)兩腳間通過(guò) 2根線時(shí)， 焊盤直徑可設(shè)為50mil、線寬與線距都為 10mil，當(dāng)兩腳間只通過(guò) 1根線時(shí)，焊盤直徑可設(shè)為 64mil、線寬 與線距都為 12mil 。三、印制導(dǎo)線的間距相鄰導(dǎo)線間距必須能滿足電氣安全要求，而且為了便于操作和生產(chǎn)，間距也應(yīng)盡量寬些。最小間 距至少要能適合承受的電壓。這個(gè)電壓一般包括工作電壓、附加波動(dòng)電壓以及其它原因引起的峰值電壓。 如果有關(guān)技術(shù)條件允許導(dǎo)線之間存在某種程度的金屬殘粒，則其間距就會(huì)減小。因此設(shè)計(jì)者在考慮電壓時(shí) 應(yīng)把這種因素考慮進(jìn)去。在布線密度較低時(shí)，信號(hào)線的間距可適當(dāng)?shù)丶哟?，?duì)高、低電平懸殊的信號(hào)線應(yīng) 盡可