Z85230在機車串行總線設(shè)計中的應(yīng)用

1、第31港第2期2011年4月鐵道機車車輛railway locomotive & carvol. 31 no. 2apr. 2011文章編號：1008-7842 (2011) 02-0092-03z85230在機車串行總線設(shè)計中的應(yīng)用鄧亞波.杜慶，言凱（中國南車集團(tuán) 株洲電力機車研究所有限公司 技術(shù)中心.湖南株洲412001）摘 要 主要闡述了針對機車如何應(yīng)用高性能串行通信控制器z85230進(jìn)行爪行總線設(shè)汁。z85230可以實現(xiàn)異 步、按字節(jié)同步或按位同步等多種通信方式。以hdlcchigh-level data link control：高級數(shù)據(jù)鏈路層控制協(xié)議） 設(shè)計為例，介紹了芯片

2、的外圍電路設(shè)計和軟件編程。關(guān)鍵詞 小行通信；串行通信控制器；z85230；高級數(shù)據(jù)鏈路層控制協(xié)議；總線中圖分類號：u264. 91 文獻(xiàn)標(biāo)志碼：a鄧亞波（1978）（侗族），男，湖南芷江人工程師（收稿h期：20】011 一30）串行通信方式由于只需占用較少的數(shù)據(jù)線，因而在 各個領(lǐng)域都得到了廣泛的應(yīng)用。在機卒網(wǎng)絡(luò)控制領(lǐng)域， 串行通信方式也被用來完成設(shè)備與設(shè)備之間的數(shù)據(jù)傳 輸。從和諧型大功率交流傳動機車到crh島速動車 組，基于hdlc協(xié)議的串行通信方式已經(jīng)得到了廣泛 的應(yīng)用。這些廣泛的應(yīng)用都充分表明該協(xié)議能充分保 證網(wǎng)絡(luò)控制系統(tǒng)通信的高可靠性和強實時性。針對基于hdlc協(xié)議的串行通行方式，有許多

3、不 同的芯片可以選擇。其中串行通信控制器z85230因其 功能強大、速度快、邏輯控制容易等特點獲得了不少設(shè) 計者的關(guān)注。從硬件接口和軟件編程兩方面闡述了如 何利用該芯片進(jìn)行設(shè)計。1 hdlc介紹同步數(shù)據(jù)鏈路控制協(xié)議（synchronous data link control，以下簡稱sdlc）里數(shù)據(jù)鏈路層為特定通信 網(wǎng)絡(luò)提供了網(wǎng)絡(luò)町#址單元（naus：network addres- sable units）間的數(shù)據(jù)差錯釋放功能。信息流經(jīng)過數(shù)據(jù) 鏈路控制層由上層往下傳送至物理控制層然后通過一 些接口傳送到通信鏈路。sdlc支持各種鏈路類型和 拓?fù)浣Y(jié)構(gòu)。hdlc則是sdlc派生的一種iso協(xié)議，是

4、一個 在同步網(wǎng)上傳輸數(shù)據(jù)、面向比特的數(shù)據(jù)鏈路層協(xié)議，是 在數(shù)據(jù)鏈路層應(yīng)用最為廣泛的一種協(xié)議廣泛應(yīng)用于多 機之間的數(shù)據(jù)傳輸和數(shù)據(jù)控制。hdlc協(xié)議不依賴于任何一種字符編碼集采用一 個特殊的標(biāo)志字符“01111110”作為幀的起始、中止標(biāo)志 及幀的同步,標(biāo)志字符不允許在幀的內(nèi)部岀現(xiàn)。為保證 標(biāo)志字符的唯一性和幀內(nèi)數(shù)據(jù)的透明性，采用了“零比 持插入法”。該方法在發(fā)送端監(jiān)視除標(biāo)志字符之外的所 有字段，當(dāng)發(fā)現(xiàn)有連續(xù)的5個“1”出現(xiàn)時便在其后自動 插入1個“0”，然后繼續(xù)發(fā)送后繼的比特流。在接收端 也同樣監(jiān)視除起始標(biāo)志字符以外的所有字段。當(dāng)發(fā)現(xiàn) 連續(xù)的5個“1”出現(xiàn)后，若其后一個比特為“0”,則自動 刪除

5、它；若發(fā)現(xiàn)連續(xù)6個“1”，則可能是插入的“0”發(fā)生 差錯變?yōu)椤?”，也可能是終止標(biāo)志字符。通過幀校驗序 列可以區(qū)分上述兩種情況。該方法易于用硬件實現(xiàn)。hdlc的幀結(jié)構(gòu)如圖1所示。標(biāo)志字符地址場控制場依息場帕校驗字段標(biāo)忐宇符01ih110accfcs0111h10圖1 hdlc幀結(jié)構(gòu)圖其中地址場用于標(biāo)志接收站的地址?？刂茍鲇糜?表樂幀類型、幀編號、命令和其他控制信息。信息場為 要傳送的數(shù)據(jù)通常不大于256字節(jié)。hdlc協(xié)議支持全雙工通信數(shù)據(jù)鏈路傳輸速率較 高所冇數(shù)據(jù)幀采用crc校驗（cyclic redundancy check：循環(huán)冗余校驗），對信息幀進(jìn)行編號，可防止少收 或重復(fù)接收，傳輸可靠

6、性高。傳輸控制功能和處理功能 分離，具有較大靈活性和較完善的控制功能。2z85230芯片介紹z8523o是一種增強型串行通信控制（serial com munication control,簡稱scc）芯片。它具有一般的 scc芯片的特點，如雙通道，可以適配8位、16位處理 器，能夠完成串行到并行、并行到串行的轉(zhuǎn)換，實現(xiàn)諸如 異步模式、字節(jié)同步協(xié)議（女口 ibm的雙同步協(xié)議）、位同 步協(xié)議（如hdlc.sdlc）,能產(chǎn)生并進(jìn)行crc校驗等。 同時由于其發(fā)送fifo緩沖it 1個字節(jié)變?yōu)?個 字節(jié)，接收fifo緩沖由3個字卩變?yōu)?個字方，給設(shè)計者提供更大的靈活性。比如在中斷頻率要求不能 太高的場

7、合通過設(shè)置相應(yīng)寄存器就可以在只有所有 緩沖字節(jié)都為空的情況f才觸發(fā)相應(yīng)中斷。不會因為 收到單個數(shù)據(jù)就馬上觸發(fā)中斷而停止執(zhí)行優(yōu)先級更高 的指令。z85230冇a、b兩個通道，每個通道有16個 寫寄存器10個讀寄存器。通過軟件配k , j>1以設(shè)w.如 同步、井步、數(shù)據(jù)氏度、奇偶校驗等申行通信的方式。采用同步方式外部時鐘為20 mhz時同步傳輸 速率可高達(dá)5 mb/s。異步方式時可以配藍(lán)成5,6,7, 8位方式。在堆亍字節(jié)同步時，有獨立的寄存器存儲1個或2 個同步字節(jié)。能自動產(chǎn)生并校驗crc循環(huán)冗余碼。在 基于位同步方式（如hdlc、sdlc）時自動檢測異常 序列，白動插入和刪除“0”在消息

8、間自動插入標(biāo)志等。z8523o芯片內(nèi)部邏輯結(jié)構(gòu)如圖2所示。圖2芯片內(nèi)部邏輯塊圖z85230芯片引腳功能圖如圖3所示。數(shù)據(jù)總線讀寫信號擰制命令中斷信號dodd2d3d4dud,-rdwr-a/isd/一int intack 1e1ieotxdarxdatrxcartxcssy5rtsactsabe datxdbrxdbtrxcbrtxcbsyncbdcdb串口通道時鐘>通道控制選擇丿串口通道時鐘通道控制選擇丿圖3芯片功能圖其中，1）：d,為數(shù)據(jù)地址總線，用于傳送數(shù)據(jù)和指 令。rd.wr為讀、寫信號?？駷槠x信號。入7b為通 逍選擇信號高電平表示選中a通逍低電平義示選擇 b通ifio ivc

9、為數(shù)據(jù)命令選擇信號高電平表示數(shù)據(jù)傳 送低電 '卜表示命令傳送。聞為中斷訥求借4人 intack為中斷響應(yīng)借號。iei為中斷允許輸入。ieo 為中斷允許輸出。txd、rxd為串行總線數(shù)據(jù)。trxc.rtxc為發(fā)送和接收時鐘。3接口電路設(shè)計設(shè)計中選擇atmcgal28a作主處理器芯片 作邏輯控制,z85230芯片作串行通倍控制。主處理器 與z85230芯片的接口原理設(shè)計如圖4所示。圖j接口設(shè)計原理圖atmegal28a是高性能、低功耗的avr8位微處 理器，采用了先進(jìn)的risc結(jié)構(gòu)工作于16 mhz時，性 能高達(dá)16 mips,是應(yīng)用很成熟的一-款微處理器。選擇所需的地址信號線通過cpld

10、邏輯器件進(jìn)行 譯碼處理后，產(chǎn)生z85230芯片的片選信號。同時選擇 兩根地址線作為通道選擇信號和數(shù)據(jù)命令選擇信號用 于對串行通信進(jìn)行控制。txda、rxda、txde、rxdb 可以外接 2 路 485 物 理總線。未用的中斷控制引腳iei和intack固定h 拉為高電平。4軟件設(shè)計軟件設(shè)計時需要結(jié)合z85230芯片的特點作特別 的考慮。對z8523o芯片而言數(shù)據(jù)命令選擇信號管腳 置為高時fif（）的數(shù)據(jù)就能直接讀取。讀寫z85230芯片的寄存器時除了 wr0和rr0 寄存器以外讀寄存器需要進(jìn)行一次寫操作和一次讀操 作寫寄存器礙要進(jìn)行兩次寫操作。第一步對wr,的 寫包含了要操作的寄存器的指針。

11、如果第二步是寫，則 繼續(xù)完成對所選擇寄存器的寫操作；如果第二步是讀， 則繼續(xù)完成對所選擇寄存器的讀操作。第二步完成后. 寄存器指針會自動清除。操作wrf和rrc寄存器時 不需要先往wrc寫入0。z85230芯片的a、b兩個通道均包含16個寄存 器。wr2和wr,兩個寄存器則被兩通道共亨。w& 包含了兩個通道的中斷向址wr9則包含了中斷控制 位和復(fù)位指令。具體含義參見表1。設(shè)置wr7的bit6為】寫寄存器wr3, wr4, wr5 和wri0可以分別被讀作rrprr,rr5和rrho編寫軟件時肯先要完成對z85230芯片的初始化配置，即對各寄存器配置相應(yīng)的初始化值。初始化步驟參見表2所示

12、。表1讀寫寄存器含義名稱描述名稱描述wro寄存器指針初始化描令rro發(fā)送康收緩沖和外部狀態(tài)wr,發(fā)送接收中斷使能-wait/dma指令rri特別接收條件狀態(tài)wr2中斷向址rr2中斷向就wr3接收參數(shù)及控制模式rrj中斷屏蔽位wri發(fā)送接收模貢及參數(shù)rr4發(fā)送接收模式及參數(shù)wrj發(fā)送參數(shù)及控制模式rrs發(fā)送參數(shù)及控制模式wr6同步字節(jié)或sd1.c地址rrssdlc fifo字節(jié)計數(shù)器低字節(jié)wr；同步字節(jié)或sdlc標(biāo)占rr；sdlc fifo字卄計數(shù)器及狀態(tài)wra發(fā)送緩沖rrr接收緩沖wr9主中斷控制和復(fù)位指令rr9接收參數(shù)及控制模式wri。發(fā)送接收控制位rrio狀態(tài)位wrn發(fā)送接收時鐘模式rrn

13、發(fā)送接收控制位wri2波待率設(shè)置低字節(jié)rrn波特率時間常數(shù)低字節(jié)wru波待率設(shè)密高字節(jié)rr“波待率時間常數(shù)髙字節(jié)wru其他控制位rr)4擴展特性和fifo控制wr|5外部中斷使能控制rr)$外部狀態(tài)中斷侑您舉2初始化順序舉步驟寄存禍名稱設(shè)置內(nèi)容描述!wr<設(shè)腔時忡模式.sdlc同步模式、使能奇低 校聆2wrj設(shè)寶接收字節(jié)位數(shù)使能接收crc等3wr,設(shè)段發(fā)送字“位數(shù)使能發(fā)送crc等wr7設(shè)貴 sdlc 標(biāo)志-01111110”awfu設(shè)置允許接收的地址場的值*1wrj5便陡訥問浙奇存器使能擴脫瀆發(fā)送中斷尊5wr10crc預(yù)？!f為0設(shè)置編硏方式、空閑時申行 總線狀態(tài)等wr,使能接收6wrs

14、使能發(fā)送wro復(fù)位crc生成器初始化結(jié)束后，就可以打開中斷并執(zhí)行其他操作。在通信過程中，發(fā)送時z85230將要發(fā)送的信息加 上發(fā)送標(biāo)志字符、地址場、控制場等信息封裝成幀后白 動發(fā)送。z85230除了標(biāo)志字符和異常結(jié)束標(biāo)志外其 他所有數(shù)據(jù)段中均會在每5個連續(xù)“1”之后自動插入1 個“0”實現(xiàn)透明傳送的要求。接收時，裝置進(jìn)入搜尋模式后會自動搜尋同步標(biāo) ，忐。在該模式卜接收裝進(jìn)除了搜昴符合標(biāo)志的數(shù)據(jù)外. 將會一直處于搜尋狀態(tài)。一旦檢測到符合的標(biāo)忐，就進(jìn) 入同步模式，并h.認(rèn)為緊接著的字節(jié)為地址場字節(jié)?？?制場和信息場也都岀成數(shù)據(jù)接收。對除了標(biāo)占字符和 界加結(jié)束標(biāo)，忐外的其他數(shù)據(jù)字段，一旦發(fā)現(xiàn)有連續(xù)的

15、5 個“1”出現(xiàn)且其后一個比特為“0”則自動刪除“0”，這 樣就把接收到的數(shù)據(jù)恢sz為原始數(shù)據(jù)。5結(jié)束語應(yīng)用z8523o芯片來進(jìn)行機車的小口總線設(shè)計，從 碩件接ii和軟件編程方面進(jìn)行了校為詳細(xì)的闡述。設(shè) 計的產(chǎn)品日前在和諧型大功率交流傳動電力機車上已 經(jīng)得到了初步的裝車應(yīng)用。從使用情況來看產(chǎn)品能完 成穩(wěn)定可靠的數(shù)據(jù)傳輸，滿足預(yù)期需求。參考文獻(xiàn)門 zilog inc. z8523o/z8o23o enhanced serial communications controlleres. 2002.2 zilog inc. scc/escc user's manuals 2001.atmel

16、 corporation. atmega 128 datasheets. 2004.application of z85230 in the serial bus design for locomotivedeng ya bo , du q訕g , yan kai(technology center csr zhuzhou institute co. ltd. zhuzhou 412001 hunan, china)abstract： serial bus design in locomotive field using z85230 is described in this paper. z85230 is widely used in communications such as asynchronous byte-orie