第六時(shí)序邏輯電路

1、鏈接演示文稿主頁(yè)面第第 6 章章 時(shí)序邏輯電路時(shí)序邏輯電路第第 6 章時(shí)序邏輯電路章時(shí)序邏輯電路 概述概述寄存器和移位寄存器寄存器和移位寄存器計(jì)數(shù)器計(jì)數(shù)器時(shí)序邏輯電路的分析時(shí)序邏輯電路的分析本章小結(jié)本章小結(jié)同步時(shí)序邏輯電路的設(shè)計(jì)同步時(shí)序邏輯電路的設(shè)計(jì)第第 6 章章 時(shí)序邏輯電路時(shí)序邏輯電路返回首頁(yè)了解時(shí)序邏輯電路的類型。了解時(shí)序邏輯電路的類型。主要要求：主要要求：掌握時(shí)序邏輯電路的基本特點(diǎn)。掌握時(shí)序邏輯電路的基本特點(diǎn)。6.1 概述概述第第 6 章章 時(shí)序邏輯電路時(shí)序邏輯電路返回首頁(yè)任何時(shí)刻的輸出狀態(tài)不僅取決于該時(shí)刻的輸任何時(shí)刻的輸出狀態(tài)不僅取決于該時(shí)刻的輸入狀態(tài)，而且還取決于電路原來(lái)的狀態(tài)。入

2、狀態(tài)，而且還取決于電路原來(lái)的狀態(tài)。邏輯功能特點(diǎn)：邏輯功能特點(diǎn)：電路結(jié)構(gòu)特點(diǎn)：電路結(jié)構(gòu)特點(diǎn)： 由存儲(chǔ)電路和組合邏輯電路組成。由存儲(chǔ)電路和組合邏輯電路組成。一、一、時(shí)序邏輯電路的基本特性時(shí)序邏輯電路的基本特性 時(shí)序時(shí)序邏輯邏輯電路電路的結(jié)的結(jié)構(gòu)框構(gòu)框圖圖 Sequential Logic Circuit第第 6 章章 時(shí)序邏輯電路時(shí)序邏輯電路返回首頁(yè)根據(jù)邏輯功能不同分為根據(jù)邏輯功能不同分為 寄存器寄存器 移位寄存器移位寄存器 計(jì)數(shù)器計(jì)數(shù)器 順序脈沖發(fā)生器順序脈沖發(fā)生器 根據(jù)電路結(jié)構(gòu)不同分為根據(jù)電路結(jié)構(gòu)不同分為 同步同步時(shí)序邏輯電路時(shí)序邏輯電路 異步異步時(shí)序邏輯電路時(shí)序邏輯電路 所有觸發(fā)器的時(shí)鐘端所

3、有觸發(fā)器的時(shí)鐘端連在一起。連在一起。所有觸發(fā)器在所有觸發(fā)器在同一個(gè)時(shí)鐘脈沖同一個(gè)時(shí)鐘脈沖 CP 控制控制下同步工作。下同步工作。時(shí)鐘脈沖時(shí)鐘脈沖 CP 只觸發(fā)部分只觸發(fā)部分觸發(fā)器，其余觸發(fā)器由電路內(nèi)觸發(fā)器，其余觸發(fā)器由電路內(nèi)部信號(hào)觸發(fā)。因此，觸發(fā)器部信號(hào)觸發(fā)。因此，觸發(fā)器不不在同一時(shí)鐘作用下同步工作在同一時(shí)鐘作用下同步工作。二、時(shí)序邏輯電路的類型二、時(shí)序邏輯電路的類型 第第 6 章章 時(shí)序邏輯電路時(shí)序邏輯電路返回首頁(yè)主要要求：主要要求： 掌握時(shí)序邏輯電路的分析方法。掌握時(shí)序邏輯電路的分析方法。理解理解輸出方程、驅(qū)動(dòng)方程、狀態(tài)方程、狀態(tài)輸出方程、驅(qū)動(dòng)方程、狀態(tài)方程、狀態(tài)轉(zhuǎn)換真值表、狀態(tài)轉(zhuǎn)換圖和時(shí)

4、序圖等概念及轉(zhuǎn)換真值表、狀態(tài)轉(zhuǎn)換圖和時(shí)序圖等概念及分析方法。分析方法。6.2時(shí)序邏輯電路的分析時(shí)序邏輯電路的分析第第 6 章章 時(shí)序邏輯電路時(shí)序邏輯電路返回首頁(yè)一、基本步驟一、基本步驟1. 根據(jù)給定的電路，寫出它的根據(jù)給定的電路，寫出它的輸出方程輸出方程和和驅(qū)動(dòng)方程驅(qū)動(dòng)方程，并求，并求 狀態(tài)方程狀態(tài)方程。 輸出方程：時(shí)序邏輯電路的輸出邏輯表達(dá)式，通常為現(xiàn)態(tài)和輸出方程：時(shí)序邏輯電路的輸出邏輯表達(dá)式，通常為現(xiàn)態(tài)和 輸入變量的函數(shù)。輸入變量的函數(shù)。驅(qū)動(dòng)方程：各觸發(fā)器輸入端的邏輯表達(dá)式。驅(qū)動(dòng)方程：各觸發(fā)器輸入端的邏輯表達(dá)式。狀態(tài)方程：將驅(qū)動(dòng)方程代入相應(yīng)觸發(fā)器的特性方程中所得到狀態(tài)方程：將驅(qū)動(dòng)方程代入相

5、應(yīng)觸發(fā)器的特性方程中所得到 的方程的方程 。2. 列列狀態(tài)轉(zhuǎn)換真值表狀態(tài)轉(zhuǎn)換真值表。 將電路現(xiàn)態(tài)的各種取值組合代入狀態(tài)方程和輸出方程進(jìn)將電路現(xiàn)態(tài)的各種取值組合代入狀態(tài)方程和輸出方程進(jìn)行計(jì)算，求出相應(yīng)的次態(tài)和輸出，從而列出狀態(tài)轉(zhuǎn)換真值表。行計(jì)算，求出相應(yīng)的次態(tài)和輸出，從而列出狀態(tài)轉(zhuǎn)換真值表。如現(xiàn)態(tài)的起始值已給定，則從給定值開(kāi)始計(jì)算。如沒(méi)有給定，如現(xiàn)態(tài)的起始值已給定，則從給定值開(kāi)始計(jì)算。如沒(méi)有給定，則可設(shè)定一個(gè)現(xiàn)態(tài)起始值依次進(jìn)行計(jì)算。在計(jì)算時(shí)，不能漏則可設(shè)定一個(gè)現(xiàn)態(tài)起始值依次進(jìn)行計(jì)算。在計(jì)算時(shí)，不能漏掉任何一種現(xiàn)態(tài)的取值組合。掉任何一種現(xiàn)態(tài)的取值組合。6.2.1 同步時(shí)序邏輯電路的分析同步時(shí)序邏輯

6、電路的分析第第 6 章章 時(shí)序邏輯電路時(shí)序邏輯電路返回首頁(yè)一、基本步驟一、基本步驟6.2.1 同步時(shí)序邏輯電路的分析同步時(shí)序邏輯電路的分析3. 分析邏輯功能。分析邏輯功能。 根據(jù)狀態(tài)轉(zhuǎn)換真值表來(lái)說(shuō)明電路邏輯功能。根據(jù)狀態(tài)轉(zhuǎn)換真值表來(lái)說(shuō)明電路邏輯功能。 4. 畫畫狀態(tài)轉(zhuǎn)換圖狀態(tài)轉(zhuǎn)換圖和和時(shí)序圖時(shí)序圖。 狀態(tài)轉(zhuǎn)換圖是指電路由現(xiàn)態(tài)轉(zhuǎn)換到次態(tài)的示意狀態(tài)轉(zhuǎn)換圖是指電路由現(xiàn)態(tài)轉(zhuǎn)換到次態(tài)的示意圖。圖。 電路的時(shí)序圖是指在時(shí)鐘脈沖電路的時(shí)序圖是指在時(shí)鐘脈沖 CP 作用下，各觸發(fā)器作用下，各觸發(fā)器狀態(tài)變化的波形圖，又稱工作波形圖。狀態(tài)變化的波形圖，又稱工作波形圖。第第 6 章章 時(shí)序邏輯電路時(shí)序邏輯電路返回首頁(yè)

7、C11J1KC11J1K&C11J1K&FF0FF1FF2Q0Q1Q2Q2YCP&1 1 例例1 試分析圖示同步時(shí)序邏輯電路的邏輯功能。列試分析圖示同步時(shí)序邏輯電路的邏輯功能。列出狀態(tài)轉(zhuǎn)換真值表，畫出狀態(tài)轉(zhuǎn)換圖和時(shí)序圖。出狀態(tài)轉(zhuǎn)換真值表，畫出狀態(tài)轉(zhuǎn)換圖和時(shí)序圖。解：這是時(shí)鐘解：這是時(shí)鐘 CP 下降沿觸發(fā)的同步時(shí)序電路，下降沿觸發(fā)的同步時(shí)序電路， 分析時(shí)不必考慮時(shí)鐘信號(hào)。分析時(shí)不必考慮時(shí)鐘信號(hào)。分析如下：分析如下： 二、分析舉例二、分析舉例CPC1C1C1第第 6 章章 時(shí)序邏輯電路時(shí)序邏輯電路返回首頁(yè)C11J1KC11J1K&C11J1K&FF0FF1F

8、F2Q0Q1Q2Q2YCP&1 1Q2nY = Q2n Q0nJ2 = Q1n Q0n ，J0 = K0 = 1 1J1 = Q2n Q0n ，K1 = Q0nK2 = Q0n1J1K1 11. 寫方程式寫方程式( (1) ) 輸出方程輸出方程( (2) ) 驅(qū)動(dòng)方程驅(qū)動(dòng)方程Q0n1KQ0n&1JQ2n1K1JQ1n&Q0n第第 6 章章 時(shí)序邏輯電路時(shí)序邏輯電路返回首頁(yè)1. 寫方程式寫方程式Q0n+1 = J0 Q0n + K0 Q0n = 1 1 Q0n + 1 1 Q0n = Q0n Q1n+1 = J1 Q1n + K1 Q1n Q2n+1 = J2 Q2n +

9、 K2 Q2n = Q1n Q0n Q2n + Q0n Q2n J0K0J1K1J2K2( (3) ) 狀態(tài)方程狀態(tài)方程代入代入 J0 = K0 = 1 1代入代入 J1 = Q2n Q0n ，K1 = Q0n 代入代入 J2 = Q1n Q0n ，K2 = Q0nC11J1KC11J1K&C11J1K&FF0FF1FF2Q0Q1Q2Q2YCP&1 1= Q2n Q0n Q1n + Q0n Q1n第第 6 章章 時(shí)序邏輯電路時(shí)序邏輯電路返回首頁(yè)2. 列狀態(tài)轉(zhuǎn)換真值表列狀態(tài)轉(zhuǎn)換真值表設(shè)電路初始狀態(tài)為設(shè)電路初始狀態(tài)為 Q2n Q1n Q0n = 000000，則，則0 00

10、 00 01 10 00 00 0YQ0n+1Q1n+1Q2n+1Q0nQ1nQ2n輸出輸出次次 態(tài)態(tài)現(xiàn)現(xiàn) 態(tài)態(tài) 將現(xiàn)態(tài)代入狀態(tài)方程求次態(tài)：將現(xiàn)態(tài)代入狀態(tài)方程求次態(tài)： Q0n+1 = Q0n = 0 0 = 1 1 Q1n+1 = Q2n Q0nQ1n+Q0nQ1n = 0 0 0 0 0 0 + 0 0 0 0 = 0 0 Q2n+1 = Q1n Q0n Q2n + Q0n Q2n = 0 0 0 0 0 0 + 0 0 0 0 = 0 0 將現(xiàn)態(tài)代入輸出方程求將現(xiàn)態(tài)代入輸出方程求 YY = Q2n Q0n = 0 0 0 0= 0 0第第 6 章章 時(shí)序邏輯電路時(shí)序邏輯電路返回首頁(yè)2. 列

11、狀態(tài)轉(zhuǎn)換真值表列狀態(tài)轉(zhuǎn)換真值表設(shè)電路初始狀態(tài)為設(shè)電路初始狀態(tài)為Q2n Q1n Q0n = 000，則，則YQ0n+1Q1n+1Q2n+1Q0nQ1nQ2n輸出輸出次次 態(tài)態(tài)現(xiàn)現(xiàn) 態(tài)態(tài)0 00 00 01 10 00 00 0將新?tīng)顟B(tài)作現(xiàn)態(tài)，將新?tīng)顟B(tài)作現(xiàn)態(tài)，再計(jì)算下一個(gè)次態(tài)。再計(jì)算下一個(gè)次態(tài)。1 10 00 00 00 01 10 0 Y = Q2n Q0n = 0 0 1 1= 0 0 Q0n+1 = Q0n = 1 1 = 0 0 Q1n+1 = Q2n Q0nQ1n+Q0nQ1n = 0 0 1 1 0 0 + 1 1 0 0 = 1 1 Q2n+1 = Q1n Q0n Q2n + Q0n

12、 Q2n = 0 0 1 0 0 + 1 0 = 0 0第第 6 章章 時(shí)序邏輯電路時(shí)序邏輯電路返回首頁(yè)2. 列狀態(tài)轉(zhuǎn)換真值表列狀態(tài)轉(zhuǎn)換真值表設(shè)電路初始狀態(tài)為設(shè)電路初始狀態(tài)為Q2n Q1n Q0n = 000000，則，則YQ0n+1Q1n+1Q2n+1Q0nQ1nQ2n輸出輸出次次 態(tài)態(tài)現(xiàn)現(xiàn) 態(tài)態(tài)0 00 00 01 10 00 00 01 10 00 00 00 01 10 01 10 00 00 01 10 01 10 01 10 01 10 00 01 10 00 00 01 11 11 10 00 01 11 10 00 01 10 0 可見(jiàn)：電路在輸入第可見(jiàn)：電路在輸入第 6 個(gè)脈

13、沖個(gè)脈沖 CP 時(shí)返回原時(shí)返回原來(lái)狀態(tài)，同時(shí)在輸出端來(lái)狀態(tài)，同時(shí)在輸出端 Y 輸出一個(gè)負(fù)躍變的進(jìn)位輸出一個(gè)負(fù)躍變的進(jìn)位信號(hào)。以后再輸入脈沖，將重復(fù)上述過(guò)程。信號(hào)。以后再輸入脈沖，將重復(fù)上述過(guò)程。依依次次類類推推一直計(jì)算到狀態(tài)進(jìn)入循環(huán)為止一直計(jì)算到狀態(tài)進(jìn)入循環(huán)為止第第 6 章章 時(shí)序邏輯電路時(shí)序邏輯電路返回首頁(yè)該電路能對(duì)該電路能對(duì) CP 脈沖進(jìn)行六進(jìn)制計(jì)數(shù)，并脈沖進(jìn)行六進(jìn)制計(jì)數(shù)，并在輸出端在輸出端 Y 輸出一個(gè)脈沖下降沿作為進(jìn)位輸出輸出一個(gè)脈沖下降沿作為進(jìn)位輸出信號(hào)。故為同步六進(jìn)制計(jì)數(shù)器。信號(hào)。故為同步六進(jìn)制計(jì)數(shù)器。3. 邏輯功能說(shuō)明邏輯功能說(shuō)明 CP 脈沖也常稱為計(jì)數(shù)脈沖。脈沖也常稱為計(jì)數(shù)脈沖

14、。第第 6 章章 時(shí)序邏輯電路時(shí)序邏輯電路返回首頁(yè)/ 0 0/ 0 0/ 0 0/ 1 1圓圈內(nèi)表示圓圈內(nèi)表示 Q2 Q1 Q0 的狀態(tài)；箭頭表示的狀態(tài)；箭頭表示電路狀態(tài)轉(zhuǎn)換的方向；箭頭上方的電路狀態(tài)轉(zhuǎn)換的方向；箭頭上方的“ x / y ”中，中，x 表示轉(zhuǎn)換所需的輸入變量取值，表示轉(zhuǎn)換所需的輸入變量取值，y 表表示現(xiàn)態(tài)下的輸出值。示現(xiàn)態(tài)下的輸出值。4. 畫狀態(tài)轉(zhuǎn)換圖和時(shí)序圖畫狀態(tài)轉(zhuǎn)換圖和時(shí)序圖000000001001010010YQ0n+1Q1n+1Q2n+1Q0nQ1nQ2n輸出輸出次次 態(tài)態(tài)現(xiàn)現(xiàn) 態(tài)態(tài)0 00 00 01 10 00 00 01 10 00 0001 10 01 10 0

15、0 00 01 10 01 10 01 10 01 10 00 01 10 00 00 01 11 11 10 00 01 11 10 00 01 10 00 00 00 00 01 10 00 00 0Q2 Q1 Q0 x / y/ 0 0/ 0 0011011100100101101第第 6 章章 時(shí)序邏輯電路時(shí)序邏輯電路返回首頁(yè)4. 畫狀態(tài)轉(zhuǎn)換圖和時(shí)序圖畫狀態(tài)轉(zhuǎn)換圖和時(shí)序圖000000001001010010011011100100101101Q2 Q1 Q0 x / y/ 0 0/ 0 0/ 0 0/ 0 0/ 0 0/ 1 1CP123456 必須畫出必須畫出一個(gè)計(jì)數(shù)周一個(gè)計(jì)數(shù)周期的

16、波形。期的波形。1 10 00 0Q0Q1Q20 00 00 00 01 10 0Y1 11 10 00 00 00 00 00 00 00 00 01 11 10 01 1第第 6 章章 時(shí)序邏輯電路時(shí)序邏輯電路返回首頁(yè)C11J1KC11J1K&1=1FF0FF1Q0XQ1YCP1 1 例例 2 試分析圖示同步時(shí)序邏輯電路的邏輯功能，列試分析圖示同步時(shí)序邏輯電路的邏輯功能，列出狀態(tài)轉(zhuǎn)換真值表，并畫出狀態(tài)轉(zhuǎn)換圖和時(shí)序圖。出狀態(tài)轉(zhuǎn)換真值表，并畫出狀態(tài)轉(zhuǎn)換圖和時(shí)序圖。解：這是時(shí)鐘解：這是時(shí)鐘 CP 下降沿觸發(fā)的同步時(shí)序電路，下降沿觸發(fā)的同步時(shí)序電路，C1CPC1 分析時(shí)不必考慮時(shí)鐘信號(hào)。分

17、析時(shí)不必考慮時(shí)鐘信號(hào)。分析如下：分析如下： 第第 6 章章 時(shí)序邏輯電路時(shí)序邏輯電路返回首頁(yè)C11J1KC11J1K&1=1FF0FF1Q0XQ1YCP1 1Q1nY = Q1n Q0nJ0 = K0 = 1 11J1K1 11. 寫方程式寫方程式( (1) ) 輸出方程輸出方程( (2) ) 驅(qū)動(dòng)方程驅(qū)動(dòng)方程J1 = K1 = X Q0nQ0n1J1K X Q0n第第 6 章章 時(shí)序邏輯電路時(shí)序邏輯電路返回首頁(yè)1. 寫方程式寫方程式Q0n+1 = J0 Q0n + K0 Q0n = 1 1 Q0n + 1 1 Q0n = Q0n Q1n+1 = J1 Q1n + K1 Q1n J0K

18、0J1K1( (3) ) 狀態(tài)方程狀態(tài)方程代入代入 J0 = K0 = 1 1C11J1KC11J1K&1=1FF0FF1Q0XQ1YCP1 1代入代入 J1 = K1 =X Q0n= (X )Q1n +( X )Q1n= (X )Q1n +( X )Q1nnQ0nQ0nQ0nQ0第第 6 章章 時(shí)序邏輯電路時(shí)序邏輯電路返回首頁(yè)2. 列狀態(tài)轉(zhuǎn)換真值表列狀態(tài)轉(zhuǎn)換真值表設(shè)電路初始狀態(tài)為設(shè)電路初始狀態(tài)為 Q1nQ0n = 0000，當(dāng)，當(dāng) X = 0 0 時(shí)時(shí)0 00 01 10 00 0YQ0n+1Q1n+1Q0nQ1n輸出輸出次次 態(tài)態(tài)現(xiàn)現(xiàn) 態(tài)態(tài)1 10 00 01 10 00 01 1

19、1 11 10 01 11 10 00 01 1 當(dāng)當(dāng) X = 0 0 時(shí)，電路為四進(jìn)制加法計(jì)數(shù)器。時(shí)，電路為四進(jìn)制加法計(jì)數(shù)器。第第 6 章章 時(shí)序邏輯電路時(shí)序邏輯電路返回首頁(yè)2. 列狀態(tài)轉(zhuǎn)換真值表列狀態(tài)轉(zhuǎn)換真值表設(shè)電路初始狀態(tài)為設(shè)電路初始狀態(tài)為 Q1n Q0n = 0000，當(dāng)，當(dāng) X = 1 1 時(shí)時(shí)0 00 01 11 10 0YQ0n+1Q1n+1Q0nQ1n輸出輸出次次 態(tài)態(tài)現(xiàn)現(xiàn) 態(tài)態(tài)1 11 10 01 11 10 01 11 10 00 01 10 00 00 00 0 當(dāng)當(dāng) X = 1 1 時(shí)，電路為四進(jìn)制減法計(jì)數(shù)器。時(shí)，電路為四進(jìn)制減法計(jì)數(shù)器。該電路為同步四進(jìn)制加該電路為同步

20、四進(jìn)制加 / 減計(jì)數(shù)器。減計(jì)數(shù)器。3. 邏輯功能說(shuō)明邏輯功能說(shuō)明 Up - - Down Counter第第 6 章章 時(shí)序邏輯電路時(shí)序邏輯電路返回首頁(yè)CP4. 畫狀態(tài)轉(zhuǎn)換圖和時(shí)序圖畫狀態(tài)轉(zhuǎn)換圖和時(shí)序圖Q1 Q0 x / y1 10 0Q0Q10 00 00 01 11 11 100000101101011110 0/ 0 00 0/ 0 00 0/ 0 00 0/ 1 1X=0 01 1/ 0 01 1/ 1 11 1/ 0 01 1/ 0 000001110100101X=1 112345678X0 00 0Y1 11 10 01 11 10 0第第 6 章章 時(shí)序邏輯電路時(shí)序邏輯電路返回

21、首頁(yè)6.2.2 異步時(shí)序邏輯電路的分析異步時(shí)序邏輯電路的分析異步異步與同步時(shí)序電路的根本區(qū)別在于前者與同步時(shí)序電路的根本區(qū)別在于前者只有部分觸發(fā)器受時(shí)鐘控制只有部分觸發(fā)器受時(shí)鐘控制，而后者是全部觸發(fā)，而后者是全部觸發(fā)器受同一時(shí)鐘控制。因此，分析異步時(shí)序電路時(shí)器受同一時(shí)鐘控制。因此，分析異步時(shí)序電路時(shí)需寫出時(shí)鐘方程需寫出時(shí)鐘方程，并特別注意各觸發(fā)器的時(shí)鐘條，并特別注意各觸發(fā)器的時(shí)鐘條件在何時(shí)滿足。件在何時(shí)滿足。第第 6 章章 時(shí)序邏輯電路時(shí)序邏輯電路返回首頁(yè)C11J1KC11J1KC11J1KFF0FF1FF2Q0Q1Q2YCP1 11 例例 試分析圖示異步時(shí)序邏輯電路的邏輯功能，列出試分析圖示

22、異步時(shí)序邏輯電路的邏輯功能，列出狀態(tài)轉(zhuǎn)換真值表，并畫出狀態(tài)轉(zhuǎn)換圖和時(shí)序圖。狀態(tài)轉(zhuǎn)換真值表，并畫出狀態(tài)轉(zhuǎn)換圖和時(shí)序圖。這是異步時(shí)序邏輯電路。分析如下：這是異步時(shí)序邏輯電路。分析如下：解：解：FF1 和和 FF2 受受 Q0 下降沿觸發(fā)下降沿觸發(fā)CPC1 FF0 受受 CP 下降沿觸發(fā)下降沿觸發(fā)C1C1第第 6 章章 時(shí)序邏輯電路時(shí)序邏輯電路返回首頁(yè)C11J1KC11J1KC11J1KFF0FF1FF2Q0Q1Q2YCP1 11. 寫方程式寫方程式( (1) ) 時(shí)鐘方程時(shí)鐘方程( (3) ) 驅(qū)動(dòng)方程驅(qū)動(dòng)方程( (2) ) 輸出方程輸出方程CP1 = CP2 = Q0 FF1、FF2 由由 Q0

23、 下降沿觸發(fā)下降沿觸發(fā)CP0 = CP FF0 由由 CP 下降沿觸發(fā)下降沿觸發(fā)Y = Q2n1 11J1KJ0 = K0 = 1 1Q2nQ1nQ1nQ2Y1K1JJ2 = Q1n ，K2 =Q1nJ1 =Q2n ， K1 = 1 11J1K1 1第第 6 章章 時(shí)序邏輯電路時(shí)序邏輯電路返回首頁(yè)J1 = Q2n ，K1 = 1 11. 寫方程式寫方程式( (1) ) 時(shí)鐘方程時(shí)鐘方程( (3) ) 驅(qū)動(dòng)方程驅(qū)動(dòng)方程( (2) ) 輸出方程輸出方程( (4) ) 狀態(tài)方程狀態(tài)方程CP1 = CP2 = Q0 FF1 和和 FF2由由 Q0 下降沿觸發(fā)下降沿觸發(fā)CP0 = CP FF0 由由 C

24、P 下降沿觸發(fā)下降沿觸發(fā)Y = Q2nJ0 = K0 = 1 1J2 = Q1n ，K2 = Q1nQ0n+1 = J0 Q0n + K0 Q0n Q1n+1 = J1 Q1n + K1 Q1n Q2n+1 = J2 Q2n + K2 Q2n = 1 1 Q0n + 1 1 Q0n = Q0n代入代入 J0 = 1 1，K0 = 1 1代入代入 J1 = Q2n， K1 = 1 1Q1n+1 = Q2n Q1n Q0 下降沿有效下降沿有效Q0n+1 = Q0n CP 下降沿有效下降沿有效Q2n+1 = Q1n Q0 下降沿有效下降沿有效代入代入 J2 = Q1n， K2 = Q1n = Q2n

25、 Q1n + 1 1 Q1n = Q2n Q1n = Q1n Q2n + Q1n Q2n = Q1n 第第 6 章章 時(shí)序邏輯電路時(shí)序邏輯電路返回首頁(yè)2. 列狀態(tài)轉(zhuǎn)換真值表列狀態(tài)轉(zhuǎn)換真值表設(shè)初始狀態(tài)為設(shè)初始狀態(tài)為Q2nQ1n Q0n = 0000000 01 10 00 00 00 00 0 Q0n+1 = Q0n = 0 0 = 1 1 Y = Q2n = 0 00 01 1YQ0n+1Q1n+1Q2n+1Q0nQ1nQ2n輸輸 出出次次 態(tài)態(tài)現(xiàn)現(xiàn) 態(tài)態(tài)CP2CP0CP1時(shí)時(shí) 鐘鐘 脈脈 沖沖CP0 = CP，F(xiàn)F0滿足滿足時(shí)鐘觸發(fā)條件。時(shí)鐘觸發(fā)條件。CP1 = CP2= Q0 為上升沿，為

26、上升沿，F(xiàn)F1 和和FF2 不滿足時(shí)鐘觸發(fā)不滿足時(shí)鐘觸發(fā)條件，其狀態(tài)保持不變。條件，其狀態(tài)保持不變。第第 6 章章 時(shí)序邏輯電路時(shí)序邏輯電路返回首頁(yè)2. 列狀態(tài)轉(zhuǎn)換真值表列狀態(tài)轉(zhuǎn)換真值表設(shè)初始狀態(tài)為設(shè)初始狀態(tài)為Q2nQ1nQ0n = 0000000 01 10 00 00 00 00 0YQ0n+1Q1n+1Q2n+1Q0nQ1nQ2n輸輸 出出次次 態(tài)態(tài)現(xiàn)現(xiàn) 態(tài)態(tài)CP2CP0CP1時(shí)時(shí) 鐘鐘 脈脈 沖沖0 0 0 00 01 10 01 10 00 01 1 Q0n+1 = Q0n = 1 1 = 0 0將新?tīng)顟B(tài)將新?tīng)顟B(tài)“001001”作為現(xiàn)作為現(xiàn)態(tài)，再計(jì)算下一個(gè)次態(tài)。態(tài)，再計(jì)算下一個(gè)次態(tài)。

27、CP1 = CP2 = Q0 為下降為下降沿，沿，F(xiàn)F1 和和 FF2 滿足時(shí)鐘滿足時(shí)鐘觸發(fā)條件。觸發(fā)條件。 Q2n+1 = Q1n Q2n +Q1n Q2n = =0 00 0 + + 0 00 0=0=0 Y = Q2n = 0 0 Q1n+1 = Q2n Q1n = 1 11 1 =1 1 第第 6 章章 時(shí)序邏輯電路時(shí)序邏輯電路返回首頁(yè)2. 列狀態(tài)轉(zhuǎn)換真值表列狀態(tài)轉(zhuǎn)換真值表電路構(gòu)成異步六進(jìn)制計(jì)數(shù)器，同時(shí)向高位送出電路構(gòu)成異步六進(jìn)制計(jì)數(shù)器，同時(shí)向高位送出一個(gè)負(fù)躍變的進(jìn)位信號(hào)。一個(gè)負(fù)躍變的進(jìn)位信號(hào)。3. 邏輯功能說(shuō)明邏輯功能說(shuō)明1 11 10 01 10 00 01 10 00 00 01

28、 11 11 10 00 01 11 10 00 01 10 01 10 00 00 01 10 01 1設(shè)初始狀態(tài)為設(shè)初始狀態(tài)為Q2n Q1n Q0n = 0000000 01 10 00 00 00 00 0YQ0n+1Q1n+1Q2n+1Q0nQ1nQ2n輸輸 出出次次 態(tài)態(tài)現(xiàn)現(xiàn) 態(tài)態(tài)CP2CP0CP1時(shí)時(shí) 鐘鐘 脈脈 沖沖0 00 01 10 01 10 00 0一直計(jì)算到電路一直計(jì)算到電路狀態(tài)進(jìn)入循環(huán)為止。狀態(tài)進(jìn)入循環(huán)為止。依依次次類類推推第第 6 章章 時(shí)序邏輯電路時(shí)序邏輯電路返回首頁(yè)4. 畫狀態(tài)轉(zhuǎn)換圖和時(shí)序圖畫狀態(tài)轉(zhuǎn)換圖和時(shí)序圖Q2 Q1 Q0 x / y/ 0 00000000

29、01001010010011011100100/ 0 0/ 0 0/ 0 0/ 1 1/ 1 11011010 0000 010 00 00 00011 11 10 01 10 00 01 10 00 00 01 11 11 10 00 00 01 10 01 10 00 01 10 00 00 00 0YQ0n+1Q1n+1Q2n+1Q0nQ1nQ2n輸輸 出出次次 態(tài)態(tài)現(xiàn)現(xiàn) 態(tài)態(tài)CP2CP0CP1時(shí)時(shí) 鐘鐘 脈脈 沖沖1 10 01 11 10 01 11 10 00 01 10 0第第 6 章章 時(shí)序邏輯電路時(shí)序邏輯電路返回首頁(yè)Y1 11 10 00 01 10 01 10 00 0Q0

30、Q1Q20 00 00 00 00 00 00 00 00 0 當(dāng)計(jì)數(shù)至第當(dāng)計(jì)數(shù)至第 6 個(gè)計(jì)數(shù)脈沖個(gè)計(jì)數(shù)脈沖CP 時(shí)，時(shí)，電路狀態(tài)進(jìn)入循環(huán)，電路狀態(tài)進(jìn)入循環(huán)，Y 輸出進(jìn)位脈沖下輸出進(jìn)位脈沖下降沿。降沿。CP1234560 00 01 1/ 0 04. 畫狀態(tài)轉(zhuǎn)換圖和時(shí)序圖畫狀態(tài)轉(zhuǎn)換圖和時(shí)序圖000000001001010010011011100100Q2 Q1 Q0 x / y/ 0 0/ 0 0/ 0 0/ 1 1 x/ 1 11011011 10 01 1第第 6 章章 時(shí)序邏輯電路時(shí)序邏輯電路返回首頁(yè)了解集成移位寄存器的應(yīng)用。了解集成移位寄存器的應(yīng)用。主要要求：主要要求：掌握寄存器和移

31、位寄存器的工作原理、邏輯功掌握寄存器和移位寄存器的工作原理、邏輯功能及使用方法。能及使用方法。6.3 寄存器和移位寄存器寄存器和移位寄存器 第第 6 章章 時(shí)序邏輯電路時(shí)序邏輯電路返回首頁(yè)6.3.1 寄存器寄存器Register，用于存放二進(jìn)制數(shù)碼。，用于存放二進(jìn)制數(shù)碼。4 位位 寄寄 存存 器器Q0 Q1 Q2Q3 Q0 Q1 Q2 Q3FF0FF1FF2FF3D0CPC1C1C11D1D1D R R R R D1 D2 D3 C11DCR1D1D1D1D 由由D觸發(fā)器觸發(fā)器構(gòu)成，因此能鎖構(gòu)成，因此能鎖存輸入數(shù)據(jù)。存輸入數(shù)據(jù)。RRRR1CR CR 為異步置零輸入為異步置零輸入端，端，當(dāng)當(dāng) C

32、R = 0 0 時(shí)時(shí)，各觸發(fā)，各觸發(fā)器均被器均被置置 0 0。寄存器工作。寄存器工作時(shí)，時(shí)，CR 應(yīng)為高電平。應(yīng)為高電平。Q0 Q1Q2 Q3 Q0 Q3 為并行輸出端。為并行輸出端。D0D1 D2D3 D0 D3 為并為并行數(shù)據(jù)輸入端。行數(shù)據(jù)輸入端。第第 6 章章 時(shí)序邏輯電路時(shí)序邏輯電路返回首頁(yè)4 位位 寄寄 存存 器器Q0 Q1 Q2Q3 Q0 Q1 Q2 Q3FF0FF1FF2FF3D0CPC1C1C11D1D1D R R R R D1 D2 D3 C11DCR1D1D1D1D （1）置零置零（清零清零）功能。只要功能。只要 CR=0 0 ，觸發(fā)器，觸發(fā)器FF0 FF3都被都被置置0

33、0，即，即 Q3 Q2 Q1 Q0 = 00000000 。 （2）并行送數(shù)功能。取并行送數(shù)功能。取CR =1 1，只要輸入時(shí)鐘脈沖，只要輸入時(shí)鐘脈沖CP的上升的上升沿，并行數(shù)據(jù)輸入端沿，并行數(shù)據(jù)輸入端 D3 D0 輸入的數(shù)據(jù)輸入的數(shù)據(jù) d3 d0 都被置入觸發(fā)器都被置入觸發(fā)器 FF0 FF3中，這時(shí)中，這時(shí) Q3 Q2 Q1 Q0 = d3 d2 d1 d0 。 （3）保持功能。當(dāng)保持功能。當(dāng) CR =1 1、CP = 0 0 時(shí)，時(shí)，寄存器中寄存的數(shù)碼寄存器中寄存的數(shù)碼保持不變，即保持不變，即觸發(fā)器觸發(fā)器FF0 FF3 的狀態(tài)保持不變的狀態(tài)保持不變。6.3.1 寄存器寄存器第第 6 章章

34、時(shí)序邏輯電路時(shí)序邏輯電路返回首頁(yè) （1）各觸發(fā)器均為）各觸發(fā)器均為 D 功能功能且且并行并行使用。使用。 （2） 1 個(gè)觸發(fā)器能存放個(gè)觸發(fā)器能存放 1 位二進(jìn)制數(shù)碼。位二進(jìn)制數(shù)碼。 所以，所以， N 位寄存器由位寄存器由 N 個(gè)觸發(fā)器構(gòu)成個(gè)觸發(fā)器構(gòu)成 。Q0 Q1 Q2Q3 Q0 Q1 Q2 Q3FF0FF1FF2FF3D0CPC1C1C11D1D1D R R R R D1 D2 D3 C11DCR1D1D1D1D 寄存器的結(jié)構(gòu)特點(diǎn)寄存器的結(jié)構(gòu)特點(diǎn)第第 6 章章 時(shí)序邏輯電路時(shí)序邏輯電路返回首頁(yè)6.3.2 移位寄存器移位寄存器在控制信號(hào)作用下，既可實(shí)在控制信號(hào)作用下，既可實(shí)現(xiàn)右移也可實(shí)現(xiàn)左移。

35、現(xiàn)右移也可實(shí)現(xiàn)左移。 雙向移位雙向移位寄寄 存存 器器單向移位單向移位寄寄 存存 器器 左左 移移寄存器寄存器 右右 移移寄存器寄存器每輸入一個(gè)移位脈沖，移位寄每輸入一個(gè)移位脈沖，移位寄存器中的數(shù)碼依次向右移動(dòng)存器中的數(shù)碼依次向右移動(dòng) 1 位。位。 每輸入一個(gè)移位脈沖，移位寄每輸入一個(gè)移位脈沖，移位寄存器中的數(shù)碼依次向左移動(dòng)存器中的數(shù)碼依次向左移動(dòng) 1 位。位。 Shift Register用于存放數(shù)碼和使數(shù)碼根據(jù)需要向左或向右移位。用于存放數(shù)碼和使數(shù)碼根據(jù)需要向左或向右移位。第第 6 章章 時(shí)序邏輯電路時(shí)序邏輯電路返回首頁(yè)右移輸入右移輸入D0D1D3DID2右移輸出右移輸出Q11D1D1D1

36、DQ3Q0Q2C1C1C1C1FF1FF0FF2FF3移位脈沖移位脈沖CP右右 移移 位位 寄寄 存存 器器 由由 D 觸發(fā)器構(gòu)成，為同步時(shí)序邏輯電路。觸發(fā)器構(gòu)成，為同步時(shí)序邏輯電路。在在 CP 上升沿作用下，上升沿作用下，串行輸入數(shù)據(jù)串行輸入數(shù)據(jù) DI被移入被移入 FF0 中；同時(shí)，數(shù)據(jù)逐步被右移。中；同時(shí)，數(shù)據(jù)逐步被右移。D0=DI，D1=Q0，D2=Q1，D3= Q2。DI右移輸入右移輸入D0Q0右移輸出右移輸出D1D2D3Q1Q2Q31D1D1D1D一、一、單向移位寄存器單向移位寄存器第第 6 章章 時(shí)序邏輯電路時(shí)序邏輯電路返回首頁(yè)設(shè)串行輸入數(shù)碼設(shè)串行輸入數(shù)碼DI= 10111011，

37、電路初態(tài)為，電路初態(tài)為 Q3Q2Q1Q0= 00000000。1 10 01 11 11 140 01 10 01 11 130 00 01 10 00 020 00 00 01 11 110 00 00 00 00Q3Q2Q1Q0移位寄存器中的數(shù)移位寄存器中的數(shù)輸入輸入數(shù)據(jù)數(shù)據(jù)移位移位脈沖脈沖舉例說(shuō)明工作原理舉例說(shuō)明工作原理可見(jiàn)，移位寄存器除了能寄存數(shù)碼外，可見(jiàn)，移位寄存器除了能寄存數(shù)碼外，還能實(shí)現(xiàn)數(shù)據(jù)的串、并行轉(zhuǎn)換。還能實(shí)現(xiàn)數(shù)據(jù)的串、并行轉(zhuǎn)換。在在 4 個(gè)移位脈沖作個(gè)移位脈沖作用下，用下，串行輸入串行輸入的的 4 位位數(shù)碼數(shù)碼 10111011 全部存入寄全部存入寄存器，并由存器，并由 Q

38、3、Q2、Q1 和和 Q0 并行輸出并行輸出。第第 6 章章 時(shí)序邏輯電路時(shí)序邏輯電路返回首頁(yè)10111401011300100200011100000Q3Q2Q1Q0移位寄存器中的數(shù)移位寄存器中的數(shù)輸入輸入數(shù)據(jù)數(shù)據(jù)移位移位脈沖脈沖工作原理舉例說(shuō)明工作原理舉例說(shuō)明 再輸入再輸入 4 個(gè)移位脈沖個(gè)移位脈沖時(shí)，時(shí)，串行輸入串行輸入數(shù)據(jù)數(shù)據(jù) 10111011將將從從 Q3 端端串行輸出串行輸出。01 11 10 00 051 11 10 00 00 061 10 00 00 00 071 10 01 11 11 140 00 00 00 00 080 01 10 01 11 130 00 01 10

39、 00 020 00 00 01 11 110 00 00 00 00Q3Q2Q1Q0移位寄存器中的數(shù)移位寄存器中的數(shù)輸入輸入數(shù)據(jù)數(shù)據(jù)移位移位脈沖脈沖1 1 從從 Q3 端取出端取出0 0 從從 Q3 端取出端取出1 1 從從 Q3 端取出端取出1 1 從從 Q3 端取出端取出第第 6 章章 時(shí)序邏輯電路時(shí)序邏輯電路返回首頁(yè)左左 移移 位位 寄寄 存存 器器左移輸出左移輸出D0D1D3DID2左移輸入左移輸入Q11D1D1D1DQ3Q0Q2C1C1C1C1FF1FF0FF2FF3CP移位脈沖移位脈沖左移輸出左移輸出Q0D01DQ1Q2D11DQ3D21D左移輸入左移輸入D31DDI 移位寄存器

40、結(jié)構(gòu)特點(diǎn)：移位寄存器結(jié)構(gòu)特點(diǎn)： 各觸發(fā)器均為各觸發(fā)器均為 D 功能功能且且串聯(lián)串聯(lián)使用；使用； N 位寄存器由位寄存器由 N 個(gè)觸發(fā)器構(gòu)成個(gè)觸發(fā)器構(gòu)成 。第第 6 章章 時(shí)序邏輯電路時(shí)序邏輯電路返回首頁(yè)CRCRDSLDSRCPCT74LS194Q0Q1Q2Q3M1M0D0D1D2D3二、二、雙向移位寄存器雙向移位寄存器Q3Q2Q1Q0SRSLM1M0D3D2D1D0移位脈沖移位脈沖輸入端輸入端右移右移串行數(shù)碼串行數(shù)碼輸輸 入入 端端并行數(shù)碼輸入端并行數(shù)碼輸入端左移左移串行數(shù)碼輸入端串行數(shù)碼輸入端 工作方式控制端工作方式控制端M1 M0 = 0000 時(shí)，保持功能。時(shí)，保持功能。M1 M0 =

41、0101 時(shí)，右移功能。時(shí)，右移功能。M1 M0 = 1010 時(shí)，左移功能。時(shí)，左移功能。M1 M0 = 1111 時(shí)，并行置數(shù)時(shí)，并行置數(shù) 功能。功能。并行數(shù)碼輸出端，從高并行數(shù)碼輸出端，從高位到低位依次為位到低位依次為 Q3 Q0。清零端低清零端低電平有效電平有效第第 6 章章 時(shí)序邏輯電路時(shí)序邏輯電路返回首頁(yè)CT74LS194的功能表的功能表d00 00 00 0保保 持持0 01 1左移左移輸入輸入0 00 0Q3Q2Q11 11 1左移左移輸入輸入1 11 1Q3Q2Q11 10 01 11 1右移右移輸入輸入0 0Q2Q1Q00 00 01 10 01 1右移右移輸入輸入1 1Q

42、2Q1Q01 11 11 10 01 1并行置數(shù)并行置數(shù)d3d2d1d0d3d2d11 11 11 1保保 持持0 01 1清零清零0 00 00 00 00 0Q3Q2Q1Q0D3D2D1D0DSRDSLCPM0M1CR說(shuō)明說(shuō)明輸輸 出出輸輸 入入Q3Q2Q1Q0M1M0DSLDSRCPCRCT74LS194D3D2D1D0CR第第 6 章章 時(shí)序邏輯電路時(shí)序邏輯電路返回首頁(yè)一、順序脈沖發(fā)生器一、順序脈沖發(fā)生器順序脈沖指在順序脈沖指在每個(gè)循環(huán)周期內(nèi)，每個(gè)循環(huán)周期內(nèi)，在時(shí)間上按一定先在時(shí)間上按一定先后順序排列的脈沖后順序排列的脈沖信號(hào)信號(hào)。常用于控制。常用于控制某些設(shè)備按照事先某些設(shè)備按照事先

43、規(guī)定的順序進(jìn)行運(yùn)規(guī)定的順序進(jìn)行運(yùn)算或操作。算或操作。6.3.3 移位寄存器的應(yīng)用移位寄存器的應(yīng)用D0D3D2D1Q3Q2Q1Q0M1M0DSLDSRCPCT74LS194CR1 11 11 10 00 00 00 0CP12345678Q3Q2Q1Q0第第 6 章章 時(shí)序邏輯電路時(shí)序邏輯電路返回首頁(yè)D0D3D2D1Q3Q2Q1Q0M1M0DSLDSRCPCT74LS194CR1 11 11 10 00 00 00 0CP12345678Q3Q2Q1Q0一、順序脈沖發(fā)生器一、順序脈沖發(fā)生器 利用并行置數(shù)功能將利用并行置數(shù)功能將電路初態(tài)置為電路初態(tài)置為Q3Q2Q1Q0 = D3D2D1D0 = 1

44、 1000000電路執(zhí)行左移功能電路執(zhí)行左移功能來(lái)一個(gè)來(lái)一個(gè) CP 脈沖，各脈沖，各位數(shù)據(jù)左移一位，即位數(shù)據(jù)左移一位，即 Q0Q1 Q2 Q3。左移。左移輸入信號(hào)輸入信號(hào) DSL 由由 Q0 提供，提供，因此能實(shí)現(xiàn)循環(huán)左移因此能實(shí)現(xiàn)循環(huán)左移從從 Q3 Q0 依次輸出依次輸出順序脈沖。順序脈沖寬順序脈沖。順序脈沖寬度為一個(gè)度為一個(gè) CP 周期。周期。工作原理工作原理 第第 6 章章 時(shí)序邏輯電路時(shí)序邏輯電路返回首頁(yè)二、扭環(huán)形計(jì)數(shù)器二、扭環(huán)形計(jì)數(shù)器（約翰遜計(jì)數(shù)器約翰遜計(jì)數(shù)器）用用 CT74LS194 構(gòu)成七進(jìn)制構(gòu)成七進(jìn)制扭環(huán)形計(jì)數(shù)器扭環(huán)形計(jì)數(shù)器CT74LS194D0D3D2D1Q3Q2Q1Q0M1

45、M0DSLCPCR1 11 1 0 0&DSR將移位寄存器將移位寄存器的第的第 N 和第和第 N- -1 位位的輸出通過(guò)的輸出通過(guò)與非與非門門加到右移串行數(shù)碼加到右移串行數(shù)碼輸入輸入 DSR 端時(shí)，則端時(shí)，則構(gòu)成構(gòu)成 2N- -1 進(jìn)制扭進(jìn)制扭環(huán)形計(jì)數(shù)器，即奇環(huán)形計(jì)數(shù)器，即奇數(shù)分頻電路。數(shù)分頻電路。第第 6 章章 時(shí)序邏輯電路時(shí)序邏輯電路返回首頁(yè)二、扭環(huán)形計(jì)數(shù)器二、扭環(huán)形計(jì)數(shù)器（約翰遜計(jì)數(shù)器約翰遜計(jì)數(shù)器）用用 CT74LS194 構(gòu)成七進(jìn)制構(gòu)成七進(jìn)制扭環(huán)形計(jì)數(shù)器扭環(huán)形計(jì)數(shù)器CT74LS194D0D3D2D1Q3Q2Q1Q0M1M0DSLCPCR1 11 1 0 0&DSR1 1

46、1 10 00 051 10 00 00 061 11 11 10 041 11 11 11 130 01 11 11 1020 00 01 11 110 00 00 01 10Q3Q2Q1Q0計(jì)數(shù)脈計(jì)數(shù)脈沖順序沖順序第第 6 章章 時(shí)序邏輯電路時(shí)序邏輯電路返回首頁(yè)CT74LS194D0D3D2D1Q3Q2Q1Q0M1M0DSLCPCR1 11 1 0 01DSR用用 CT74LS194 構(gòu)成六進(jìn)制構(gòu)成六進(jìn)制扭環(huán)形計(jì)數(shù)器扭環(huán)形計(jì)數(shù)器當(dāng)由移位寄存器的當(dāng)由移位寄存器的第第 N 位輸出通過(guò)位輸出通過(guò)非非門加到右移串行數(shù)門加到右移串行數(shù)碼輸入端碼輸入端DSR 時(shí)，時(shí)，則構(gòu)成則構(gòu)成 2N 進(jìn)制扭進(jìn)制扭環(huán)

47、形計(jì)數(shù)器，即偶環(huán)形計(jì)數(shù)器，即偶數(shù)分頻電路。數(shù)分頻電路。第第 6 章章 時(shí)序邏輯電路時(shí)序邏輯電路返回首頁(yè)6.4計(jì)數(shù)器計(jì)數(shù)器 主要要求：主要要求： 理解常用集成二進(jìn)制和十進(jìn)制計(jì)數(shù)器的功能理解常用集成二進(jìn)制和十進(jìn)制計(jì)數(shù)器的功能及其應(yīng)用。及其應(yīng)用。 掌握二進(jìn)制計(jì)數(shù)器的工作原理、邏輯功能及掌握二進(jìn)制計(jì)數(shù)器的工作原理、邏輯功能及使用方法。使用方法。 掌握利用集成計(jì)數(shù)器構(gòu)成掌握利用集成計(jì)數(shù)器構(gòu)成 N 進(jìn)制計(jì)數(shù)器的方進(jìn)制計(jì)數(shù)器的方法。法。 第第 6 章章 時(shí)序邏輯電路時(shí)序邏輯電路返回首頁(yè)計(jì)數(shù)器的作用與分類計(jì)數(shù)器的作用與分類 計(jì)數(shù)器計(jì)數(shù)器( (Counter) )用于累計(jì)輸入時(shí)鐘脈沖的用于累計(jì)輸入時(shí)鐘脈沖的個(gè)數(shù)

48、，還常用于分頻和進(jìn)行數(shù)字運(yùn)算。個(gè)數(shù)，還常用于分頻和進(jìn)行數(shù)字運(yùn)算。 計(jì)數(shù)器分類如下：計(jì)數(shù)器分類如下： 按時(shí)鐘控制方式不同分按時(shí)鐘控制方式不同分 異步計(jì)數(shù)器異步計(jì)數(shù)器 同步計(jì)數(shù)器同步計(jì)數(shù)器 同步計(jì)數(shù)器比異步計(jì)數(shù)器的速度快得多。同步計(jì)數(shù)器比異步計(jì)數(shù)器的速度快得多。第第 6 章章 時(shí)序邏輯電路時(shí)序邏輯電路返回首頁(yè)按計(jì)數(shù)增減分按計(jì)數(shù)增減分加法計(jì)數(shù)器加法計(jì)數(shù)器 減法計(jì)數(shù)器減法計(jì)數(shù)器 加加 / / 減計(jì)數(shù)器減計(jì)數(shù)器( (又稱可逆計(jì)數(shù)器又稱可逆計(jì)數(shù)器) ) 對(duì)計(jì)數(shù)脈沖作遞增對(duì)計(jì)數(shù)脈沖作遞增計(jì)數(shù)的電路。計(jì)數(shù)的電路。 對(duì)計(jì)數(shù)脈沖作遞減對(duì)計(jì)數(shù)脈沖作遞減計(jì)數(shù)的電路。計(jì)數(shù)的電路。 在加在加/ /減控制信號(hào)作減控制信號(hào)作

49、用下，可遞增也可遞用下，可遞增也可遞減計(jì)數(shù)的電路。減計(jì)數(shù)的電路。 按計(jì)數(shù)進(jìn)制分按計(jì)數(shù)進(jìn)制分按二進(jìn)制數(shù)運(yùn)按二進(jìn)制數(shù)運(yùn)算規(guī)律進(jìn)行計(jì)算規(guī)律進(jìn)行計(jì)數(shù)的電路數(shù)的電路 按十進(jìn)制數(shù)運(yùn)按十進(jìn)制數(shù)運(yùn)算規(guī)律進(jìn)行計(jì)算規(guī)律進(jìn)行計(jì)數(shù)的電路數(shù)的電路 二進(jìn)制計(jì)數(shù)器二進(jìn)制計(jì)數(shù)器 十進(jìn)制計(jì)數(shù)器十進(jìn)制計(jì)數(shù)器 任意進(jìn)制計(jì)數(shù)器任意進(jìn)制計(jì)數(shù)器( (又稱又稱 N 進(jìn)制計(jì)數(shù)器進(jìn)制計(jì)數(shù)器) )二進(jìn)制和十二進(jìn)制和十進(jìn)制以外的進(jìn)制以外的計(jì)數(shù)器計(jì)數(shù)器 第第 6 章章 時(shí)序邏輯電路時(shí)序邏輯電路返回首頁(yè)0 00 00 081 11 11 170 01 11 161 10 01 150 00 01 141 11 10 030 01 10 021 10

50、00 010 00 00 00二進(jìn)制加法計(jì)數(shù)器二進(jìn)制加法計(jì)數(shù)器計(jì)數(shù)規(guī)律舉例計(jì)數(shù)規(guī)律舉例二進(jìn)制減法計(jì)數(shù)器二進(jìn)制減法計(jì)數(shù)器計(jì)數(shù)規(guī)律舉例計(jì)數(shù)規(guī)律舉例“000000 - -1 1”不夠減，需向相鄰高位借不夠減，需向相鄰高位借“1 1”，借借“1 1”后作運(yùn)算后作運(yùn)算“1 1000000 - - 1 1 = 111111”。Q0Q1Q2計(jì)計(jì) 數(shù)數(shù) 器器 狀狀 態(tài)態(tài)計(jì)數(shù)順序計(jì)數(shù)順序Q0Q1Q2計(jì)計(jì) 數(shù)數(shù) 狀狀 態(tài)態(tài)計(jì)數(shù)順序計(jì)數(shù)順序0 00 00 081 10 00 070 01 10 061 11 10 050 00 01 141 10 01 130 01 11 121 11 11 110 00 00 0

51、0第第 6 章章 時(shí)序邏輯電路時(shí)序邏輯電路返回首頁(yè)8421 碼十進(jìn)制加法計(jì)數(shù)器碼十進(jìn)制加法計(jì)數(shù)器計(jì)數(shù)規(guī)律計(jì)數(shù)規(guī)律Q0Q1Q2Q3計(jì)計(jì) 數(shù)數(shù) 器器 狀狀 態(tài)態(tài)計(jì)數(shù)順序計(jì)數(shù)順序1 10 00 01 190 00 00 01 181 11 11 10 070 01 11 10 061 10 01 10 050 00 01 10 041 11 10 00 030 01 10 00 021 10 00 00 010 00 00 00 0100 00 00 00 00第第 6 章章 時(shí)序邏輯電路時(shí)序邏輯電路返回首頁(yè)計(jì)數(shù)的最大數(shù)目稱為計(jì)數(shù)器的計(jì)數(shù)的最大數(shù)目稱為計(jì)數(shù)器的“模模”，用，用 M 表示。表示。模也稱

52、為計(jì)數(shù)長(zhǎng)度或計(jì)數(shù)容量。模也稱為計(jì)數(shù)長(zhǎng)度或計(jì)數(shù)容量。 N 進(jìn)制進(jìn)制計(jì)數(shù)器計(jì)數(shù)器計(jì)數(shù)規(guī)計(jì)數(shù)規(guī)律舉例律舉例具有具有 5 個(gè)獨(dú)個(gè)獨(dú)立的狀態(tài)，計(jì)滿立的狀態(tài)，計(jì)滿 5個(gè)計(jì)數(shù)脈沖后，個(gè)計(jì)數(shù)脈沖后，電路狀態(tài)自動(dòng)進(jìn)電路狀態(tài)自動(dòng)進(jìn)入循環(huán)。故為入循環(huán)。故為五五進(jìn)制計(jì)數(shù)器。進(jìn)制計(jì)數(shù)器。五進(jìn)制計(jì)數(shù)器五進(jìn)制計(jì)數(shù)器也稱模也稱模 5 計(jì)數(shù)器；計(jì)數(shù)器；十進(jìn)制計(jì)數(shù)器則十進(jìn)制計(jì)數(shù)器則為模為模 10 計(jì)數(shù)器；計(jì)數(shù)器；3 位二進(jìn)制計(jì)數(shù)器為模位二進(jìn)制計(jì)數(shù)器為模 8 計(jì)數(shù)器。計(jì)數(shù)器。 n 個(gè)觸發(fā)器有個(gè)觸發(fā)器有 2n 種輸出，最多可實(shí)現(xiàn)模種輸出，最多可實(shí)現(xiàn)模 2n 計(jì)數(shù)。計(jì)數(shù)。 Q0Q1Q2計(jì)計(jì) 數(shù)數(shù) 狀狀 態(tài)態(tài)計(jì)數(shù)順序計(jì)數(shù)順序0 00 0

53、0 050 00 01 141 11 10 030 01 10 021 10 00 010 00 00 00第第 6 章章 時(shí)序邏輯電路時(shí)序邏輯電路返回首頁(yè)FF01J1KRC1Q0Q1Q2Q3FF11J1KRC1FF21J1KRC1FF31J1KRC11 1CPRD JK 觸發(fā)器構(gòu)成的觸發(fā)器構(gòu)成的 4 位異步二進(jìn)制加法計(jì)數(shù)器位異步二進(jìn)制加法計(jì)數(shù)器6.4.1 異步計(jì)數(shù)器異步計(jì)數(shù)器 一、異步二進(jìn)制計(jì)數(shù)器一、異步二進(jìn)制計(jì)數(shù)器 1. 異步二進(jìn)制加法計(jì)數(shù)器異步二進(jìn)制加法計(jì)數(shù)器1 11J1K1J1K1J1K1J1KC1CPC1Q0C1Q1C1Q2第第 6 章章 時(shí)序邏輯電路時(shí)序邏輯電路返回首頁(yè) 依次輸入脈

54、依次輸入脈沖時(shí)，計(jì)數(shù)狀態(tài)沖時(shí)，計(jì)數(shù)狀態(tài)按按 4 位二進(jìn)制數(shù)位二進(jìn)制數(shù)遞增規(guī)律變化。遞增規(guī)律變化。0001000100100010CPQ3Q0Q1Q20 00 00 00 01111111100000000 輸入第輸入第1個(gè)計(jì)數(shù)脈沖個(gè)計(jì)數(shù)脈沖時(shí)，計(jì)數(shù)器輸出為時(shí)，計(jì)數(shù)器輸出為00010001；輸入第輸入第2個(gè)個(gè)計(jì)數(shù)脈沖時(shí)，計(jì)數(shù)脈沖時(shí)，計(jì)數(shù)器輸出為計(jì)數(shù)器輸出為00100010。輸入第輸入第15個(gè)脈沖時(shí)，輸出個(gè)脈沖時(shí)，輸出11111111，當(dāng)輸入第，當(dāng)輸入第16個(gè)個(gè)脈沖時(shí)，脈沖時(shí)，輸出返回初態(tài)輸出返回初態(tài)00000000，且，且 Q3 端輸出進(jìn)位信號(hào)下降沿。因此，端輸出進(jìn)位信號(hào)下降沿。因此，該電路構(gòu)成

55、該電路構(gòu)成 4 位二進(jìn)制加法計(jì)數(shù)器。位二進(jìn)制加法計(jì)數(shù)器。 工作原理工作原理第第 6 章章 時(shí)序邏輯電路時(shí)序邏輯電路返回首頁(yè)0 00 00 00 0161 11 11 11 1150 01 11 11 1141 10 01 11 1130 00 01 11 1121 11 10 01 1110 01 10 01 1101 10 00 01 190 00 00 01 181 11 11 10 070 01 11 10 061 10 01 10 050 00 01 10 041 11 10 00 030 01 10 00 021 10 00 00 010 00 00 00 00Q0Q1Q2Q3計(jì)計(jì)

56、數(shù)數(shù) 器器 狀狀 態(tài)態(tài)計(jì)數(shù)順序計(jì)數(shù)順序 4 位二進(jìn)制加法計(jì)數(shù)器狀態(tài)表位二進(jìn)制加法計(jì)數(shù)器狀態(tài)表 第第 6 章章 時(shí)序邏輯電路時(shí)序邏輯電路返回首頁(yè) D 觸發(fā)器構(gòu)成的異步二進(jìn)制加法計(jì)數(shù)器觸發(fā)器構(gòu)成的異步二進(jìn)制加法計(jì)數(shù)器 其工作原理與前述其工作原理與前述 JK 觸發(fā)器所構(gòu)成的二進(jìn)制計(jì)數(shù)器的相同。觸發(fā)器所構(gòu)成的二進(jìn)制計(jì)數(shù)器的相同。不同的是用不同的是用 CP 上升沿觸發(fā)計(jì)數(shù)。上升沿觸發(fā)計(jì)數(shù)。FF01DRC1Q0Q1Q2Q3FF11DRC1FF21DRC1FF31DRC1CPRDQ0Q1Q2Q31D1D1D1DC1CPQ0Q1Q2C1C1C1與與 JK 觸發(fā)器一樣，觸發(fā)器一樣，D 觸發(fā)器也可組成二進(jìn)制計(jì)數(shù)器

57、。觸發(fā)器也可組成二進(jìn)制計(jì)數(shù)器。與與 JK 觸發(fā)器不同的是，觸發(fā)器不同的是， D 觸發(fā)器用觸發(fā)器用 觸發(fā)。觸發(fā)。niQ1 第第 6 章章 時(shí)序邏輯電路時(shí)序邏輯電路返回首頁(yè)FF01J1KRC1Q0Q1Q2Q3FF11J1KRC1FF21J1KRC1FF31J1KRC11 1CPRD JK 觸發(fā)器構(gòu)成的觸發(fā)器構(gòu)成的 4 位異步二進(jìn)制減法計(jì)數(shù)器位異步二進(jìn)制減法計(jì)數(shù)器Q0Q1Q2Q32. 異步二進(jìn)制減法計(jì)數(shù)器異步二進(jìn)制減法計(jì)數(shù)器C1CP1 11J1K1J1K1J1K1J1KC1Q0Q1C1Q2C1第第 6 章章 時(shí)序邏輯電路時(shí)序邏輯電路返回首頁(yè)依次輸入脈沖時(shí)，依次輸入脈沖時(shí)，計(jì)數(shù)狀態(tài)按計(jì)數(shù)狀態(tài)按 4 位

58、位二進(jìn)制數(shù)遞減規(guī)二進(jìn)制數(shù)遞減規(guī)律變化。律變化。1111111111101110CPQ3Q0Q1Q20 00 00 00 00001000100000000輸入第輸入第1個(gè)計(jì)數(shù)脈沖時(shí)，計(jì)個(gè)計(jì)數(shù)脈沖時(shí)，計(jì)數(shù)器輸出為數(shù)器輸出為11111111；輸入第；輸入第2個(gè)個(gè)計(jì)數(shù)脈沖時(shí)，計(jì)數(shù)器輸出計(jì)數(shù)脈沖時(shí)，計(jì)數(shù)器輸出為為11101110。輸入第輸入第15個(gè)脈沖時(shí)，輸出個(gè)脈沖時(shí)，輸出00010001，當(dāng)輸入第，當(dāng)輸入第16個(gè)個(gè)脈沖時(shí)，脈沖時(shí)，輸出返回初態(tài)輸出返回初態(tài)00000000。因此，該電路構(gòu)成。因此，該電路構(gòu)成 4 位二進(jìn)制減法位二進(jìn)制減法計(jì)數(shù)器。計(jì)數(shù)器。 工作原理工作原理第第 6 章章 時(shí)序邏輯電路時(shí)序

59、邏輯電路返回首頁(yè)0 00 00 00 0161 10 00 00 0150 01 10 00 0141 11 10 00 0130 00 01 10 0121 10 01 10 0110 01 11 10 0101 11 11 10 090 00 00 01 181 10 00 01 170 01 10 01 161 11 10 01 150 00 01 11 141 10 01 11 130 01 11 11 121 11 11 11 110 00 00 00 00Q0Q1Q2Q3計(jì)計(jì) 數(shù)數(shù) 器器 狀狀 態(tài)態(tài)計(jì)數(shù)順序計(jì)數(shù)順序 4 位二進(jìn)制減法計(jì)數(shù)器狀態(tài)表位二進(jìn)制減法計(jì)數(shù)器狀態(tài)表 第第 6 章

60、章 時(shí)序邏輯電路時(shí)序邏輯電路返回首頁(yè)3. 異步二進(jìn)制計(jì)數(shù)器的構(gòu)成方法異步二進(jìn)制計(jì)數(shù)器的構(gòu)成方法 CPi = Qi 1 CPi = Qi - - 1減法計(jì)數(shù)減法計(jì)數(shù) CPi = Qi 1 CPi = Qi - - 1加法計(jì)數(shù)加法計(jì)數(shù) 下降沿觸發(fā)式下降沿觸發(fā)式 上升沿觸發(fā)式上升沿觸發(fā)式 計(jì)數(shù)觸發(fā)器的觸發(fā)信號(hào)接法計(jì)數(shù)觸發(fā)器的觸發(fā)信號(hào)接法計(jì)數(shù)規(guī)律計(jì)數(shù)規(guī)律 將觸發(fā)器接成計(jì)數(shù)觸發(fā)器，然后級(jí)聯(lián)，將計(jì)數(shù)脈沖將觸發(fā)器接成計(jì)數(shù)觸發(fā)器，然后級(jí)聯(lián)，將計(jì)數(shù)脈沖CP 從最低位時(shí)鐘端輸入，其他各位時(shí)鐘端接法如下表：從最低位時(shí)鐘端輸入，其他各位時(shí)鐘端接法如下表：第第 6 章章 時(shí)序邏輯電路時(shí)序邏輯電路返回首頁(yè)1. 十進(jìn)制計(jì)數(shù)器與十進(jìn)制計(jì)數(shù)器與 4 位二進(jìn)制計(jì)數(shù)器的比較位二進(jìn)制計(jì)數(shù)器的比較8421BCD 碼十進(jìn)制計(jì)數(shù)器的設(shè)計(jì)思想：碼十進(jìn)制計(jì)數(shù)器的設(shè)