《數(shù)字電路與邏輯設(shè)計(jì)實(shí)驗(yàn)》實(shí)驗(yàn)報告

1、數(shù)字電路與邏輯設(shè)計(jì)實(shí)驗(yàn)實(shí)驗(yàn)報告 *大學(xué)信息學(xué)院xx年至202x年下學(xué)期 數(shù)字電路與邏輯設(shè)計(jì)實(shí)驗(yàn)實(shí)驗(yàn)報告 實(shí)驗(yàn)名稱：組合邏輯電路教師： 學(xué)號：xxxxxxxxx姓名： 序號： 33 上課日期：202x.4.11班級：周六三四節(jié) 一、 實(shí)驗(yàn)器材（芯片類型及數(shù)量） 芯片類型數(shù)量 quartusii實(shí)驗(yàn)平臺1臺 7454芯片1片 四2輸入與或非門74ls28芯片1片 四2輸入與非門74ls00芯片10片 注釋： 其中九片四2輸入與非門74ls00芯片用于實(shí)驗(yàn)一，一片四2輸入與非門74ls00芯片和其余器件用于實(shí)驗(yàn)二。 二、 實(shí)驗(yàn)原理 數(shù)字電路按邏輯功能和電路結(jié)構(gòu)的不同特點(diǎn)，可分為組合邏輯電路和時序邏輯

2、電路兩大類。組合邏輯電路是根據(jù)給定的邏輯問題，設(shè)計(jì)出能實(shí)現(xiàn)邏輯功能的電路。用小規(guī)模集成電路實(shí)現(xiàn)組合邏輯電路，要求是使用的芯片最少，連線最少。一般設(shè)計(jì)步驟如下： 1、首先根據(jù)實(shí)際情況確定輸入變量、輸出變量的個數(shù)，列出邏輯真值表。 2、根據(jù)真值表，一般采用卡諾圖進(jìn)行化簡，得出邏輯表達(dá)式。 3、如果已對器件類型有所規(guī)定或限制，那么應(yīng)將函數(shù)表達(dá)式變換成與器件類型相適應(yīng)的形式。 4、根據(jù)化簡或變換后的邏輯表達(dá)式，畫出邏輯電路。 5、根據(jù)邏輯電路圖，查找所用集成器件的管腳圖，將管腳號標(biāo)在電路圖上，再接線驗(yàn)證。 三、 實(shí)驗(yàn)內(nèi)容及原理圖 1. analysis of combinatorial logic c

3、ircuits（組合邏輯電路分析） aim: to get the logical function of the digital circuit（目的:得到數(shù)字電路的邏輯功能） ? step 1 get the logical function of the digital circuit（步驟1得到數(shù)字電路的邏輯功能） ? get the logical expression step by step from the input to the output.（從輸入到輸出，一步一步地獲取邏輯表達(dá)式） ? simplified the logical expression（簡化邏輯表達(dá)式）

4、 ? filled the truth table（填寫真值表） ? summarized the function of the circuit（總結(jié)該電路的功能） ? step 2 test and verify if your analysis are correct.（步驟2測試和驗(yàn)證您的分析是否正確） ? select the chip model and draw the circuit diagram;（選擇芯片型號并繪制電路圖） ? realize the circuit.（實(shí)現(xiàn)電路） 1) basic task: analyze the logical functions o

5、f the following circuit（根本任務(wù):分析以下電路的邏輯功能） 2) high level task: realizing the logical function of full adder by and-or-invert gate (7454) and nand gate.（高級任務(wù):通過異或門、與或非門(7454)和與非門實(shí)現(xiàn)全加法器的邏輯功能。） y=ab+cde+fgh+ij 四、實(shí)驗(yàn)數(shù)據(jù)記錄（真值表/時序波形圖/狀態(tài)轉(zhuǎn)換圖） 1. l 得到數(shù)字電路的邏輯功能 ab·a ab·b ab （1）分析每一級的邏輯表達(dá)式并化簡： 因?yàn)椋?y=aib

6、i·ai·aibi·bi=aibi·ai+aibi·bi=（ai+bi）ai+（ai+bi）bi=aibi+aibi=ai?bi x1=yci-1=ai?bi·ci-1 所以： ci=xi·aibi=xi·aibi=(ai?bi)ci-1·aibi= (ai?bi)ci-1+aibi 因?yàn)椋?圖中紅框中的兩局部結(jié)構(gòu)相同，只是右邊紅框的一個輸入從bi變成了ci-1，且y= ai?bi 所以： si=( ai?bi)?ci （2）列出真值表 （3）總結(jié)該電路的功能 觀察真值表可知該邏輯電路的功能是：一位全加器

7、 ai和bi分別為加數(shù)和被加數(shù)； ci-1為低位向本位的進(jìn)位； si為本位和； ci為本位向高位的進(jìn)位。 l 測試和驗(yàn)證 （1）選擇芯片型號并繪制電路圖 （2）電路的仿真實(shí)現(xiàn) 結(jié)論：時序波形圖與真值表表現(xiàn)得信息是匹配的，故驗(yàn)證成功！ 2. l 設(shè)計(jì)分析 由上題得： si=( ai?bi)?ci ci=xi·aibi=xi·aibi=(ai?bi)ci-1·aibi= (ai?bi)ci-1+aibi 考慮到由異或門、與或非門(7454)和與非門三種邏輯門實(shí)現(xiàn)邏輯功能 因?yàn)椋簊i=( ai?bi)?ci表達(dá)式中不含上述三種邏輯門電路以外的電路 故：si=( ai?b

8、i)?ci 所以：si由兩個異或門實(shí)現(xiàn) 因?yàn)椋簩i= (ai?bi)ci-1+aibi變換為符合上述三種邏輯門電路的形式為：ci=(ai?bi)ci-1+aibi 所以：ci由一個異或門，一個與或非門和一個異或門實(shí)現(xiàn) y=ab+cde+fgh+ij 此時：(ai?bi)相當(dāng)于上式的a; ci-1相當(dāng)于上式的b; ai相當(dāng)于上式的i； bi相當(dāng)于上式j(luò)。 使cde項(xiàng)和fgh項(xiàng)均為低電位 其中可向與非邏輯門的輸入輸出同時輸入(ai?bi)ci-1+aibi或是一個輸入端輸入 (ai?bi)ci-1+aibi，另一個輸入端接高電平以實(shí)現(xiàn)最后的取反功能，此次實(shí)驗(yàn)中，選用第一種方法。 l 測試和驗(yàn)證 （1） 選擇芯片型號并繪制電路圖 （2）電路的仿真實(shí)現(xiàn) （3）真值表 結(jié)論：此時序波形圖和真值表分別于與題1的時序波形圖和真值表相同，故驗(yàn)證成功！ 五、總結(jié) ü 由時序波形圖可知，此電路存在邏輯競爭，但不存在冒險，不會對功能產(chǎn)生影響。 ü 此題中四2輸入與非門74ls00芯片有多種接法，如：(ai?bi)接a； ci-1接b； ai接c； bi接d； e接高電平； 使fgh項(xiàng)和ij項(xiàng)為低電平。 ü 通過本次實(shí)驗(yàn)學(xué)會了推斷邏輯電路功能的步驟方法。 ü 學(xué)會了在限定的邏輯門組合下