第94章Verilog設(shè)計(jì)進(jìn)階

1、第第9章章 Verilog設(shè)計(jì)進(jìn)階設(shè)計(jì)進(jìn)階9.1 加法器設(shè)計(jì)加法器設(shè)計(jì)（1）級(jí)連加法器）級(jí)連加法器結(jié)構(gòu)簡(jiǎn)單，n倍延時(shí)，主要是進(jìn)位信號(hào)級(jí)連造成。module add_jl(sum,cout,a,b,cin);input7:0 a,b;input cin;output7:0 sum;output cout;full_add1 f0(a0,b0,cin,sum0,cin1); /級(jí)連描述級(jí)連描述 full_add1 f1(a1,b1,cin1,sum1,cin2);full_add1 f2(a2,b2,cin2,sum2,cin3);full_add1 f3(a3,b3,cin3,sum3,cin4

2、);full_add1 f4(a4,b4,cin4,sum4,cin5);full_add1 f5(a5,b5,cin5,sum5,cin6);full_add1 f6(a6,b6,cin6,sum6,cin7);full_add1 f7(a7,b7,cin7,sum7,cout);endmodule8位級(jí)連加法器代碼位級(jí)連加法器代碼（2）數(shù)據(jù)流描述的加法器）數(shù)據(jù)流描述的加法器 module add_bx(cout,sum,a,b,cin);parameter WIDTH=8; input cin; output cout;inputWIDTH-1:0 a,b; outputWIDTH-1:0

3、 sum; assign cout,sum=a+b+cin;endmodule全部由邏輯門實(shí)現(xiàn)，級(jí)聯(lián)全部由邏輯門實(shí)現(xiàn)，級(jí)聯(lián)超前進(jìn)位加法器超前進(jìn)位加法器o 超前進(jìn)位鏈能有效減少進(jìn)位的的延時(shí)超前進(jìn)位鏈能有效減少進(jìn)位的的延時(shí)o 令令G=ab,P=a+b,inininOUTcbaabcacbbaC)()()()(incbasumininOUTcPGcbaabC)(比級(jí)聯(lián)加法器耗用資源更多比級(jí)聯(lián)加法器耗用資源更多（3） 8位超前進(jìn)位加法器位超前進(jìn)位加法器 module add_ahead(sum,cout,a,b,cin);input7:0 a,b;input cin;output7:0 sum;out

4、put cout;wire7:0 G,P;wire7:0 C,sum;assign G0=a0&b0; assign P0=a0|b0;assign C0=cin;assign sum0=G0P0C0;assign G1=a1&b1; assign P1=a1|b1;assign C1=G0|(P0&cin);assign sum1=G1P1C1;assign G2=a2&b2; assign P2=a2|b2;assign C2=G1|(P1&C1);assign sum2=G2P2C2;assign G3=a3&b3;assign P3=a3

5、|b3;assign C3=G2|(P2&C2);assign sum3=G3P3C3;assign G4=a4&b4;assign P4=a4|b4;assign C4=G3|(P3&C3);assign sum4=G2P2C2;assign G5=a5&b5; assign P5=a5|b5;assign C5=G4|(P4&C4);assign sum5=G5P5C5;assign G6=a6&b6;assign P6=a6|b6;assign C6=G5|(P5&C5);assign sum6=G6P6C6;assign G7=a

6、7&b7; assign P7=a7|b7;assign C7=G6|(P6&C6);assign sum7=G7P7C7;assign cout=G7|(P7&C7); endmodule（4）流水線加法器）流水線加法器 o 流水線設(shè)計(jì)技術(shù)（流水線設(shè)計(jì)技術(shù)（Pipeline）o 基本思想：基本思想： 在邏輯電路中加入若干寄存器來(lái)暫存中間結(jié)在邏輯電路中加入若干寄存器來(lái)暫存中間結(jié)果，雖然多用了一些寄存器資源，但減少了果，雖然多用了一些寄存器資源，但減少了每一級(jí)組合電路的延時(shí)，因此可提高整個(gè)加每一級(jí)組合電路的延時(shí)，因此可提高整個(gè)加法器的運(yùn)行頻率。法器的運(yùn)行頻率。（4）流水線

7、加法器）流水線加法器 -10.2-10.2module adder8(cout,sum,a,b,cin,enable);input7:0 a,b; input cin,enable;output7:0 sum; reg7:0 sum;output cout;reg cout;reg3:0 tempa,tempb,firsts; reg firstc;always (posedge enable)beginfirstc,firsts=a3:0+b3:0+cin;tempa=a7:4; tempb=b7:4;endalways (posedge enable)begincout,sum7:4=te

8、mpa+tempb+firstc;sum3:0=firsts;endendmodule9.2 乘法器乘法器module mult(outcome,a,b);parameter size=8;inputsize:1 a,b;output2*size:1 outcome;assign outcome=a*b;endmodule（1）并行乘法器）并行乘法器利用利用Verilog語(yǔ)言的乘法操作符，可很容語(yǔ)言的乘法操作符，可很容易地實(shí)現(xiàn)并行乘法器，并可由易地實(shí)現(xiàn)并行乘法器，并可由EDA綜合軟綜合軟件自動(dòng)轉(zhuǎn)化為電路網(wǎng)表結(jié)構(gòu)件自動(dòng)轉(zhuǎn)化為電路網(wǎng)表結(jié)構(gòu)o 88并行乘法器的門級(jí)綜合原理圖并行乘法器的門級(jí)綜合原理圖

9、 （1）并行乘法器）并行乘法器o 如果所用的FPGA中內(nèi)有嵌入式乘法器，建議用乘法器來(lái)實(shí)現(xiàn)乘法操作，硬件乘法器具有速度快、資源利用合理等優(yōu)點(diǎn)。o Tools-Chip Planner（2）移位相加乘法器）移位相加乘法器o 移位相加乘法器將乘法移位相加乘法器將乘法變?yōu)榧臃▽?shí)現(xiàn)，其設(shè)計(jì)變?yōu)榧臃▽?shí)現(xiàn)，其設(shè)計(jì)思路是：乘法通過(guò)逐次思路是：乘法通過(guò)逐次移位相加實(shí)現(xiàn)，每次判移位相加實(shí)現(xiàn)，每次判斷乘數(shù)的最低位，若為斷乘數(shù)的最低位，若為1則將被乘數(shù)移位相加。則將被乘數(shù)移位相加。o 相對(duì)節(jié)省資源相對(duì)節(jié)省資源44移位相加乘法操作示意圖移位相加乘法操作示意圖8 8位移位相加乘法器頂層設(shè)計(jì)位移位相加乘法器頂層設(shè)計(jì) 8位

10、移位相加乘法器時(shí)序仿真波形位移位相加乘法器時(shí)序仿真波形圖9.11底層模塊也使用狀態(tài)機(jī)來(lái)實(shí)現(xiàn)，相對(duì)節(jié)省資源。（3）加法樹乘法器）加法樹乘法器 增加若干寄存器來(lái)暫存數(shù)據(jù)，增加了芯片資源的耗用，但加法樹加法樹乘法器乘法器能在一個(gè)時(shí)鐘周期內(nèi)完成兩數(shù)相乘，提高了運(yùn)算速度?！纠纠?.7】 8位加法樹乘法器位加法樹乘法器module add_tree(out,a,b,clk);input7:0 a,b; input clk; output wire15:0 out;wire14:0 out1,c1;wire12:0 out2; wire10:0 out3,c2;wire8:0 out4; reg14:0

11、temp0; reg13:0 temp1;reg12:0 temp2; reg11:0 temp3; reg10:0 temp4;reg9:0 temp5; reg8:0 temp6; reg7:0 temp7;function7:0 mult8x1;/該函數(shù)實(shí)現(xiàn)該函數(shù)實(shí)現(xiàn)81乘法乘法input7:0 operand; input sel;begin mult8x1=(sel)?(operand):8b00000000; endendfunctionalways (posedge clk)/調(diào)用函數(shù)實(shí)現(xiàn)操作數(shù)調(diào)用函數(shù)實(shí)現(xiàn)操作數(shù)b各位與操作數(shù)各位與操作數(shù)a的相乘的相乘begintemp7=mul

12、t8x1(a,b0);temp6=(mult8x1(a,b1)1);temp5=(mult8x1(a,b2)2);temp4=(mult8x1(a,b3)3);temp3=(mult8x1(a,b4)4);temp2=(mult8x1(a,b5)5);temp1=(mult8x1(a,b6)6);temp0=(mult8x1(a,b7)7);endassign out1=temp0+temp1;/加法樹運(yùn)算加法樹運(yùn)算assign out2=temp2+temp3;assign out3=temp4+temp5;assign out4=temp6+temp7;assign c1=out1+out

13、2;assign c2=out3+out4;assign out=c1+c2;endmodule（4）查找表乘法器）查找表乘法器-P90-3.4.6節(jié)節(jié)o 查找表乘法器將乘積直接存放在存儲(chǔ)器中，將操作數(shù)查找表乘法器將乘積直接存放在存儲(chǔ)器中，將操作數(shù)（乘數(shù)和被乘數(shù)）作為地址訪問存儲(chǔ)器，得到的輸出（乘數(shù)和被乘數(shù)）作為地址訪問存儲(chǔ)器，得到的輸出數(shù)據(jù)就是乘法運(yùn)算的結(jié)果。數(shù)據(jù)就是乘法運(yùn)算的結(jié)果。o 查找表方式的乘法器速度只局限于所使用存儲(chǔ)器的存查找表方式的乘法器速度只局限于所使用存儲(chǔ)器的存取速度。但由于查找表規(guī)模隨操作數(shù)位數(shù)增加而迅速取速度。但由于查找表規(guī)模隨操作數(shù)位數(shù)增加而迅速增大，因此如用于實(shí)現(xiàn)位數(shù)

14、寬的乘法操作，需要增大，因此如用于實(shí)現(xiàn)位數(shù)寬的乘法操作，需要FPGA器件具有較大的片內(nèi)存儲(chǔ)器模塊。比如，要實(shí)器件具有較大的片內(nèi)存儲(chǔ)器模塊。比如，要實(shí)現(xiàn)現(xiàn)88乘法，要求存儲(chǔ)器的地址位寬為乘法，要求存儲(chǔ)器的地址位寬為16位，字長(zhǎng)位，字長(zhǎng)為為16位，即存儲(chǔ)器大小為位，即存儲(chǔ)器大小為1M比特。比特。 ROM（Read Only Memory，只讀存儲(chǔ)器）是存儲(chǔ)器的，只讀存儲(chǔ)器）是存儲(chǔ)器的一種，利用一種，利用FPGA可以實(shí)現(xiàn)可以實(shí)現(xiàn)ROM的功能，但其不是真正意義的功能，但其不是真正意義上的上的ROM，因?yàn)?，因?yàn)镕PGA器件在掉電后，其內(nèi)部的所有信息都器件在掉電后，其內(nèi)部的所有信息都會(huì)丟失，再次工作時(shí)需要

15、重新配置。會(huì)丟失，再次工作時(shí)需要重新配置。 Quartus II提供的參數(shù)化提供的參數(shù)化ROM是是lpm_rom，下面用一，下面用一個(gè)乘法器的例子來(lái)說(shuō)明它的使用方法，這個(gè)例子使用個(gè)乘法器的例子來(lái)說(shuō)明它的使用方法，這個(gè)例子使用lpm_rom構(gòu)成一個(gè)構(gòu)成一個(gè)4位位4位的無(wú)符號(hào)數(shù)乘法器，利用位的無(wú)符號(hào)數(shù)乘法器，利用查表查表方法方法完成乘法功能。完成乘法功能。3.4.6 存儲(chǔ)器模塊存儲(chǔ)器模塊（storage）P90 如下圖所示是基于如下圖所示是基于ROM實(shí)現(xiàn)的實(shí)現(xiàn)的4位位4位的無(wú)符號(hào)數(shù)位的無(wú)符號(hào)數(shù)乘法器電路圖，其參數(shù)設(shè)置為：乘法器電路圖，其參數(shù)設(shè)置為：LPM_WIDTH=8LPM_WIDTHAD=8L

16、PM_FILE=mult_rom.mif仿真結(jié)果仿真結(jié)果o 乘累加器的結(jié)構(gòu)框圖 實(shí)現(xiàn)相乘和累加的功能9.3 乘累加器（乘累加器（Multiply Accumulator MAC）乘累加器（乘累加器（MAC）module MAC(out,opa,opb,clk,clr);output15:0 out;input7:0 opa,opb;input clk,clr; wire15:0 sum; reg15:0 out;function15:0 mult; /函數(shù)定義，函數(shù)定義，mult函數(shù)完成乘法操作函數(shù)完成乘法操作input7:0 opa,opb; reg 15:0 result; integer

17、 i;beginresult=opa0? opb : 0;for(i=1; i=7; i=i+1)begin if(opai=1) result=result+(opb(i-1);endmult=result;endendfunction assign sum=mult(opa,opb)+out;always (posedge clk or posedge clr)begin if(clr) out=0; else out=sum; end endmodule偶數(shù)分頻偶數(shù)分頻:詳見習(xí)題詳見習(xí)題6.18-P165o 偶數(shù)偶數(shù)2n次分頻，次分頻，占空比是占空比是50%：計(jì)數(shù)到計(jì)數(shù)到n-1(從從0開

18、始計(jì)開始計(jì))，波形就翻轉(zhuǎn)；或在最后一級(jí)加，波形就翻轉(zhuǎn)；或在最后一級(jí)加一個(gè)一個(gè)2分頻器。分頻器。o module fdiv12(reset,clkin,clkout,qout);o input reset,clkin;o output reg clkout;o output reg4:0 qout;o always (posedge clkin)o begin if(!reset) begin clkout=0;qout=0; endo else begin if(qout=5)o begin qout=0;clkout=clkout;endo else qout=qout+5b00001;o

19、endo endo endmodule偶數(shù)分頻偶數(shù)分頻-習(xí)題習(xí)題6.18P165o 【例6.36】mod12，占空比是占空比是50%o 【例6.37】 mod12，占空比是？占空比是？%偶數(shù)分頻偶數(shù)分頻-習(xí)題習(xí)題6.18P165o 【例6.38】 mod12，占空比是？占空比是？%o 習(xí)題習(xí)題6.18 （3） mod12，占空比是？占空比是？%習(xí)題習(xí)題6.18 （3） mod12，占空比是？占空比是？%omodule fenpin(reset,clkin,clkout,clk12);oinput reset,clkin;ooutput clk12;owire clk12;ooutput reg

20、3:0 clkout;oalways (posedge clkin)o begin if(!reset) clkout=0;o else begin if(clkout=11) clkout=0;o else clkout=clkout+4b0001;o endo endoassign clk12=clkout3;oendmoduleo 在實(shí)際中我們經(jīng)常會(huì)遇到這樣的問題，需要在實(shí)際中我們經(jīng)常會(huì)遇到這樣的問題，需要進(jìn)行奇數(shù)次分頻，同時(shí)又要得到占空比是進(jìn)行奇數(shù)次分頻，同時(shí)又要得到占空比是50%的方波波形。的方波波形。o 可采用如下方法：用兩個(gè)計(jì)數(shù)器，一個(gè)由輸可采用如下方法：用兩個(gè)計(jì)數(shù)器，一個(gè)由輸入

21、時(shí)鐘上升沿觸發(fā)，一個(gè)由輸入時(shí)鐘下降沿入時(shí)鐘上升沿觸發(fā)，一個(gè)由輸入時(shí)鐘下降沿觸發(fā)，最后將兩個(gè)計(jì)數(shù)器的輸出相或，即可觸發(fā)，最后將兩個(gè)計(jì)數(shù)器的輸出相或，即可得到占空比為得到占空比為50%的方波波形。的方波波形。 9.4 奇數(shù)分頻與小數(shù)分頻奇數(shù)分頻與小數(shù)分頻 （1）奇數(shù)分頻）奇數(shù)分頻【例【例9.10】 占空比占空比50%的奇數(shù)分頻（模的奇數(shù)分頻（模7）module count7(reset,clk,cout);input clk,reset; output wire cout;reg2:0 m,n; reg cout1,cout2;assign cout=cout1|cout2;/兩個(gè)計(jì)數(shù)器的輸出相或

22、兩個(gè)計(jì)數(shù)器的輸出相或always (posedge clk)beginif(!reset) begin cout1=0; m=0; endelse begin if(m=6) m=0; else m=m+1;if(m3) cout1=1;else cout1=0; endendalways (negedge clk)beginif(!reset) begin cout2=0; n=0; endelse begin if(n=6) n=0; else n=n+1;if(n3) cout2=1; else cout2=0; endendendmodule奇數(shù)分頻器奇數(shù)分頻器o 模模7奇數(shù)分頻器功能

23、仿真波形圖（奇數(shù)分頻器功能仿真波形圖（Quartus ） 【例【例9.11】 占空比占空比50%的奇數(shù)分頻的奇數(shù)分頻module count_num(reset,clk,cout);parameter NUM=13;input clk,reset; output wire cout;reg4:0 m,n; reg cout1,cout2;assign cout=cout1|cout2;always (posedge clk)begin if(!reset) begin cout1=0; m=0; endelsebegin if(m=NUM-1) m=0; else m=m+1;if(m(NUM

24、-1)/2) cout1=1; else cout1=0;endendalways (negedge clk)begin if(!reset) begin cout2=0; n=0; endelse beginif(n=NUM-1) n=0; else n=n+1; if(n(NUM-1)/2) cout2=1; else cout2=0; endendendmodule任意模的奇數(shù)分頻器任意模的奇數(shù)分頻器o 模13奇數(shù)分頻器功能仿真波形圖（Quartus ） 半整數(shù)分頻半整數(shù)分頻-P229o 半整數(shù)分頻器的設(shè)計(jì)思想：半整數(shù)分頻器的設(shè)計(jì)思想： 通過(guò)異或門和通過(guò)異或門和2分頻模塊組成脈沖扣除電路

25、，脈分頻模塊組成脈沖扣除電路，脈 沖扣除正是輸入頻率與沖扣除正是輸入頻率與2分頻輸出異或的結(jié)果。分頻輸出異或的結(jié)果。圖圖9.182分頻模N計(jì)數(shù)器輸出時(shí)鐘=1clk1clk2輸入時(shí)鐘clkin半整數(shù)分頻半整數(shù)分頻【例【例9.12】 5.5半整數(shù)分頻源代碼半整數(shù)分頻源代碼module fdiv5_5(clkin,clr,clkout);input clkin,clr; output reg clkout;reg clk1; wire clk2; integer count;xor xor1(clk2,clkin,clk1); /異或門異或門always(posedge clkout or nege

26、dge clr) /2分頻器分頻器begin if(clr) begin clk1=1b0; end else clk1=clk1;endalways(posedge clk2 or negedge clr) /模模5分頻器分頻器begin if(clr)begin count=0; clkout=1b0; endelse if(count=5) /要改變分頻器的模，只需改變要改變分頻器的模，只需改變count的值的值begincount=0; clkout=1b1; endelse begin count=count+1; clkout=1b0; endendendmodule功能仿真波形功

27、能仿真波形5.5倍半整數(shù)分頻器功能仿真波形圖（倍半整數(shù)分頻器功能仿真波形圖（Quartus ）小數(shù)分頻小數(shù)分頻o 實(shí)現(xiàn)小數(shù)分頻可采用兩種方法：o （1）用數(shù)字鎖相環(huán)實(shí)現(xiàn)： 先利用鎖相環(huán)電路將輸入時(shí)鐘倍頻，然后利用分頻器對(duì)產(chǎn)生的高頻率信號(hào)進(jìn)行分頻得到需要的時(shí)鐘信號(hào)。 對(duì)信號(hào)頻率精度要求較高或所使用的器件支持。 參數(shù)化鎖相環(huán)宏模塊參數(shù)化鎖相環(huán)宏模塊altpll以輸入時(shí)鐘信號(hào)作為參考信以輸入時(shí)鐘信號(hào)作為參考信號(hào)實(shí)現(xiàn)鎖相，從而輸出若干個(gè)同步號(hào)實(shí)現(xiàn)鎖相，從而輸出若干個(gè)同步倍頻或者分頻倍頻或者分頻的片內(nèi)的片內(nèi)時(shí)鐘信號(hào)。與直接來(lái)自片外的時(shí)鐘相比，片內(nèi)時(shí)鐘可以時(shí)鐘信號(hào)。與直接來(lái)自片外的時(shí)鐘相比，片內(nèi)時(shí)鐘可以減

28、少時(shí)鐘延遲，減小片外干擾，還可改善時(shí)鐘的建立時(shí)減少時(shí)鐘延遲，減小片外干擾，還可改善時(shí)鐘的建立時(shí)間和保持時(shí)間，是系統(tǒng)穩(wěn)定工作的保證。不同系列的芯間和保持時(shí)間，是系統(tǒng)穩(wěn)定工作的保證。不同系列的芯片對(duì)鎖相環(huán)的支持程度不同，但是基本的參數(shù)設(shè)置大致片對(duì)鎖相環(huán)的支持程度不同，但是基本的參數(shù)設(shè)置大致相同，下面便舉例說(shuō)明相同，下面便舉例說(shuō)明altpll的應(yīng)用。的應(yīng)用。3.4.5 鎖相環(huán)模塊鎖相環(huán)模塊- IO模塊（模塊（I/O）P86（1）輸入）輸入altpll宏功能模塊宏功能模塊選擇芯片和設(shè)置參考時(shí)鐘選擇芯片和設(shè)置參考時(shí)鐘 鎖相環(huán)控制信號(hào)設(shè)置鎖相環(huán)控制信號(hào)設(shè)置 輸入時(shí)鐘設(shè)置輸入時(shí)鐘設(shè)置 （2）編譯和仿真）編譯

29、和仿真鎖相環(huán)電路鎖相環(huán)電路功能仿真波形功能仿真波形小數(shù)分頻小數(shù)分頻 （2）可用下面的方法大致實(shí)現(xiàn)小數(shù)分頻，即）可用下面的方法大致實(shí)現(xiàn)小數(shù)分頻，即先設(shè)計(jì)兩個(gè)不同分頻比的整數(shù)分頻器，然先設(shè)計(jì)兩個(gè)不同分頻比的整數(shù)分頻器，然后通過(guò)控制兩種分頻比出現(xiàn)的不同次數(shù)來(lái)后通過(guò)控制兩種分頻比出現(xiàn)的不同次數(shù)來(lái)獲得所需要的小數(shù)分頻值，從而實(shí)現(xiàn)平均獲得所需要的小數(shù)分頻值，從而實(shí)現(xiàn)平均意義上的小數(shù)分頻。意義上的小數(shù)分頻。 小數(shù)分頻小數(shù)分頻【例【例9.13】 8.1小數(shù)分頻源代碼小數(shù)分頻源代碼module fdiv8_1(clk_in,rst,clk_out);input clk_in,rst; output reg cl

30、k_out;reg3:0 cnt1,cnt2;/cnt1計(jì)分頻的次數(shù)計(jì)分頻的次數(shù)always(posedge clk_in or posedge rst)begin if(rst) begin cnt1=0; cnt2=0; clk_out=0; end else if(cnt19)/9次次8分頻分頻 begin if(cnt27) begin cnt2=cnt2+1; clk_out=0; end else begin cnt2=0; cnt1=cnt1+1; clk_out=1; end end else begin /1次次9分頻分頻 if(cnt28) begin cnt2=cnt2+

31、1; clk_out=0; end else begin cnt2=0; cnt1=0; clk_out=1; end endendendmodule小數(shù)分頻小數(shù)分頻o 8.1小數(shù)分頻功能仿真波形（小數(shù)分頻功能仿真波形（Quartus ）o N=(8*9+9*1)/(9+1)=8.1 9.5 數(shù)字跑表數(shù)字跑表-P231 o 設(shè)計(jì)一個(gè)數(shù)字跑表，設(shè)計(jì)一個(gè)數(shù)字跑表，該跑表具有復(fù)位、暫該跑表具有復(fù)位、暫停、秒表計(jì)時(shí)等功能。停、秒表計(jì)時(shí)等功能。n 跑表設(shè)三個(gè)輸入端，分別為時(shí)鐘輸入（跑表設(shè)三個(gè)輸入端，分別為時(shí)鐘輸入（CLK）、復(fù)）、復(fù)位（位（CLR）和啟動(dòng)）和啟動(dòng)/暫停（暫停（PAUSE）按鍵。復(fù)位信號(hào)）

32、按鍵。復(fù)位信號(hào)高電平有效，可對(duì)跑表異步清零；當(dāng)啟動(dòng)高電平有效，可對(duì)跑表異步清零；當(dāng)啟動(dòng)/暫停鍵為暫停鍵為低電平時(shí)跑表開始計(jì)時(shí)，為高電平時(shí)暫停，變低后在低電平時(shí)跑表開始計(jì)時(shí)，為高電平時(shí)暫停，變低后在原來(lái)的數(shù)值基礎(chǔ)上繼續(xù)計(jì)數(shù)。原來(lái)的數(shù)值基礎(chǔ)上繼續(xù)計(jì)數(shù)。 3、跑表的組成模塊由百分秒計(jì)數(shù)器（模100計(jì)數(shù)器），秒鐘計(jì)數(shù)器和分鐘計(jì)數(shù)器（模60計(jì)數(shù)器）級(jí)連而成；(二）、數(shù)字跑表的設(shè)計(jì)、模計(jì)數(shù)器原理框圖-異步計(jì)數(shù)器(二）、數(shù)字跑表的設(shè)計(jì)數(shù)字跑表（按鍵開關(guān)消抖電路）-P234o 由于在數(shù)字電路中，經(jīng)常采用機(jī)械開關(guān)作為控制開關(guān)，但是機(jī)械開關(guān)有其固有的特點(diǎn)，如易引入抖動(dòng)干擾，為了消除抖動(dòng)干擾，需要使用防抖動(dòng)電路。按

33、鍵是產(chǎn)生抖動(dòng)的根源，按照設(shè)計(jì)，只需按鍵持續(xù)時(shí)間大于N個(gè)時(shí)鐘周期，輸出才可能產(chǎn)生有效正跳變，輸出一個(gè)單脈沖。由于機(jī)械開關(guān)抖動(dòng)產(chǎn)生的毛刺寬度小于N個(gè)時(shí)鐘周期，因而毛刺作用不可能使計(jì)數(shù)器有輸出，防抖動(dòng)的功能得以實(shí)現(xiàn)，但在實(shí)際應(yīng)用中還得多一個(gè)時(shí)鐘信號(hào)clk2。 靜態(tài)與動(dòng)態(tài)LED數(shù)碼管顯示 常見的數(shù)碼管有共陰和共陽(yáng)2種共陰共陰數(shù)碼管是將8個(gè)發(fā)光二極管的陰極連接在一起作為公共端；共陽(yáng)共陽(yáng)數(shù)碼管是將 8個(gè)發(fā)光二極管的陽(yáng)極連接在一起作為公共端；其公共端常常被稱作為位碼，而將其他的8位稱作段碼。靜態(tài)與動(dòng)態(tài)LED數(shù)碼管顯示 數(shù)碼管驅(qū)動(dòng)電路有靜態(tài)式和動(dòng)態(tài)式兩類定義靜態(tài)驅(qū)動(dòng)（直流驅(qū)動(dòng)）是指每個(gè)數(shù)碼管都用一個(gè)譯碼器（B

34、CD碼十進(jìn)制譯碼器）譯碼驅(qū)動(dòng)。動(dòng)態(tài)驅(qū)動(dòng)是所有數(shù)碼管共用一個(gè)專門的譯碼驅(qū)動(dòng)器，使各位數(shù)碼管逐個(gè)輪流受控顯示。編程方法簡(jiǎn)單復(fù)雜占用系統(tǒng)資源少多占用I/O口多少功耗及掃描速度大、慢小、快 頻率計(jì)o 測(cè)量結(jié)果在6個(gè)數(shù)碼管上顯示，若采用靜態(tài)顯示的方式，每位顯示需4根輸出線，共需24根據(jù)輸出線；若用動(dòng)態(tài)掃描方式，只需6+7=13根線。o 實(shí)驗(yàn)/附錄二1.2.1 Top-down設(shè)計(jì)舉例：設(shè)計(jì)舉例：計(jì)數(shù)模塊鎖存器顯示控制模塊標(biāo)準(zhǔn)時(shí)鐘系統(tǒng)復(fù)位待測(cè)信號(hào)Count_enCount_clrLoad 9.6 實(shí)用多功能數(shù)字鐘實(shí)用多功能數(shù)字鐘 P234243o 用用Verilog語(yǔ)言設(shè)計(jì)一個(gè)多功能數(shù)字鐘，數(shù)字鐘具有語(yǔ)言

35、設(shè)計(jì)一個(gè)多功能數(shù)字鐘，數(shù)字鐘具有下述功能下述功能（1）計(jì)時(shí)功能：包括時(shí)、分、秒的計(jì)時(shí)。）計(jì)時(shí)功能：包括時(shí)、分、秒的計(jì)時(shí)。（2）定時(shí)與鬧鐘功能：能在設(shè)定的時(shí)間發(fā)出鬧鈴音。）定時(shí)與鬧鐘功能：能在設(shè)定的時(shí)間發(fā)出鬧鈴音。（3）校時(shí)功能：對(duì)小時(shí)、分鐘和秒能手動(dòng)調(diào)整以校準(zhǔn)）校時(shí)功能：對(duì)小時(shí)、分鐘和秒能手動(dòng)調(diào)整以校準(zhǔn)時(shí)間。時(shí)間。（4）整點(diǎn)報(bào)時(shí)功能：每逢整點(diǎn)，產(chǎn)生）整點(diǎn)報(bào)時(shí)功能：每逢整點(diǎn)，產(chǎn)生“嘀嘀嘀嘀嘀嘀嘀嘀嘟嘟”，四短一長(zhǎng)的報(bào)時(shí)音。，四短一長(zhǎng)的報(bào)時(shí)音。 9.7 字符液晶顯示控制字符液晶顯示控制-P243 o 基于基于DE2-70平臺(tái)用平臺(tái)用FPGA控制字符液晶實(shí)控制字符液晶實(shí)現(xiàn)字符的顯示。字符液晶由液晶顯

36、示器和?，F(xiàn)字符的顯示。字符液晶由液晶顯示器和專用的行、列驅(qū)動(dòng)器、控制器及必要的連接件用的行、列驅(qū)動(dòng)器、控制器及必要的連接件裝配而成，可顯示數(shù)字和英文字符。字符液裝配而成，可顯示數(shù)字和英文字符。字符液晶本身具有字符發(fā)生器，顯示容量大，功能晶本身具有字符發(fā)生器，顯示容量大，功能豐富，一般最少可顯示豐富，一般最少可顯示1行行8個(gè)或個(gè)或l行行16個(gè)字個(gè)字符，每個(gè)字符由符，每個(gè)字符由57、58或或511的一的一組像素點(diǎn)陣排列構(gòu)成，字符間有一定的間隔，組像素點(diǎn)陣排列構(gòu)成，字符間有一定的間隔，行與行間也有一定的間隔。行與行間也有一定的間隔。 用狀態(tài)機(jī)實(shí)現(xiàn)字符顯示控制 o H1602B液晶模塊的讀液晶模塊的讀

37、/寫操作、屏幕和光標(biāo)的操寫操作、屏幕和光標(biāo)的操作都是通過(guò)指令編程來(lái)實(shí)現(xiàn)的，為了方便控制，采作都是通過(guò)指令編程來(lái)實(shí)現(xiàn)的，為了方便控制，采用狀態(tài)機(jī)實(shí)現(xiàn)設(shè)計(jì)。在設(shè)計(jì)中設(shè)置用狀態(tài)機(jī)實(shí)現(xiàn)設(shè)計(jì)。在設(shè)計(jì)中設(shè)置8個(gè)狀態(tài)，分別個(gè)狀態(tài)，分別是起始狀態(tài)是起始狀態(tài)CLEAR，設(shè)置，設(shè)置CGRAM狀態(tài)狀態(tài)SETCGRAM，工作方式設(shè)置狀態(tài)，工作方式設(shè)置狀態(tài)SETFUNCTION，顯示方式設(shè)置狀態(tài)，顯示方式設(shè)置狀態(tài)SWITCHMODE，輸入方式設(shè)置狀態(tài)，輸入方式設(shè)置狀態(tài)SETMODE，光標(biāo)歸位狀態(tài)，光標(biāo)歸位狀態(tài)RETURNCURSOR，字符移位狀態(tài)字符移位狀態(tài)SHIFT，寫，寫RAM狀態(tài)狀態(tài)WRITERAM，狀態(tài)編碼采用

38、，狀態(tài)編碼采用One-Hot方式。方式。 9.8 VGA圖像顯示控制器設(shè)計(jì)圖像顯示控制器設(shè)計(jì)-P251 VGA顯示器采用光柵掃描方式，即轟擊熒光屏的電子束顯示器采用光柵掃描方式，即轟擊熒光屏的電子束在在CRT顯示器上從左到右、從上到下做有規(guī)律的移動(dòng)，其顯示器上從左到右、從上到下做有規(guī)律的移動(dòng)，其水平移動(dòng)受水平同步信號(hào)水平移動(dòng)受水平同步信號(hào)HSYNC控制，垂直移動(dòng)受垂直同控制，垂直移動(dòng)受垂直同步信號(hào)步信號(hào)VSYNC控制。掃描方式一般分為逐行掃描和隔行掃控制。掃描方式一般分為逐行掃描和隔行掃描，這里采用逐行掃描。完成一行掃描的時(shí)間稱為水平掃描，這里采用逐行掃描。完成一行掃描的時(shí)間稱為水平掃描時(shí)間，

39、其倒數(shù)稱為行頻率，完成一幀（整屏）掃描的時(shí)描時(shí)間，其倒數(shù)稱為行頻率，完成一幀（整屏）掃描的時(shí)間稱為垂直掃描時(shí)間，其倒數(shù)稱為場(chǎng)頻，又稱刷新率。間稱為垂直掃描時(shí)間，其倒數(shù)稱為場(chǎng)頻，又稱刷新率。VGA工業(yè)標(biāo)準(zhǔn)要求的時(shí)鐘頻率如下：工業(yè)標(biāo)準(zhǔn)要求的時(shí)鐘頻率如下：時(shí)鐘頻率（時(shí)鐘頻率（Clock frequency）25.175MHz（像素輸出（像素輸出的頻率）的頻率）行頻（行頻（Line frequency）31469Hz場(chǎng)頻（場(chǎng)頻（Field frequency）59.94HzVGA行掃描時(shí)序行掃描時(shí)序VGA場(chǎng)掃描時(shí)序場(chǎng)掃描時(shí)序VGA時(shí)序時(shí)序行掃描時(shí)序要求（單位：像素，即輸出一個(gè)像素行掃描時(shí)序要求（單位：

40、像素，即輸出一個(gè)像素Pixel的時(shí)間間隔）的時(shí)間間隔）場(chǎng)掃描時(shí)序要求（單位：行，即輸出一行場(chǎng)掃描時(shí)序要求（單位：行，即輸出一行Line的時(shí)間間隔）的時(shí)間間隔）場(chǎng)同步頭場(chǎng)同步頭場(chǎng)圖像場(chǎng)圖像場(chǎng)周期場(chǎng)周期對(duì)應(yīng)位置對(duì)應(yīng)位置V_TfV_TaV_TbV_TcV_TdV_TeV_Tg時(shí)間（時(shí)間（Lines）222584808525行同步頭行同步頭行圖像行圖像行周期行周期對(duì)應(yīng)位置對(duì)應(yīng)位置H_TfH_TaH_TbH_TcH_TdH_TeH_Tg時(shí)間（時(shí)間（Pixels）8964086408800VGA圖像顯示控制器設(shè)計(jì)圖像顯示控制器設(shè)計(jì)VGA圖像顯示控制器結(jié)構(gòu)框圖圖像顯示控制器結(jié)構(gòu)框圖 本例顯示的圖像選擇標(biāo)準(zhǔn)圖

41、像本例顯示的圖像選擇標(biāo)準(zhǔn)圖像LENA，如圖，如圖9.32所示，所示，圖像的尺寸為圖像的尺寸為128128點(diǎn)，格式為點(diǎn)，格式為.bmp文件，文件，R，G，B三基色信號(hào)分別用三基色信號(hào)分別用5 bit，6 bit，5 bit來(lái)表示的來(lái)表示的LENA圖像的顯示效果，與用圖像的顯示效果，與用真彩顯示的圖像效果比較真彩顯示的圖像效果比較，直觀感受沒有很大的區(qū)別。圖像數(shù)據(jù)由自己編寫直觀感受沒有很大的區(qū)別。圖像數(shù)據(jù)由自己編寫Matlab程序得到，具體如例程序得到，具體如例9.17所示，該程序從所示，該程序從lena.bmp圖圖像中得到像中得到R，G，B三基色數(shù)據(jù)并將數(shù)據(jù)寫入三基色數(shù)據(jù)并將數(shù)據(jù)寫入ROM存儲(chǔ)存

42、儲(chǔ)器的器的*.mif文件中（本例中為文件中（本例中為lena16.mif）。參考參考P91的的3.4.6節(jié)！節(jié)！ ROM模塊需定制，詳見模塊需定制，詳見P188的的7.10節(jié)。節(jié)。R，G，B三基色信號(hào)分別采用三基色信號(hào)分別采用5 bit，6 bit，5 bit表示的表示的LENA圖像圖像 9.9 點(diǎn)陣式液晶顯示控制點(diǎn)陣式液晶顯示控制-P259 GDM12864的結(jié)構(gòu)及指令的結(jié)構(gòu)及指令 GDM12864A原理簡(jiǎn)圖原理簡(jiǎn)圖 “寫數(shù)據(jù)寫數(shù)據(jù)”時(shí)序圖時(shí)序圖 指令名稱指令名稱控制信號(hào)控制信號(hào)控制代碼控制代碼RSR/WD7D6D5D4D3D2D1D0顯示開關(guān)設(shè)置顯示開關(guān)設(shè)置000011111D顯示起始行設(shè)

43、置顯示起始行設(shè)置0011L5L4L3L2L1L0頁(yè)面地址設(shè)置頁(yè)面地址設(shè)置0010111P2P1P0列地址設(shè)置列地址設(shè)置0001C5C4C3C2C1C0讀取狀態(tài)字讀取狀態(tài)字01busy0on/offreset0000寫顯示數(shù)據(jù)寫顯示數(shù)據(jù)10數(shù)數(shù) 據(jù)據(jù)控制指令功能表控制指令功能表 用狀態(tài)機(jī)來(lái)進(jìn)行設(shè)計(jì)用狀態(tài)機(jī)來(lái)進(jìn)行設(shè)計(jì)。設(shè)置。設(shè)置5個(gè)狀態(tài)，分別是空閑狀態(tài)個(gè)狀態(tài)，分別是空閑狀態(tài)“Idle”，寫頁(yè)面地址狀態(tài)，寫頁(yè)面地址狀態(tài)“Xpage”，寫列地址狀態(tài)，寫列地址狀態(tài)“Yline”，寫數(shù)據(jù)狀態(tài)，寫數(shù)據(jù)狀態(tài)“Data”，顯示狀態(tài)，顯示狀態(tài)“Display”。當(dāng)處于當(dāng)處于Xpage狀態(tài)時(shí)，狀態(tài)時(shí)，rs=0，rw

44、=0，按照前面介紹的命，按照前面介紹的命令格式令格式“1 0 1 1 1 P2 P1 P0”將頁(yè)面地址送上數(shù)據(jù)總線將頁(yè)面地址送上數(shù)據(jù)總線(P2 P1 P0表示頁(yè)面地址表示頁(yè)面地址)。當(dāng)處于。當(dāng)處于Yline狀態(tài)時(shí)，狀態(tài)時(shí)，rs=0，rw=0，將列地址，將列地址“0 1 C5 C4 C3 C2 C1 C0”送上數(shù)據(jù)總送上數(shù)據(jù)總線（線（C5 C4 C3 C2 C1 C0代表代表0至至63的列地址）。當(dāng)處于的列地址）。當(dāng)處于Data狀態(tài)時(shí)，狀態(tài)時(shí)，rs=1，rw=0，依次將，依次將ROM中的顯示數(shù)據(jù)中的顯示數(shù)據(jù)送上數(shù)據(jù)總線。將送上數(shù)據(jù)總線。將8個(gè)頁(yè)面全部掃描過(guò)一遍后，進(jìn)入個(gè)頁(yè)面全部掃描過(guò)一遍后，進(jìn)入

45、Display狀態(tài)，狀態(tài)，rs=0，rw=0，將命令，將命令“00111111”送上送上數(shù)據(jù)總線。數(shù)據(jù)總線。 液晶控制液晶控制 9.10 樂曲演奏電路樂曲演奏電路-分頻比分頻比-P264o 采用采用FPGA器件驅(qū)動(dòng)小揚(yáng)聲器構(gòu)成一個(gè)樂器件驅(qū)動(dòng)小揚(yáng)聲器構(gòu)成一個(gè)樂曲演奏電路，演奏的樂曲選擇曲演奏電路，演奏的樂曲選擇“梁祝梁?！逼危淝V如下。段，其曲譜如下。 樂曲演奏的原理樂曲演奏的原理o 組成樂曲的每個(gè)音符的頻率值（音調(diào)）及其持續(xù)組成樂曲的每個(gè)音符的頻率值（音調(diào)）及其持續(xù)的時(shí)間（音長(zhǎng)）是樂曲能連續(xù)演奏所需的兩個(gè)基的時(shí)間（音長(zhǎng)）是樂曲能連續(xù)演奏所需的兩個(gè)基本數(shù)據(jù)，因此只要控制輸出到揚(yáng)聲器的激勵(lì)信

46、號(hào)本數(shù)據(jù)，因此只要控制輸出到揚(yáng)聲器的激勵(lì)信號(hào)的頻率的高低和持續(xù)的時(shí)間，就可以使揚(yáng)聲器發(fā)的頻率的高低和持續(xù)的時(shí)間，就可以使揚(yáng)聲器發(fā)出連續(xù)的樂曲聲。出連續(xù)的樂曲聲。 樂曲演奏電路原理框圖樂曲演奏電路原理框圖 樂曲演奏電路樂曲演奏電路o GPIO-P2699.11 異步串行接口（異步串行接口（UART）設(shè)計(jì)）設(shè)計(jì)P270 基本的基本的UART通信只需要兩條信號(hào)線：通信只需要兩條信號(hào)線：RXD和和TXD，TXD是是UART的發(fā)送端的發(fā)送端, RXD是是UART的接收端，接收的接收端，接收與發(fā)送全雙工工作。與發(fā)送全雙工工作。 UART是異步通信方式，發(fā)送方和接收方分別有各是異步通信方式，發(fā)送方和接收方分

47、別有各自獨(dú)立的時(shí)鐘，傳輸?shù)乃俾视呻p方約定，使用起至式自獨(dú)立的時(shí)鐘，傳輸?shù)乃俾视呻p方約定，使用起至式異步協(xié)議。異步協(xié)議。起止式異步協(xié)議起止式異步協(xié)議起止式異步協(xié)議的特點(diǎn)是一個(gè)字符一個(gè)字符地進(jìn)行傳輸，起止式異步協(xié)議的特點(diǎn)是一個(gè)字符一個(gè)字符地進(jìn)行傳輸，字符之間沒有固定的時(shí)間間隔要求，每個(gè)字符都以起始字符之間沒有固定的時(shí)間間隔要求，每個(gè)字符都以起始位開始，以停止符結(jié)束。每一個(gè)字符的前面都有一位起位開始，以停止符結(jié)束。每一個(gè)字符的前面都有一位起始位（低電平，邏輯值始位（低電平，邏輯值0），字符本身有），字符本身有5到到8比特?cái)?shù)據(jù)比特?cái)?shù)據(jù)位組成，接著是一位校驗(yàn)位（也可以沒有校驗(yàn)位），最位組成，接著是一位校

48、驗(yàn)位（也可以沒有校驗(yàn)位），最后是一位（或一位半、二位）停止位，停止位后面是不后是一位（或一位半、二位）停止位，停止位后面是不定長(zhǎng)度的空閑位。停止位和空閑位都規(guī)定為高電平，這定長(zhǎng)度的空閑位。停止位和空閑位都規(guī)定為高電平，這樣就保證起始位開始處一定有一個(gè)下降沿。樣就保證起始位開始處一定有一個(gè)下降沿。數(shù)據(jù)接收數(shù)據(jù)接收o 數(shù)據(jù)接收：接收的首要任務(wù)是能夠正確找到數(shù)據(jù)數(shù)據(jù)接收：接收的首要任務(wù)是能夠正確找到數(shù)據(jù)的位置。這主要靠檢測(cè)數(shù)據(jù)的起始位和停止位來(lái)的位置。這主要靠檢測(cè)數(shù)據(jù)的起始位和停止位來(lái)實(shí)現(xiàn)。起始位是一位實(shí)現(xiàn)。起始位是一位0，它作為聯(lián)絡(luò)信號(hào)附加進(jìn)發(fā)，它作為聯(lián)絡(luò)信號(hào)附加進(jìn)發(fā)送信息，因?yàn)榭臻e位都為高電平，

49、所以當(dāng)接收數(shù)送信息，因?yàn)榭臻e位都為高電平，所以當(dāng)接收數(shù)據(jù)線的信號(hào)突然變?yōu)榈碗娖綍r(shí)，告訴接收端數(shù)據(jù)據(jù)線的信號(hào)突然變?yōu)榈碗娖綍r(shí)，告訴接收端數(shù)據(jù)的到來(lái)。一個(gè)字符接收完畢后，對(duì)數(shù)據(jù)進(jìn)行校驗(yàn)的到來(lái)。一個(gè)字符接收完畢后，對(duì)數(shù)據(jù)進(jìn)行校驗(yàn)（若數(shù)據(jù)包含奇偶校驗(yàn)位），最后檢測(cè)停止位，（若數(shù)據(jù)包含奇偶校驗(yàn)位），最后檢測(cè)停止位，以確認(rèn)數(shù)據(jù)接收完畢。以確認(rèn)數(shù)據(jù)接收完畢。 UART接收示意圖接收示意圖 由于傳輸中有可能會(huì)產(chǎn)生毛刺，接收端極有可能將毛由于傳輸中有可能會(huì)產(chǎn)生毛刺，接收端極有可能將毛刺誤認(rèn)為是起始位，所以要對(duì)檢測(cè)到的下降沿進(jìn)行判別。刺誤認(rèn)為是起始位，所以要對(duì)檢測(cè)到的下降沿進(jìn)行判別。一般采用如下的方法：取接收端的時(shí)鐘頻率是發(fā)送頻率一般采用如下的方法：取接收端的時(shí)鐘頻率是