單片機高速數(shù)據(jù)采集分析器課設

1、 武漢理工大學專業(yè)綜合課程設計說明書 摘要21 基于FPGA的高速數(shù)據(jù)采集系統(tǒng)3 1.1硬件組成31.3發(fā)展現(xiàn)狀及優(yōu)缺點42基于dsp高速數(shù)據(jù)采集分析器52.1 TMS320C5409 、IDT72V03 和 AN2131Q 的硬件連接 52.2系統(tǒng)工作流程 52.3發(fā)展現(xiàn)狀及優(yōu)缺點65 自行設計基于單片機的高速數(shù)據(jù)采集分析器115.1 設計原理11 5.2AD轉換模塊設計 125.2.1 TLC549芯片簡介125.3 DA輸出模塊135.3.1TLC5615簡介135.3.2 DA輸出模塊電路圖155.4 LCD顯示模塊155.5 總電路圖165.7程序設計176 心得體會22第 1 頁

2、武漢理工大學專業(yè)綜合課程設計說明書 摘要 高速數(shù)據(jù)采集系統(tǒng)廣泛應用于軍事、航天、航空、鐵路、機械等諸多行業(yè)。區(qū)別于中速及低速數(shù)據(jù)采集系統(tǒng)，高速數(shù)據(jù)采集系統(tǒng)內(nèi)部包含高速電路，電路系統(tǒng)1/3以上數(shù)字邏輯電路的時鐘頻率>=50MHz；對于并行采樣系統(tǒng)，采樣頻率達到50MHz，并行8bit以上；對于串行采樣系統(tǒng)，采樣頻率達到200MHz，目前廣泛使用的高速數(shù)據(jù)采集系統(tǒng)采樣頻率一般在200KS/s100MS/s，分辨率16bit24bit。關鍵字：高速 AD轉換 單片機 FPGA DSP1 基于FPGA的高速數(shù)據(jù)采集系統(tǒng) 1.1硬件組成數(shù)據(jù)采集和傳輸系統(tǒng)只要由FPGA（中心控制模塊）、USB（串行

3、總線）、A/D轉換器以及其它的外圍輔助電路組成。（1）A/D轉換器的作用是將輸入的模擬量轉換成數(shù)字量，由FPGA接受、緩沖、存儲經(jīng)USB2.0端口傳到PC機上。（2）FPGA是控制模塊的核心部分，主要完成A/D轉換器的時鐘選取、數(shù)據(jù)的存儲計算以及相應的控制邏輯、實現(xiàn)與PC機的通信等控制任務。（3）USB2.0提供了一個可以和計算機連接的數(shù)據(jù)傳輸口，其作用是用來接受主機信號并通過它的端口來控制A/D轉換器進行數(shù)據(jù)的采集。（4）PC機通過USB接口將控制命令和參數(shù)給FPGA，然后FPGA再對A/D轉換器進行時序控制以及對轉換數(shù)據(jù)的接收。1.2電路流程圖1.3發(fā)展現(xiàn)狀及優(yōu)缺點國內(nèi)數(shù)據(jù)采集器的現(xiàn)況上世

4、紀08年代末到09年初，我國一些儀器廠已研制出了多種數(shù)據(jù)采集器，其中單通道的有SP201，SC247型，雙通道的有EG3300，YE5938型，超小型的有911,902和921型.具有采集靜態(tài)信號的有SMC一9012型，所配套的軟件包基本上包括了設備維修管理和基本頻譜分析兩大部分，能夠適應機器設備的一般狀況監(jiān)測和故障診斷，基本上己經(jīng)達到了國外數(shù)據(jù)采集器的初期水平。但是，國內(nèi)數(shù)據(jù)采集器與目前國外數(shù)據(jù)采集器相比，在技術上仍然存在著一定差距。主要表現(xiàn)：由于受國內(nèi)振動等傳感器水平的限制,分析頻率范圍不寬，給一些高速的機器或軸承的診斷等帶來了一定的困難；由于數(shù)據(jù)采集器的內(nèi)存不大，數(shù)據(jù)采集器本身的信號處理

5、功能不強，在現(xiàn)場只能做一些簡單診斷，精密診斷需要離線到計算機上去做，現(xiàn)場精密診斷功能較弱；設備的軟件水平仍在設備維修管理和基本頻譜分析上徘徊，機器故障診斷專家系統(tǒng)還需完善，軟件人機界面有待改進。數(shù)據(jù)采集是整個工廠自動化的最前端，測試精度、速度與實現(xiàn)該功能的成本是幾個重要因素，數(shù)據(jù)采集也正朝著這幾個方向發(fā)展。高速、實時數(shù)據(jù)采集在運動控制、爆炸檢測、醫(yī)療設備、快速生產(chǎn)過程(如石油化工過程)和變電站自動化等領域都有非常重要的應用。這些行業(yè)中，對高速數(shù)據(jù)采集的需求遠遠超過目前實際可以實現(xiàn)的程度。用戶的需求促進了技術的發(fā)展和新產(chǎn)品的出現(xiàn)，因此，高速數(shù)據(jù)采集仍然會有長足的發(fā)展。2基于dsp高速數(shù)據(jù)采集分析

6、器2.1 TMS320C5409 、IDT72V03 和 AN2131Q 的硬件連接 采用 FIFO (first in first out SRAM) 方法可實現(xiàn) TMS320C5409 和 USB 控制器 AN2131Q 硬件連接中 ,文中使 用兩片 FIFO 實現(xiàn) USB 控制器和 DSP 之間的雙向通信 。從 USB 控制器 AN2131Q 或者 DSP 傳輸?shù)臄?shù)據(jù)首先保 存在 FIFO 中 ,然后再由 DSP 或者 AN2131Q 讀走 ,從而使得數(shù)據(jù)的傳輸不會出現(xiàn)堵塞情況 ,其硬件連接框圖如 圖 2 所示 。 2.2系統(tǒng)工作流程 數(shù) 據(jù) 采 集 流 程1 ) D S P 選 通 T

7、L V l 5 7 1 2) DSP 初始化 TLVl57l 的兩個控制寄存器 ,通過 DSP 的 R/ W 信號和數(shù)據(jù)總線初始化控制寄存器。3)DSP 接收 TLVl571 的中斷信號 ,進入中斷服務程序。在響應中斷過程中 ,TLVl571 留出 6 個指令周期 等待 DSP 讀數(shù)據(jù) ,直到 DSP 收到面為低信號 ,TLVl571 才開始下一次采樣。4) DSP 在中斷服務程序中 ,讀取 TLVl571 的采樣數(shù)據(jù) ,并保存 。 5)重復步驟(3)和(4) ,讀取下一個采樣數(shù)據(jù),并保存。DSP 主程序流程和 USB 傳輸流程其工作流程可簡述為 :DSP 內(nèi)部定時器輸出時鐘信號到 TLC55

8、10 A/ D 模塊 ,TLC5510 根據(jù)這個外部時鐘 信號對外界輸入信號進行采樣 ,每采樣一個數(shù)據(jù) ,提供一個中斷信號到 DSP ,DSP 收到該中斷信號后通過 DB 數(shù)據(jù)總線讀取數(shù)據(jù) ,保存在 DSP 的 RAM 單元 ,并通知 AD 開始下一次采樣 ,采樣數(shù)據(jù)滿后 ,DSP 對采樣信號進 行算法處理 ,得到處理結果 。并將處理后的結果通過 USB 接口送到 PC ,以供進一步的信號分析 、顯示及存 儲。其中 DSP 程序的主流程及 USB 傳輸流程分別如圖 3 和圖 4 所示3 : 2.3發(fā)展現(xiàn)狀及優(yōu)缺點 美國德克薩斯儀器公司(Texas Instrument,簡稱TI)的TMS320

9、VC5409系列DSP,其內(nèi)部具有2Mbit的數(shù)據(jù) 空間和 2 Mbit 的程序空間 、2 個多通道緩沖串口 、16 個 DMA 通道 、32 位的擴展總線 、2 個內(nèi)部定時器 、雙電源 供電 、低功耗 ,最高工作頻率可以達到 167 MHz ,內(nèi)部指令周期為 1 333 MIPS ,每條指令的執(zhí)行時間僅為 6 ns 。 TLV1571 是 TI 公司開發(fā)的一種高速 10 位模/ 數(shù)變換器 。TLVl571 的時鐘源有內(nèi)部時鐘和外部時鐘兩種 , TLVl571 通過控制寄存器配置采樣控制。TLVl571 有兩個控制寄存器 CR0 和 CR1 ,它們都必須由用戶配置。 通過配置控制寄存器 ,TL

10、Vl571 可以選擇不同的工作方式。數(shù)據(jù)總線的 D9 和 D8 引腳 ,也就是 Al 和 A0 引腳 , 用于區(qū)分當前配置哪一個寄存器 ,00 表示配置 CR0 寄存器 ,01 表示配置 CR1 寄存器 ,10 和 11 無效 ;數(shù)據(jù)總線 其余的 8 bit 用于配置控制寄存器 。TLVl571 收到寫信號脈沖信號后 ,就會將數(shù)據(jù)總線的值寫入相應的控制寄 存器。TLVl571 內(nèi)置有 10 MHz 的振蕩器 ,通過設置 CRl 寄存器的 D 6 位 ,可使內(nèi)部振蕩器的速度提高 1 倍。 如果 D 6 = 0 ,內(nèi)部振蕩器的速度不變 ;如果 D6 = 1 ,內(nèi)部振蕩器的速度提高到 20 MHz

11、。通過設置 CRl 寄存器的 D 3 位 ,可以設置 TLVl571 數(shù)字信號輸出格式 。如果 D 3 = 0 ,輸出數(shù)據(jù)格式是直接二進制格式 ;如果 D3 = 1 ,輸 出數(shù)據(jù)格式是 - 進制的補碼格式 。TLVl571 提供外部數(shù)據(jù)輸出中斷信號 INT 引腳 ,該引腳信號連接到 DSP 的 中斷信號 ,DSP 收到中斷信號就可以讀取數(shù)據(jù)總線 ,獲得采樣信號。 IDT7203是一種雙端口先進先出(FIFO)9位存儲緩沖器,存儲容量為2 KB。輸入和輸出具有各自的地址 指針 ,每一個讀或寫操作 ,對應的輸出及輸入地址指針自動加 1。復位信號可將兩個地址指針全部清除。對 外 提 供 數(shù) 據(jù) 區(qū)

12、空 ( e m p t y ) 、半 滿 ( h a l f - f u l l ) 及 滿 ( f u l l ) 信 號 , 用 來 指 示 器 件 的 狀 態(tài) 。 最 快 讀 寫 速 度 為 1 2 n s 。 AN2131Q 是 Cypress 公司的內(nèi)嵌微控制器的 80pin 的 USB 接口控制芯片 ,它采用了一種基于內(nèi)部 RAM 的 解決方案 ,允許客戶隨時不斷地設置和升級 ,不受端口數(shù)、緩沖大小、傳輸速度及傳輸方式的限制。片內(nèi)嵌有 一個增強型 8051 微控制器 ,與標準的 8051 相比 ,其速度快 3 倍 。 3 基于MCU+FPGA組合的高速數(shù)據(jù)采集系統(tǒng)3.1硬件介紹 數(shù)

13、據(jù)采集系統(tǒng)的結構框圖如圖所示。傳感器把要檢測的信號轉換為電壓信號送 至 A/D 轉換模塊,A/D 轉換模塊把電壓信號轉換為數(shù)字信號后傳送給主控制器 LPC2388, LPC2388對數(shù)字信號進行相應的處理,將處理的數(shù)據(jù)通過并行口傳輸?shù)讲噬壕吝M行 顯示,經(jīng)過串口將數(shù)據(jù)送至電腦或其它設備,通過無線模塊將數(shù)據(jù)傳輸給其它無線通訊 設備,為了對時間進行有效控制和保證系統(tǒng)穩(wěn)定的運行控制 LPC2388 自帶的實時時鐘 相關的寄存器實現(xiàn)實時時鐘的功能,為了節(jié)省主控制器的 I/O 管腳和在一定距離范圍內(nèi) 對主控板進行有效的控制,選用了紅外控制。 3.2系統(tǒng)各模塊功能概述：3.2.1 多路開關及信號調(diào)理模塊

14、模擬多路開關是數(shù)據(jù)采集系統(tǒng)的一個重要部分，通常在多路被測信號共用一路A/D轉換器的采集系統(tǒng)中用來把多路信號有條理的傳送到A/D轉換器中去，以完成多路信號的數(shù)據(jù)采集。這里介紹的是采用8通道模擬多路復用器MAX308EPE實現(xiàn)8路模擬信號的采集。信號調(diào)理電路主要基于AD623與MAX291芯片的自行設計電路。信號調(diào)理電路主要用來對傳感器輸入的信號進行隔離、變換、放大、濾波等等各種處理，以滿足模數(shù)轉換芯片對輸入電平和信號質量的要求，同時大大的簡化了信號調(diào)理電路的設計，簡化了外圍電路。多開關由微處理器S3C44B0X進行控制選擇。3.2.2.模數(shù)轉換模塊本模塊由兩部分組成：信號驅動放大器AD8021與

15、具有低噪聲、高精度和出色的長期穩(wěn)定特性的基準電壓源ADR421提供基準電壓的模數(shù)轉換芯片AD7663。 傳感器輸入的信號通過多路開關及信號調(diào)理模塊處理后得到比較符合要求的模擬信號，進一步通過信號驅動放大電路AD8021的處理得到精度較高的、穩(wěn)定的模擬信號，通過分辨率高，采樣速率高，功耗小的模數(shù)轉換芯片AD7663的作用，輸出符合要求的數(shù)字信號，完成模數(shù)轉換。3.2.3存儲模塊傳統(tǒng)的數(shù)據(jù)采集系統(tǒng)由于數(shù)據(jù)傳輸率較低，數(shù)據(jù)量小，一般可以完成實時分析和處理，所以存儲問題不突出。但高數(shù)高精度數(shù)據(jù)采集系統(tǒng)的數(shù)據(jù)傳輸率很高并且數(shù)據(jù)量很大，采集速度達到一定的限度就無法進行實時分析和處理，所以合適的存儲器顯得很

16、有必要。本設計采用的是SST39VF160芯片。它具有成本低和密度大的優(yōu)點，能很好的完成本系統(tǒng)的存儲要求，把通過內(nèi)部AD7663模塊轉換成數(shù)字量，經(jīng)通信端口送入計算機進行下一步處理。3.2.4鍵盤模塊鍵盤掃描過程就是有規(guī)律的時間間隔查看鍵盤矩陣，以確定是否有鍵被按下。一旦處理器判定有一個鍵被按下，鍵盤掃描程序就會濾掉抖動，然后再判定是哪個鍵被按下。每個鍵被分配一個稱為掃描碼的唯一標示符，應用程序利用該掃描碼來判斷應按下了什么鍵。本設計就是采用的是4×4矩陣鍵盤，完成人機交換的鍵盤控制。3.2,5顯示模塊S3C44B0X內(nèi)部有一個LCD控制器，只需要在外部接一個液晶驅動模塊就可以具有顯

17、示功能了。本設計設置了LCD液晶顯示驅動模塊與S3C44B0X的連接模式，包括接口方式，寄存器的編程。本模塊達到了微處理器與顯示器的數(shù)據(jù)傳輸，實現(xiàn)了顯示的功能。4幾種高速數(shù)據(jù)采集系統(tǒng)的比較4.1基于ARM的高速數(shù)字采集系統(tǒng)其主要特點如下：(1) 實時性強。系統(tǒng)的主要工作是對大量的過程狀態(tài)參數(shù)實時監(jiān)測、數(shù)據(jù)存儲、數(shù)據(jù)處理、進行實時數(shù)據(jù)分析等。因此要求硬件上必須要有實時時鐘和優(yōu)先級中斷信息處理電路。(2) 可靠性高。他是系統(tǒng)設計的一個重要要求。由于數(shù)據(jù)采集系統(tǒng)往往是安放在被控對象的工作環(huán)境中，所以不僅溫度、濕度大，而且腐蝕多，干擾也很多，為了確保系統(tǒng)的可靠性，要求系統(tǒng)有較好的抗干擾能力和采集速度。

18、(3) 通用性好，便于擴充。一臺以嵌入式系統(tǒng)為核心的控制裝置，一般可以控制多個設備和過程參數(shù)，這就要求系統(tǒng)的通用性要好，能靈活的進行功能擴充。(4) 結構簡單，功耗低，性能優(yōu)良。4.2基于MCU+FPGA組合的高速數(shù)據(jù)采集系統(tǒng)： 隨著數(shù)據(jù)采集對速度性能的要求越來越來高，傳統(tǒng)的采集系統(tǒng)的弊端越來越明顯，現(xiàn)在多采用FPGA或者FPGA+MCU（主控邏輯模塊是FPGA）的結構，各模塊設計使用VHDL 語言，其各進程間是并行的關系。它有MCU 無法比擬的優(yōu)點。FPGA 的時鐘頻率高，全部控制邏輯由硬件完成，實現(xiàn)了硬件采樣，速度快。 利用VHDL語言對FPGA進行設計，可在Quartus中進行系統(tǒng)仿真和

19、驗證。由FPGA在線編程的特點，可以依據(jù)現(xiàn)場的具體情況，對FPGA的內(nèi)部配置進行修改，進一步增加了系統(tǒng)應用的靈活性，因此該系統(tǒng)是一種比較理想的實時高速數(shù)據(jù)采集方案。5 自行設計基于單片機的高速數(shù)據(jù)采集分析器5.1 設計原理我設計的高速數(shù)據(jù)采集系統(tǒng)包括以下幾個模塊：AD轉換模塊、LCD顯示模塊、DA輸出模塊、CPU控制模塊。LCD可以直觀的輸出直流電壓，而DA模塊可以實時輸出高速變化電路。原理圖 5.2AD轉換模塊設計 在輸入端AIN接一個二選一的開關信號，可以選擇手動改動的直流輸入，或是高速變換的交流信號。直流輸入：用一個滑動變阻器分壓，并聯(lián)電壓表檢測。交流輸入：用protues自帶的虛擬波形

20、產(chǎn)生器 并用電壓表檢測。AD模塊采集到電壓信號，之后經(jīng)過轉換之后將模擬電信號變成數(shù)字量并且送到CPU。CPU將數(shù)字量處理之后分別送到LCD顯示模塊和DA輸出模塊。其中由于我使用的AD和DA的芯片處理的數(shù)據(jù)位數(shù)不同，AD芯片是八位數(shù)據(jù)而DA芯片是10為數(shù)據(jù)，所以必須將AD轉換后的數(shù)據(jù)轉換成DA芯片能夠處理的10位數(shù)據(jù)格式。模擬量輸入需要AD轉換，本設計使用的是八位精度的串行AD轉換芯片TLC549。5.2.1 TLC549芯片簡介TLC549是美國德州儀器公司生產(chǎn)的8位串行A/D轉換器芯片，可與通用微處理器、控制器通過CLK、CS、DATA OUT三條口線進行串行接口。具有4MHz片內(nèi)系統(tǒng)時鐘和

21、軟、硬件控制電路，轉換時間最長17s， TLC549為40 000次/s。總失調(diào)誤差最大為±0.5LSB，典型功耗值為6mW。采用差分參考電壓高阻輸入，抗干擾，可按比例量程校準轉換范圍，VREF-接地，VREF+VREF-1V，可用于較小信號的采樣。TLC549芯片引腳圖如下：5.2.2AD轉換模塊電路圖5.3 DA輸出模塊采用TLC5615將單片機 p3.7口輸出的二進制數(shù)字信號轉換為模擬信號，并接上示波器顯示出來。5.3.1TLC5615簡介TLC5615 為美國德州儀器公司 1999 年推出的產(chǎn)品，是具有串行接口的數(shù)模轉換器，其輸出為電壓型，最大輸出電壓是基準電壓值的兩倍。帶有

22、上電復位功能，即把 DAC 寄存器復位至全零。性能比早期電流型輸出的 DAC 要好。只需要通過 3 根串行總線就可以完成 10 位數(shù)據(jù)的串行輸入， 易于和工業(yè)標準的微處理器或微控制器(單片機) 接口, 適用于電池供電的測試儀表、移動電話,也適用于數(shù)字失調(diào)與增益調(diào)整以及工業(yè)控制場合。TLC5615主要由以下幾部分組成: 1、 10 位 DAC 電路; 2、 一個 16 位移位寄存器, 接受串行移入的二進制數(shù),并且有一個級聯(lián)的數(shù)據(jù)輸出端DOUT ; 3、 并行輸入輸出的 10 位 DAC 寄存器, 為 10 位 DAC 電路提供待轉換的二進制數(shù)據(jù); 4、電壓跟隨器為參考電壓端REFIN提供很高的輸

23、入阻抗,大約10M; 5、×2 電路提供最大值為 2 倍于 REFIN 的輸出; 6、上電復位電路和控制電路。兩種工作方式： （A）16 位移位寄存器分為高 4 位虛擬位、低兩位填充位以及 10位有效位。在單片 TLC5615 工作時,只需要向 16 位移位寄存器按先后輸入 10位有效位和低 2 位填充位，2 位填充位數(shù)據(jù)任意,這是第一種方式,即 12 位數(shù)據(jù)序列。 （B）第二種方式為級聯(lián)方式, 即 16 位數(shù)據(jù)列,可以將本片的 DOU T 接到下一片的 DIN , 需要向 16 位移位寄存器按先后輸入高 4 位虛擬位、10 位有效位和低 2 位填充位, 由于增加了高 4 位虛擬位,

24、 所以需要 16 個時鐘脈沖。TLC5615芯片引腳圖如下：5.3.2 DA輸出模塊電路圖5.4 LCD顯示模塊5.5 總電路圖5.6方波輸入仿真5.7程序設計 #include<reg52.h>#include<intrins.h>#define uint unsigned int#define uchar unsigned char#define LCD_DB P0 sbit LCD_RS=P10; sbit LCD_RW=P11; sbit LCD_E=P12;sbit din_DA= P37; sbit cs_DA=P36; sbit sclk_DA=P35;

25、sbit DAT_AD=P15;sbit CS_AD=P16;sbit CLK_AD=P17;uint y;uchar x;uchar LCD6;void LCD_init(void);/初始化函數(shù)void LCD_write_command(uchar command);/寫指令函數(shù)void LCD_write_data(uchar dat);/寫數(shù)據(jù)函數(shù)void write_5615(uint da);/DA轉換uchar TLC549ADC(void);/AD轉換void Volt_To_LCD(void);/* /*初始化函數(shù)* void LCD_init(void) LCD_RW=0

26、;LCD_write_command(0x38); /設置 8 位格式，2 行，5x7 LCD_write_command(0x0c); /整體顯示，關光標，不閃爍LCD_write_command(0x06); /設定輸入方式，增量不移位LCD_write_command(0x01); /清除屏幕顯示 /* /*寫指令函數(shù)*void LCD_write_command(uchar dat) LCD_DB=dat; LCD_RS=0;LCD_E=0; LCD_E=1;LCD_E=0; /寫指令。 /* /*寫數(shù)據(jù)函數(shù)* void LCD_write_data(uchar dat) LCD_DB

27、=dat; LCD_RS=1; /數(shù)據(jù)LCD_E=0; LCD_E=1; /允許 LCD_E=0; void Volt_To_LCD(void)uchar AD_Data;uint Volt;AD_Data=TLC549ADC();Volt=(uint)(5.0/256*AD_Data*1000);LCD0=Volt/1000+'0'LCD1='.'LCD2=Volt/100%10+'0'LCD3=Volt/10%10+'0'LCD4=Volt%10+'0'LCD5='V'void write_5615(uint da)uchar i;cs_DA=1;sclk_DA=0;cs_DA=0;for(i=0;i<12;i+) if(bit)(da&0x0200)=1) din_DA=1; else din_DA=0; sclk_DA=1; da<<=1; sclk_DA=0; sclk_DA=0; cs_DA=1; uchar TLC549ADC(void)uchar i,x;CS_AD=1;CLK_AD=0;CS_AD=0;f