生理刺激反應時間測試儀

1、數字電路課程設計課題：生理刺激反應時間測試儀東華大學信息學院Xxxxxxxxxxx 第一章 設計指標 第二章 系統(tǒng)概述 2.1設計思想 2.2可行性論證 2.3各功能的組成 2.4總體工作過程 第三章 單元電路設計與分析 3.1各單元電路的選擇 3.2設計及工作原理分析 第四章 電路的組構與調試 4.1 遇到的主要問題 4.2 現(xiàn)象記錄及原因分析 4.3 解決措施及效果 4.4 功能的測試方法、步驟、設備、記錄的數據 第五章 結束語 5.1對設計題目的結論性意見及進一步改進的意向說明 5.2 總結設計的收獲與體會 附圖(電路圖、電路總圖) 參考文獻 第一章 設計指標n 受試者可以按“刺激源選擇

2、”鍵選擇刺激信號是光或聲。n 當受試者按“測試開始”按鍵后，系統(tǒng)進入準備狀態(tài)，“準備”燈亮，其他指示燈滅，顯示器顯示全零。n 測試儀在“準備”燈亮后的110 s 時間內隨機發(fā)出光刺激信號（“測試”燈亮）或聲刺激信號（蜂鳴器響），“準備”燈滅。n 當刺激信號發(fā)出后測試儀開始計時，直到受試者按下“反應”鍵停止計時時。計時單位為0.1 ms。n 以七段LED數碼管顯示時間測量值的高3位，最低位測量值進行四舍五入處理，顯示值保持到新的測試開始。n 受試者的反應時間超過 999.5 ms，“溢出”燈亮指示，測試計數器立即停止計時，“測試”燈滅或蜂鳴器停，“溢出”燈持續(xù)發(fā)光直到下次測試開始。n 若受試者在

3、刺激信號未發(fā)出前按“反應”鍵，“違例”指示燈亮，“準備”燈滅，并禁止刺激信號發(fā)出。第二章 系統(tǒng)概述2.1 設計思想分析設計要求可知，生理刺激反應時間測試儀的基本功能是隨機產生刺激信號、計時顯示以及對受試者的操作進行邏輯判斷。在數字邏輯電路中，計數器具有累計時鐘脈沖的作用，可以實現(xiàn)定時延時或計時功能，所以生理刺激反應測試儀的主要部件是計數器和邏輯控制電路。系統(tǒng)設計中需要解決以下幾個問題。² 隨機信號的產生² 最低位計數值得四舍五入處理² 邏輯控制電路分析系統(tǒng)功能, 可以設置生理刺激反應測試儀的主要控制信號為開始信號start、準備信號ready、隨機信號random

4、、測試信號test、反應信號response、測試計數器溢出信號overflow 和違例信號weili。若選擇下降沿有效的點觸鍵為“測試開始”鍵和“反應”鍵, 比如LP2900 開發(fā)裝置上的PS1, PS2 鍵, 則start , response為相應按鍵產生的負脈沖信號。Ready , test, response, overflow , weili 設置為觸發(fā)器產生的電平信號。系統(tǒng)電路根據控制功能劃分為刺激信號隨機產生、測試計時、顯示、邏輯控制、時基信號產生等5個模塊。其中隨機信號采用模N 的延時計數器、模M 的定時計數器及相應的控制邏輯產生, 測試計數器采用可預置、有使能控制的4 級8

5、421BCD 碼十進制加計數器實現(xiàn)。由于正常測試時間小于1 s, 所以時間計數值可以不經鎖存直接顯示。時基電路是產生定時、延時、計時電路以及顯示掃描電路的時鐘脈沖, 蜂鳴器的發(fā)聲也需要音頻脈沖控制。各脈沖可以根據所用FPGA 開發(fā)裝置的基準時鐘分頻獲得。2.2 可行性論證（硬件環(huán)境）生理刺激反應時間測試儀的控制部分以FPGA 實現(xiàn), 光刺激信號由發(fā)光二極管產生、聲刺激信號由蜂鳴器產生?！皽y試開始”按鍵和“反應”按鍵選擇點觸鍵產生脈沖信號，刺激源選擇采用自鎖鍵產生電平信號。測量值采用3個七段LED 數碼管顯示，顯示方式由FPGA 開發(fā)裝置決定。設計隨機脈沖發(fā)生模塊在DE2 開發(fā)板或LP-900開

6、發(fā)裝置上實現(xiàn)。2.3各功能的組成2.3.1 隨機信號的產生隨機信號是指控制條件滿足后脈沖出現(xiàn)時間無法確定的信號。如果以一個任意出現(xiàn)的控制電平去選通一個周期性定時出現(xiàn)的脈沖信號, 由于脈沖出現(xiàn)的時間與控制電平有效的時間沒有任何關聯(lián), 當控制信號有效后, 在定時周期時間范圍內會隨機出現(xiàn)選通脈沖。在數字電路中, 計數器的溢出信號是循環(huán)定時產生的。比如, 計數器的模為M、計數脈沖頻率為1 s, 則計數器的溢出信號周期為M s, 信號寬度一般為1 s。若用一個電平信號通過邏輯門選通該計數器的溢出脈沖, 則當控制電平有效后, 邏輯門的輸出在0 M s 之間產生隨機脈沖信號。同樣, 若用電平信號控制一個模為

7、N、初始值為0、計數脈沖頻率為1 s 的計數器使能端, 當使能電平有效后, 計數器產生溢出信號的延時時間為N - 1 N s。2.3.2 測試計時器（最低位計數值的四舍五入處理）生理刺激反應測試儀的時間測量為四位十進制數,而顯示值為三位十進制數，最低位測量值要求進行四舍五入處理。即當最低位計數值小于5 時, 高三位測量值直接顯示；當最低位計數值大于4 時，高三位測量值加1 后顯示。數字電路中實現(xiàn)數值四舍五入的方法很多。本設計可以利用計數器的預置數功能，在測量前將測試計數器的初始值預置為5。這樣, 測試結束時的計數值是實際測量值加5。當最低位測量值大于等于5 時, 必然產生向高位的進位, 實現(xiàn)了

8、測量值的四舍五入功能。2.3.3 邏輯控制電路邏輯控制電路的功能是根據按鍵信號控制延時、定時電路和測試計數器, 判斷受試者發(fā)出的反應信號response 是否違例、測試計時是否溢出, 并根據各信號控制相應的指示燈點亮。在生理刺激反應測試儀中, 部分控制信號是互相關聯(lián)的, 比如A 信號使Q 信號置位, B信號使Q 信號復位。這樣的邏輯關系可以有很多方法實現(xiàn), 比如利用D 觸發(fā)器的同步觸發(fā)功能和異步復位功能: A 脈沖的上升沿觸發(fā)D 觸發(fā)器使其輸出Q 置位,B 脈沖的有效電平使D觸發(fā)器立即復位。信號時序波形示例和參考電路原理如圖所示。2.3.4分頻器設計一個8級10分頻電路，將LP-2900實驗裝

9、置上的基準時鐘10MHz分頻后輸出1MHz，100kHz，10kHz，1kHz，100Hz，10Hz，1Hz和0.1Hz脈沖信號。² 用7490構成5421碼輸出的十分頻電路。² 分析與綜合通過后，對1級50%占空比十分頻電路仿真。² 再復制七個十分頻電路，輸入OSC（10MHz）信號，構成1個一輸入、八輸出的電路。² 分析與綜合通過后創(chuàng)建Div8邏輯符號。2.3.5 動態(tài)掃描電路設計一個四位LED數碼顯示動態(tài)掃描控制電路，顯示4位十進制數或字母，要求顯示內容可以通過按鍵切換。動態(tài)掃描顯示控制的關鍵問題在于產生順序脈沖分時選通各顯示器的公共端，并同步輸出

10、其段控制信號。在本實驗數字電路中，采用計數器控制二進制譯碼器產生。采用LP-2900開發(fā)裝置，由于已在FPGA外部設置了38線譯碼器74138控制顯示器的公陰端，因此只要采用計數器產生二進制計數信號控制譯碼器即能實現(xiàn)動態(tài)顯示掃描?！捌叨物@示譯碼器”可以用真值表輸入方式。用真值表方法編輯AHDL文件。2.4 總體工作過程總體工作過程中，邏輯控制電路按控制要求產生各控制信號, 根據系統(tǒng)工作原理,各信號時序關系如下:（1）“測試開始”按鍵產生的star t 負脈沖觸發(fā)ready信號有效, 控制test , weili, overflow 無效, 并預置測試計數器初值。（2）ready 信號控制延時計

11、數器開始計數, 延時時間1 2 s。當延時時間到, delay 信號有效。delay 信號等待選通模M 定時計數器的溢出信號產生隨機脈沖random, 等待時間為0 M s。這樣, 隨機信號random比 測試開始!按鍵的作用時間滯后1 M+ 2 s 出現(xiàn)。（3）當隨機脈沖random 出現(xiàn)后, 觸發(fā)test 信號有效并控制ready , delay 信號無效。test 信號點亮“測試”燈或控制蜂鳴器鳴響, 并允許測試計數器開始計時。( 4) 當“反應”鍵按下后, 產生response 負脈沖, 使test 信號無效, 測試計數器停止計數。( 5) 若反應時間超過999. 5 s, 測試計數器

12、產生的溢出脈沖觸發(fā)overflow 信號有效。overflow 信號控制測試計數器停止計數。( 6) 若test 信號無效時按下“反應”鍵, response 脈沖觸發(fā)weili 信號有效, 并控制ready 信號無效。weili信號禁止隨機脈沖產生, test 信號始終無效。生理刺激反應時間測試儀的總體設計思想框圖如圖所示。第三章 單元電路設計與分析3.1.1隨機信號發(fā)生器7490構成了偽隨機信號發(fā)生器，CLKA端輸入1HZ脈沖信號，QD端輸出0.1HZ脈沖信號，周期為10 s ，即偽隨機信號發(fā)生器每10秒產生一個脈沖信號。74161構成一個二進制計數器，與兩個D觸發(fā)器和一些邏輯門共同構成延

13、遲信號發(fā)生器。當“測試開始”按鍵按下后，上升沿脈沖使D觸發(fā)器輸出高電平，從而使74161的使能端處于計數狀態(tài)，CLK輸入1HZ的時鐘脈沖信號，當計數器計到2時，一方面通過非門使前一個觸發(fā)器清零，74161處于不工作狀態(tài)，并且清零，保證只產生一個延時信號；一方面使后一個D觸發(fā)器輸出高電平的延時信號。3.1.2 測試計時器（最低位計數值的四舍五入處理） 元件符號3.1.3 邏輯控制電路元件符號3.1.4 分頻器元件符號3.2 設計及工作原理分析輸入隨機信號發(fā)生模塊電路，建立仿真文件。改變start信號有效時段，觀察方針報告文件中隨機信號產生時間是否不同，隨機信號產生后delay信號能否保持。仿真通

14、過后創(chuàng)建模塊符號。輸入邏輯控制模塊電路，建立仿真文件。根據正常、違例兩種情況分別設置仿真文件的輸入信號start、response及random，觀察模塊輸出信號test、weili信號是否符合設計要求。仿真通過后創(chuàng)建模塊符號。輸入測試計數器模塊電路，建立仿真文件。觀察仿真結果：計數器能否正常進位；最低位計數值能否四舍五入；計數器溢出后能否停止計數。建立頂層文件，調用底層各模塊，創(chuàng)建或導入分頻模塊和顯示控制模塊，連接整個系統(tǒng)電路。將測試及舒淇的輸出與顯示控制電路相連接，注意各信號為序關系。設計刺激源選擇電路，當聲刺激信號有效時蜂鳴器可有脈沖頻率控制。分析與綜合通過后，根據所使用的實驗裝置FPG

15、A端口連接協(xié)議鎖定輸入輸出信號引腳編號，編譯通過后下載觀察設計效果。3.2 設計及工作原理分析輸入隨機信號發(fā)生模塊電路，建立仿真文件。改變start信號有效時段，觀察方針報告文件中隨機信號產生時間是否不同，隨機信號產生后delay信號能否保持。仿真通過后創(chuàng)建模塊符號。輸入邏輯控制模塊電路，建立仿真文件。根據正常、違例兩種情況分別設置仿真文件的輸入信號start、response及random，觀察模塊輸出信號test、weili信號是否符合設計要求。仿真通過后創(chuàng)建模塊符號。輸入測試計數器模塊電路，建立仿真文件。觀察仿真結果：計數器能否正常進位；最低位計數值能否四舍五入；計數器溢出后能否停止計數

16、。建立頂層文件，調用底層各模塊，創(chuàng)建或導入分頻模塊和顯示控制模塊，連接整個系統(tǒng)電路。將測試及舒淇的輸出與顯示控制電路相連接，注意各信號為序關系。設計刺激源選擇電路，當聲刺激信號有效時蜂鳴器可有脈沖頻率控制。分析與綜合通過后，根據所使用的實驗裝置FPGA端口連接協(xié)議鎖定輸入輸出信號引腳編號，編譯通過后下載觀察設計效果。第四章 電路的組構與調試4.1 遇到的主要問題² 隨機信號產生不正確，當隨機信號產生一次后，將會不斷產生，無法停止。² 下載后顯示燈不亮。² 計時器溢出不正確，計時器總在999.8ms時溢出。4.2 現(xiàn)象記錄及原因分析² 由于隨機信號導通后，沒有反饋電路使其停止，因此會不停產生。² 主文件沒有置頂² 計時器第一個芯片為74161，之后用的是7490，溢出提前了一個脈沖。4.3 解決措施及效果² 用一個D觸發(fā)器，將隨機信號輸出