微機復習提綱

1、1.3 ALU和累加器的功能各是什么？累加器是一個加法器么？ALU:運算器由邏輯電路及邏輯部件組成，功能是進行算數(shù)和邏輯運算；累加器：用來傳輸，臨時存儲 ALU運算過程的結(jié)果和其他數(shù)據(jù) ，并能把虛報在其中的數(shù) 據(jù)左移或右移；累加器是一個具有特殊功能的寄存器，它雖叫累加器，但并不能在其中進行加法運算，不是一個加法器。1.13 設某臺計算機有16條地址線和8條數(shù)據(jù)線；(1) 若采用獨立編址的方法，問存儲空間有多大？216=64kB(2) 通過數(shù)據(jù)總線一次的可傳送的帶符號數(shù)的范圍有多大？-2 72 7-12.28088微處理器由哪兩部分組成？他們的主要功能是什么？ 8086與8088的主要區(qū)別是什么

2、？(1) 總線接口部件BIU，執(zhí)行部件EU(2) 主要功能分別是負責 CPU與存儲器，1/0端口之間傳送數(shù)據(jù)，負責指令的執(zhí)行。8086和8088內(nèi)部基本相同，8086外部數(shù)據(jù)總線為16位，而8088外部數(shù)據(jù)總線為 8 位，因此稱8086位16位微處理器，8088為準16位微處理器。2.4什么是8088CPU的最大最小工作組態(tài)，將8088下列方式特點填入表中。方式-特點MN/MX引腳處理器個數(shù)總線控制信號的產(chǎn)生最小方式接+5V1CPU發(fā)出最大方式接地兩個或兩個以上由總線控制器發(fā)出2.6總線周期的含義是什么？8088基本總線周期由幾個時鐘周期組成？嘉定某8086CPU的時鐘頻率為24MHz，試問它

3、的一個時鐘周期多少？（1 ）總線周期：機器周期中CPU與存儲器或I/O端口傳輸一次數(shù)據(jù)用的時間；（2）8088由4個時鐘周期組成；（3）T=1/=f=1/24MHz=41.67ns2.7 8088如何解決地址線和數(shù)據(jù)線復用問題？ ALE信號何時處于有效狀態(tài)？當ALE為高電平的時候，該組信號作地址線，當ALE為低電平時，該組信號作數(shù)據(jù)線，使用時，當CPU執(zhí)行訪問存儲器或?qū)斎胼敵龆丝诓僮鲿r ，都要復用這組信號線。當ALE信號有效時，表示在地址鎖存時段，數(shù)據(jù)/地址復用線 AD7AD 0用作地址線， 將信號送入地址鎖存器2.8 試說明在圖2-7中下列部件的作用。（1）8284時鐘產(chǎn)生器的作用；提供處

4、理器和總線控制器的定時操作。（2）74LS245 的作用；總線驅(qū)動器總線信號進行放大，還原并控制傳輸方向。（3）74LS373 的作用；8位三態(tài)輸出鎖存器，一個封裝中有8個鎖存器，三態(tài)總線，驅(qū)動輸出裝置全并行存取 緩沖控制輸入時鐘，使能輸入有效改善抗擾度的作用。（4）在該電路中能否不用鎖存器 ？為什么？不能，8088數(shù)據(jù)和地址總線采用分時復用的操作方法，即用同一總線既傳輸數(shù)據(jù)又傳輸?shù)刂?，當微處理器與存儲器交換信號時 ，首先由CPU發(fā)出存儲地址同時發(fā)出允許鎖存信 號ALE給鎖存器，當鎖存器接到該信號后將地址 /數(shù)據(jù)總線上的地址鎖存在總線上隨后才能 傳輸數(shù)據(jù)3.1 假定(DS) =2000H ,

5、( ES) =2100 , ( SS) =1500 , ( SI) =00A0H ,(BX) =0100H ,(BP) =0010H ,請指出下列指令的源操作數(shù)字段是什么尋址方式？它們的物理地址是什么？(1)MOV AX, OABH立即尋址無物理地址(2)MOV AX ,BX寄存器尋址無物理地址(3)MOV AX ,100H直接尋址DS 左移 4 位+100A=20100H(4)MOV AX ,BX SI基址變址尋址DS 左移 4 位+BX+SI=200A0H(5)MOV AX BX寄存器間接尋址DS 左移 4 位+BX=20000H+0100H=20100H(6)MOV AX,ES:BX寄存

6、器間接尋址DS 左移 4 位+BX=21000H+0100A=21100H(7)MOV AX,BP寄存器間接尋址SS左移4位+BP=15000H+0010A=15010H(8)MOV AX,SI寄存器間接尋址DS左移4位+SI=20000H+0010H=200A0H(9)MOV AX BX+10基址尋址DS左移4位+BX+10H=20110H3.3指出下列指令的錯誤(1)MOV AH,BX兩個操作數(shù)不一樣(2)MOV BX,SI兩個操作數(shù)不能都是存儲器操作數(shù)(3)MOV AX,DXSI兩個變址不能連用(4)MOV BXSI,ES:AX寄存器尋址沒有段超越法(5)MOV CS ,AXCS不能作目

7、的存儲器(6)POP CS出棧指令不能按CS作操作數(shù)(7)MOV 32H,AL目的操作數(shù)不能是常數(shù)(8) MOV DS,2350H不能將常數(shù)直接傳送給段寄存器(9) MOV AX,DL操作數(shù)類型不匹配3.5完成下列操作，選用什么指令？MOV AX，4629XSUB AX，036AH（1 ）把4629H傳送給AX寄存器（2）從AX寄存器中減去 036AH3.7寫出完成下列功能的程序段(1)傳送25H到AH寄存器MOVAL, 25H(2)將AL的內(nèi)容乘以2SHLA,1(3)傳送15H到BL寄存器MOV BL ,15H(4)AL的內(nèi)容乘以 BL的內(nèi)容MULBL問最后結(jié)果 （AX）= ？（ AX）=1

8、5543.10編寫指令序列：測試DL寄存器的低4位是否為0TEST DL,03HP1=MOV AL,0,P1P2=HLTMOV AL,1JMP PV3.11若要檢查BX寄存器中的第13位是否為1，應該用多少指令？請寫出該指 令TEST BX,1000HJNZ YES3.12（ 1）用一條邏輯指令清除 AX寄存器XOR AX,AX（2） 用一條邏輯指令使 DX寄存器的高3位為1 ,其余不變OR DX ,1110 0000 0000 0000B（3）寫一條邏輯指令使 BL寄存器的低4位為0,其余位不變AND BL,11110000B（4）用一條邏輯指令將 AX中與BL中的不相同的位均置為 1OR

9、AX ,BX3.14利用移位，傳送和加法指令完成（AX）與10的乘法運算SHL AX,1MOV DX,AXMOV CL,2SAL AX,CLAPD AX,DX4.6下列兩個語句有何區(qū)別？X1 EQU 1000H 和 X2=1000HEQU偽指令中的表達式是不允許重復定義的，而=”偽指令允許4.15寫出完成下述要求的變量定義語句（1）為某緩沖區(qū)BUG留下200個字節(jié)的內(nèi)存空間（2）將字符串'YTE：WORD :DWORD存放于某數(shù)據(jù)區(qū)（3） 在某數(shù)據(jù)區(qū)要求存入存入下列5個數(shù)據(jù)2040H，0300H，10H，0200H，1048H 解：（1）BUG DB 200 DUP（2）String

10、1 DB BYTE' WORD ' DWORD '（3）DATA-DW 2040H,0300H,10H,0200H,1048H4.17在內(nèi)存數(shù)據(jù)段,從變量X開始存了兩個字,2645H和3576H ,緊接著從，實現(xiàn)如下功能（包變量Y開始兩個字4328H和2598H ,編寫一個完整的程序 括定義數(shù)據(jù)段）：（1）將X和Y中的兩個字數(shù)據(jù)相加，結(jié)果放于變量Z ；（2） 將X和Y中的兩個雙字數(shù)據(jù)相加，結(jié)果放于X開始的單元中解:（1）Data Segme ntX DW 2645H,3576HY DW 4328H,2598HZ DW ?Code Segme ntAssume CS:Co

11、de,DS:DataStare MOV AX,DataMOV DS,AXMOV DX,XMOV BX,YAdd DX,BXMOV AX,DXMOV 乙AXMOV DX,X+2MOV BX,Y+2Add DX,BXMOV AX,DXMOV Z+2,AXMOV AX,4CHINT 21HCode EendsEends startword資料可編輯(2)Data 1 segme ntX DD 2645H,3576HY DD 4328H,2598HData EndsCode Segme ntAssume CS:Code,DS:DataMOV AX,DataMOV DS,AXMOV AX,YADD X,

12、AXMOV AX,Y+2ADC X+2,AXMOV X+4,0 ADC X+4,0MOV AH,4CHINT 21HCode End,End start!5.3何謂靜態(tài)RAM ?何謂動態(tài)RAM ?它們的使用特點各是什么？前者速度高于信息就不會丟由于電容漏靜態(tài)RAM :簡稱SRAM ,分為雙極型靜態(tài) RAM和CMOS型靜態(tài) RAM ,后者，但功耗大于后者，都以雙穩(wěn)態(tài)電路為基礎，狀態(tài)穩(wěn)定，只要不掉電， 失，不需刷新，但電路復雜，集成度較DRAM低，位價格較DRAM高動態(tài)RAM :簡稱DRAM，它利用電容存儲信息，電路簡單，集成度高，電，信息會丟失，因此要不斷的對其刷新，保證信息不丟失。5.13下列

13、RAM芯片各需要多少個地址引腳？(1)16k*1b16=2 414個(2)1k*4b1=2 010個(3)2k*8b2=2 111個5.17現(xiàn)有1024*4靜態(tài)RAM芯片，欲組成32k*8位的存儲器試求需要多少RAM芯片？多少芯片組？用于片內(nèi)地址需用多少根地址線？用于選擇不同芯片 組需用多少根地址線進行譯碼實現(xiàn)？(1) 芯片數(shù)：刀=(32/1 ) * ( 8/1 ) =256 個(2) 每組芯片構(gòu)成1k*8位空間，需要32組(3) 1k=2 10故有10根內(nèi)地址線(4) 32根芯片選擇線5.18設有一個具有14位地址和8位字長的存儲器，問：(1) 該存儲器存儲多少字節(jié)的信息？存儲容量=存儲單元

14、數(shù)*每個單元字節(jié)數(shù)=2 14*8 =16kb(2) 如果存儲器由1k*1位靜態(tài)RAM芯片構(gòu)成，需要多少芯片？8*16=128 個(3) 需要多少位地址作芯片選擇？128/ ( 8/4 ) =64=2 6 需要6位地址芯片選擇5.26主輔存層次和cache主存層次有相似之處么？其差別是什么？答：在CPU和主存之間增加一級速度快，但容量較小，是每位價格較高的高速緩沖 ， 存儲(cache)借助于輔助軟硬件，這與主存構(gòu)成了一個有機的整體 ，以彌補主存速度不 足，這個層次的工作主要由硬件實現(xiàn) 。主存一輔存層次的目的是為了彌補主存容量不足，每位價格更低，速度更慢的存儲器，向編程人員提供大量程序空間6.4

15、 I/O方式有幾種？各有什么特點，如何選用？（1） 無條件傳輸，接口簡單，不考慮控制問題時只有數(shù)據(jù)接口。一般用于春電子部件的輸入輸出每一集完全由 CPU決定傳輸時間的場合和外部設備與CPU能同步工作的場合，否則出錯。（2） 程序查詢傳輸方式（無條件傳輸），接口簡單，比無條件傳輸接口多一個狀態(tài)接口，在傳送過程中，若外設數(shù)據(jù)沒有準備好，則CPU 一般在查詢等待。CPU效率低下，由于查 詢原因，用于CPU負擔不重，允許查詢等待時。（3） 中斷傳輸，與無條件相比要增加中斷請求電路 ，中斷屏蔽電路和中斷管理電路 ，比程 序查詢復雜，提高CPU和慢速外設之間進行數(shù)據(jù)時的工作效率 ，提高CPU為外部影響的及

16、 時性。（4） DMA傳輸，實現(xiàn)外設直接和存儲器進行高速數(shù)據(jù)，傳輸傳送過程中無需 CPU執(zhí)行指令干預，從而更大程序的提高高速外設與CPU間傳送速率，告訴外設的批量傳送。6.5端口編址方式有哪兩種，各有隨你特點？（1） 與存儲器統(tǒng)一編址，對存儲器和I/O端口讀寫采用相同命令優(yōu)點：指令系統(tǒng)簡單缺點：存儲資源浪費（2） 端口獨立地址，采用不同命令對存貯器和I/O端讀寫優(yōu)點：不占用存貯資源缺點：復雜6.10在8088微機系統(tǒng)中，某外設接口所選的端口地址為 338H33FH，請用 74LS138編碼器設計符合要求的端口譯碼電路。338H : 110011000A9A08.1 中斷：當CPU正在執(zhí)行某程序

17、時，有中斷源提出中斷申請，CPU暫停正在執(zhí)行的程序轉(zhuǎn)去為中斷源服務，服務結(jié)束后再回到源程序繼續(xù)執(zhí)行。斷點：被中斷的主程序的位置 （下一步要執(zhí)行的主程序的指令地址）中斷返回：中斷服務程序結(jié)束后再返回被中斷的主程序繼續(xù)執(zhí)行的過程。中斷源：指引起中斷的原因或來源，如中斷指令，公報工作與中斷方式的外設（鍵盤）以中斷方式要求 CPU處理的軟硬件故障。中斷向量：每個中斷服務子程序的入口地址 ；中斷向量表：把系統(tǒng)中所有的中斷向量按照一定的規(guī)律排列成一個表。中斷優(yōu)先級：根據(jù)事件輕重緩急合理地響應各中斷源請求，給每個中斷源確定的一個中斷級別。中斷響應：有中斷源提出的中斷申請 ，CPU做出回應。中斷屏蔽是指在中斷

18、請求產(chǎn)生之后，系統(tǒng)用軟件方式有選擇地封鎖部分中斷而允許其余部分的中斷仍能得到響應 。特殊屏蔽：通過軟件對片內(nèi)特殊功能寄存器的設置，實現(xiàn)對各中斷源中斷請求的開放或屏蔽的控制。8.4實現(xiàn)中斷源的優(yōu)先級判優(yōu)的方法有哪些？各有何特點？（1）串行優(yōu)先級排隊模式優(yōu)點：電路較為簡單，易于擴充，因各級邏輯一致，連接方便。缺點：當鏈接的級數(shù)較多時，會因時延增大使后級的響應及時性受影響。（2）并行優(yōu)先級排隊模式優(yōu)點：響應速度快，能滿足高速CPU的要求缺點：不如串行排隊靈活（3）專用硬件方法特點：可通過編程來設置或改變其工作方式，用起來更方便靈活。8.9,分別敘述8088CPU對INTR和NMI中斷的響應全過程。在

19、每條指令的最后一個時鐘周期 ，CPU檢測INTR或NMI信號，若以下條件成立，則CPU響應中斷：（1）當前指令執(zhí)行完。對INTR，還應滿足以下條件：1、當前指令試STI和IRET，則下條指令也要執(zhí)行完。2、 當前指令帶有LOCK、RET等指令前綴時，則把它們看成一個整體，要求完整的執(zhí)行宀完，（2）對INTR，CPU應處于中斷狀態(tài)，貝U IF=1 ；（3）當前沒有復位（RESET）和保持（HOLD ）信號。若NMI和INTR同時發(fā)生，則首先響應 NMI。8.12若要求8259A 的地址為E010H和E011H ,試畫出8259A 與8088總線的連接圖。若系統(tǒng)中只有一片8259A ,允許8個中斷

20、源邊沿觸發(fā)，不需緩 沖，一般全嵌套方式工作，一般結(jié)束方式，中斷類型碼規(guī)則為40H試編寫初始 化程序，若IR4端中斷源的中斷服務程序的入口地址為 1000H : 8899H，請試 編寫中斷向量表的初始化程序段。解：MOV DX ,OE010H,方式控制寄存器端口 D1地址MOV AL,BHOUT DX,ALMOV DX,OE011H,方式控制寄存器端口 D2地址MOV AL,4OHOUT DX,ALMOV AL,03HOUT DX,AL10.2簡述8255A方式1的基本功能10.4 8255A的三個端口在使用時有什么差別？PA：輸入輸出都可鎖存，雙向，三臺引腳；PB:輸入不鎖存，輸出鎖存，雙向，三臺引腳；PC:輸入不鎖存，輸出鎖存，雙向，三臺引腳。10.5當CPU輸出數(shù)據(jù)到PCD時