電子行業(yè)先進封裝深度報告

1、電子行業(yè)先進封裝深度報告一、未來先進封裝是驅(qū)動摩爾定律的核心驅(qū)動力1、半導(dǎo)體產(chǎn)業(yè)鏈和摩爾定律（1）半導(dǎo)體產(chǎn)業(yè)鏈自上而下分為芯片設(shè)計、晶圓代工、封裝和測試四個環(huán)節(jié)。設(shè)計公司研發(fā)人員首先完成芯片的寄存器級的邏輯設(shè)計和晶體管級的物理設(shè)計，驗證通過的電路版圖交付給代工廠；晶圓代工廠專門從事半導(dǎo)體晶圓制造生產(chǎn)，接受IC 設(shè)計公司委托制造，自身不從事設(shè)計，其產(chǎn)品是包含成百上千顆晶粒（每顆晶粒就是一片IC）的晶圓；封裝廠通過多道封裝工序引出晶粒I/O 焊盤上的電子信號并制作引腳/焊球，實現(xiàn)芯片與外界的電氣互連；測試環(huán)節(jié)是IC制造的最后一步，作用是驗證IC 是否能按設(shè)計功能正常工作。圖：半導(dǎo)體產(chǎn)業(yè)鏈（2）半導(dǎo)

2、體行業(yè)摩爾定律指出，單位面積芯片上集成的晶體管數(shù)每隔18 個月增加一倍（芯片面積減小50%），其背后驅(qū)動力是行業(yè)對高性能、低功耗芯片的不斷追求，并導(dǎo)致芯片不斷小型化，同時從降低芯片流片成本、節(jié)約電路板空間考慮也要求芯片面積縮減。納米級工藝制程降低可降低集成電路的工作電壓和CMOS 晶體管驅(qū)動電流，從而減少功耗，同時小尺寸的器件減小了晶體管和互連線寄生電容，提高了芯片的工作頻率和性能。圖：半導(dǎo)體工藝與I/O 密度趨勢圖2、從PC NB 手機/平板可穿戴設(shè)備，半導(dǎo)體產(chǎn)業(yè)小型化需求不減（1）PC、筆記本電腦、手機/平板等傳統(tǒng)消費電子產(chǎn)品的工業(yè)設(shè)計美觀性、便攜性、功能性以及電池續(xù)航時間的消費需求驅(qū)動半

3、導(dǎo)體元器件產(chǎn)業(yè)不斷朝小型化、低功耗方向發(fā)展。（2）未來電子行業(yè)的發(fā)展方向是可穿戴設(shè)備和MEMS（微機電系統(tǒng)），可穿戴設(shè)備/MEMS自身產(chǎn)品特性和應(yīng)用場合（可穿戴設(shè)備要求輕薄化和智能化，MEMS工作在微小空間）對半導(dǎo)體元器件小型化的要求進一步加大。蘋果 iWatch 包含無線/藍牙、生物感測、電源管理和微控制器等模塊，屏幕表面彎曲且尺寸不超過1.5英寸，電路板芯片布局布線難度增加，同時還需要考慮和iPhone相同的電池使用時間問題，小型低功耗芯片是最好的解決方案；MEMS是集微型傳感器和執(zhí)行器于一體的微型機電系統(tǒng)，廣泛應(yīng)用于消費電子、生物醫(yī)療、汽車電子和軍工領(lǐng)域，如iPhone/iPad中使用的

4、加速度傳感器和陀螺儀，進行精細外科手術(shù)必備的微型機器人和汽車發(fā)動和剎車系統(tǒng)中使用的壓力傳感器。3、晶圓制程接近極限已難驅(qū)動摩爾定律（1）目前能夠?qū)崿F(xiàn)量產(chǎn)的最新晶圓代工制程為20nm，但已接近硅材料和芯片加工工藝的物理極限，未來進步空間有限，博通公司CTO 在IEDM 國際電子元件會議上稱現(xiàn)有半導(dǎo)體制程將在5nm 階段達到極限。5nm制程對應(yīng)約10 個硅原子的直徑寬度，該情形下CMOS 晶體管介電厚度非常薄，容易發(fā)生“隧穿效應(yīng)”（電子穿過柵極產(chǎn)生漏電流），破壞晶體管的工作特性；由于掩膜板圖案條紋更細，關(guān)鍵工藝步驟光刻（Lithography）將產(chǎn)生更加嚴(yán)重的衍射問題，使電路圖形轉(zhuǎn)移時產(chǎn)生圓弧變形

5、，光學(xué)鄰近效應(yīng)矯正工具（OPC）解決最新制程下的衍射問題已非常困難。（2）晶圓代工屬于重資產(chǎn)的資金密集型行業(yè)，購買設(shè)備所需投資額巨大，從開發(fā)更先進制程（更小的工藝特征尺寸）的角度使芯片面積縮小的的性價比在變低。制程繼續(xù)發(fā)展要求代工廠購買控制精度更高的光刻機、刻蝕機和化學(xué)沉淀等關(guān)鍵設(shè)備（占比總投資成本80%）以適應(yīng)半導(dǎo)體新工藝、新材料和新結(jié)構(gòu)。圖：各制程下晶圓代工生產(chǎn)線投資成本，百萬美元4、未來先進封裝將成為驅(qū)動摩爾定律的核心驅(qū)動力（1）芯片面積可分為裸芯面積和封裝增量面積兩部分，傳統(tǒng)封裝的封裝效率（裸芯面積/基板面積）較低，存在巨大改進空間以解決裸芯面積受限于制程極限后的芯片小型化問題，理想情

6、況下封裝效率可接近100%。圖：傳統(tǒng)封裝技術(shù)效率（2）晶圓代工是納米級微細操作，理論上新出現(xiàn)制程可以讓芯片面積減半，但在實際設(shè)計實現(xiàn)過程中面臨更加復(fù)雜的布局、布線等問題，面積縮減難達50%，芯片側(cè)面引腳/底部焊球間距通常為幾百微米，因而封裝是微米級操作，效率高的封裝技術(shù)對縮小芯片效果更為直接和明顯。QFP封裝效率最高為30%，面積減少70%，同理DIP、BGA 芯片面積至少減少93%和50%。（3）先進封裝是于上世紀(jì) 90年代陸續(xù)出現(xiàn)的能夠處理I/O引腳數(shù)大于100 或引腳/焊球間距小于0.5mm的芯片的新型封裝技術(shù)。（4）先進封裝的優(yōu)勢在于芯片面積小、厚度薄、散熱性好、性能強，方便實現(xiàn)多芯片

7、或系統(tǒng)集成以實現(xiàn)復(fù)雜功能，同時可降低封裝成本。二、國家半導(dǎo)體鼓勵政策，國內(nèi)先進封裝必然受益1、國家積極扶持國內(nèi)半導(dǎo)體產(chǎn)業(yè)工信部將牽頭成立規(guī)模達1200 億的國家集成電路扶持基金（出資人為財政部、社?；鸬龋攸c支持芯片制造、芯片封裝、芯片設(shè)計和上游生產(chǎn)設(shè)備領(lǐng)域，此外展訊高層于去年12 月透露，國家將在未來10 年內(nèi)投資1 萬億將我國打造成半導(dǎo)體大國。圖：我國集成電路行業(yè)銷售收入趨勢圖，億元2、先進封裝環(huán)節(jié)是扶持重點（1）對比芯片設(shè)計和制造，芯片封裝行業(yè)具有投入資金小、建設(shè)速度快的特點，依靠成本和地緣優(yōu)勢，國外產(chǎn)能向大陸轉(zhuǎn)移明顯，芯片封裝是全球半導(dǎo)體產(chǎn)業(yè)鏈上國內(nèi)企業(yè)涉足最多的環(huán)節(jié)。國內(nèi)仍以中低

8、端通用 IC 為主，高端IC 仍需依靠反向工程，晶圓代工廠從日本和歐美地區(qū)采購的設(shè)備對應(yīng)制程相對落后（中芯國際目前能夠量產(chǎn)的最先進工藝為40nm），全球市場切入程度有限；國內(nèi)封裝行業(yè)起步早，發(fā)展最迅速，2013 年大陸封測產(chǎn)值為167 億美元（全球封測業(yè)產(chǎn)值251 億美元，其中封裝占比約80%），全球市場份額達67%。（2）國家頒布多項政策積極鼓勵和發(fā)展半導(dǎo)體封裝環(huán)節(jié)。信息產(chǎn)業(yè)科技發(fā)展“十一五規(guī)劃”和2020 年中長期規(guī)劃綱要提出重點發(fā)展集成電路關(guān)鍵技術(shù)，包括 MEMS 技術(shù)和新型、高密度集成電路封裝測試；2011年工信部和商務(wù)部將線寬65nm以下的芯片封裝歸入當(dāng)前優(yōu)先發(fā)展的高技術(shù)產(chǎn)業(yè)領(lǐng)域；2

9、011年集成電路產(chǎn)業(yè)“十二五”發(fā)展規(guī)劃指出大力發(fā)展先進封裝和測試技術(shù)，推進高密度堆疊型3D 封裝產(chǎn)品進程，支持封裝工藝技術(shù)升級和產(chǎn)能擴充。3、先進封裝滲透率不及 10%，發(fā)展空間巨大（1）國內(nèi)普通封裝企業(yè)兩千余家，但大部分從事中低端產(chǎn)品封裝，國內(nèi)具備先進封裝能力的只有長電科技、南通富士通、華天科技等不到10 家企業(yè)。國內(nèi)大部分半導(dǎo)體封裝公司主要生產(chǎn)中低端產(chǎn)品如DIP、SOP、TSOP、QFP、LQFP等，與國際先進封裝技術(shù)相比，無論是封裝形式還是工藝技術(shù)都存在差距。（2）目前先進封裝只占比總封裝產(chǎn)值5-10%，IC 輕薄和小型化、高性能、高可靠性、低功耗、短開發(fā)周期以及系統(tǒng)集成等需求將推動先進

10、封裝滲透率進一步提高。（3）2016年采用FC、WLCSP、SIP 和3D IC等技術(shù)的先進封裝產(chǎn)品出貨量預(yù)計將超過3000 萬晶圓，假設(shè)封裝價格300 美元/片，市場規(guī)模將超90 億美元。圖：先進封裝晶圓出貨量，百萬片4、下游電子巨頭紛紛采用，行業(yè)進入加速期電子巨頭們?yōu)榱颂岣咝酒阅埽档统杀?，微小化（可穿戴設(shè)備的發(fā)展），越來越多的開始采用先進封裝。（1）蘋果手表為了多芯片集成開始采用SIP；（2）NXP等智能卡芯片今年開始大規(guī)模采用WLCSP封裝；（3）臺灣邏輯驅(qū)動電路巨頭開始采用臺灣南茂的先進封裝（晶圓級封裝）；（4）LED采用Flip Chip（配合TSV）成本優(yōu)勢巨大，三星已在LED

11、TV 背光源開始使用倒裝芯片，臺灣晶電、璨圓、新世紀(jì)接到訂單。三、先進封裝下游應(yīng)用各不相同，本質(zhì)都是“點替代線”的連接1、先進封裝的本質(zhì)是以“點替代線”實現(xiàn)電氣互連（1）封裝的本質(zhì)是：實現(xiàn)電氣互連封裝最重要的目的是實現(xiàn)芯片焊區(qū)同封裝外殼的I/O 端或者封裝基板金屬布線區(qū)的有效電路連接。圖：封裝的本質(zhì)：連接微米級別的PCB和納米級別的ICs（2）封裝的本質(zhì)是電氣互連，在芯片小型化和高效率的需求驅(qū)動下，先進封裝的發(fā)展方向是“以點替代線的連接”，完成“點的連接”的核心工藝是TSV 和Bumping（Copper Pillar）。封裝技術(shù)更新的驅(qū)動力是使封裝器件微型化、低成本和高性能，從芯片互連技術(shù)角

12、度看，封裝技術(shù)發(fā)展路徑是，第一代WB 技術(shù)，第二代TAB 技術(shù)，第三代FC 技術(shù)，第四代TSV技術(shù)，這是電氣連接技術(shù)“點替代線”思路的體現(xiàn)；引線鍵合是空間操作，點對點連接是平面操作，點代替線可以使連接電路的空間分布更加簡單，從而減小封裝體積；點替代線可以充分利用芯片的自身面積，可以減小封裝面積，實現(xiàn)微型化；此外，Bumping 技術(shù)是可以批量生產(chǎn)的，而鍵合技術(shù)如WB 或者TAB只能對單個芯片操作，因此點替代線可以實現(xiàn)晶圓級封裝WLP，從而大大減少封裝成本；點對點連接，可以縮短連接電路長度，減少系統(tǒng)寄生電容干擾、電阻發(fā)熱和信號延遲，提高模組性能。2、TSV 和Bumping（Copper Pil

13、lar）是決定封裝先進性的核心制程（1）TSV（Through Silicon Via，硅通孔）工藝通過在晶粒內(nèi)部打垂直通孔并填充金屬（Cu/W），將晶粒正面焊盤上的I/O 信號引至背面，從而實現(xiàn)3D IC內(nèi)部各層晶粒間的垂直互連，是SiP/3D 封裝中的關(guān)鍵工序。TSV制造工藝包括通孔制造，絕緣層、阻擋層制備，通孔金屬化，芯片減薄，技術(shù)難度遠大于傳統(tǒng)WireBonding 技術(shù)；從縱向看，TSV 將晶粒的電氣連接端口限制在一個“點”（WireBonding 則需用“線”將端口引出），減小了3D IC的水平面積，同時TSV 實現(xiàn)晶粒垂直互連不需要像Package on Package 等3D

14、封裝使用基板，減少了芯片厚度，從而使芯片的三維封裝密度達到最大；TSV技術(shù)是實現(xiàn)相鄰晶粒間垂直互連的最短連接方式，可降低芯片功耗，提高運行速度；高“深寬比”（通孔深度/直徑）的TSV 可以減小通孔群在硅片上的占用空間從而縮減芯片面積，目前業(yè)界可以做到10:1，20:1 的TSV 是下一代技術(shù)發(fā)展方向，但需解決孔徑過小帶來的信號完整性問題；TSV技術(shù)的應(yīng)用領(lǐng)域包括影像傳感器、MEMS、堆疊式DRAM、NAND Flash、邏輯芯片、多核CPU 和DSP 等，消費電子產(chǎn)品小型、輕薄化以及性能不斷增強的需求將推動TSV 技術(shù)滲透率不斷提高。圖：TSV 封裝滲透率不斷提高（2）Bumping技術(shù)通過在

15、芯片表面制作金屬凸點提供芯片電氣互連的“點”接口，反應(yīng)了先進制程以“點替代線”的發(fā)展趨勢，廣泛應(yīng)用于FC、WLP、CSP、3D 等先進封裝。加工時首先在晶圓上生長鈍化層，然后用 Ti/Ni在其上制作金屬層UBM，最后利用焊接/電鍍在UBM 上生長出鉛錫合金球/金球形成Bumping；提供了芯片之間、芯片和基板之間的“點連接”，由于避免了傳統(tǒng)Wire Bonding 向四周輻射的金屬“線連接”，減小了芯片面積（封裝效率100%），此外凸塊陣列在芯片表面，引腳密度可以做得很高，便于滿足芯片性能提升的需求；Copper Pillar 是Bumping 互連技術(shù)中最先進的一種，用銅柱替換金屬球作為芯片

16、表面的電氣接口，由于相鄰銅柱軸間距很?。壳癆mkor 為50 微米），因而I/O 引腳密度可以做的更高，芯片尺寸可進一步縮小。圖：Copper Pillar 外觀示意圖3、Flip Chip+TSV 封裝：將帶來大功率LED 封裝技術(shù)革命（1）LE 封裝技術(shù)由傳統(tǒng)Lamp LED 垂直式逐步發(fā)展到當(dāng)前主流的SMD COB集成式。（2）LED芯片的光電轉(zhuǎn)換效率為20%左右，其他能量轉(zhuǎn)換為熱能，而較高的環(huán)境溫度將會縮短芯片壽命，這使LED 在大功率器件中面臨著散熱問題。圖：LED 散熱模組示意圖如上圖所示，LED 散熱途徑主要有4 個途徑，1、是指通過熱輻射形式直接向空氣散熱；2、是通過封裝基板

17、以熱傳導(dǎo)形式向散熱底座，再向環(huán)境散熱；3、是指通過金屬線直接向環(huán)境散熱；4、是通過金屬導(dǎo)線向散熱底座，再向環(huán)境散熱。前三個途徑散熱能力有限，通過金屬線向散熱底座熱傳導(dǎo)是主要散熱途徑。（3）FlipChip+TSV 封裝技術(shù)分別在發(fā)光層向封裝基板熱傳導(dǎo)、封裝基板到散熱底座熱傳導(dǎo)兩個環(huán)節(jié)改進LED模組的散熱性能。（4）全球90%以上的LED 襯底材料是藍寶石，具有較差的導(dǎo)熱性和良好的透光性，F(xiàn)lip Chip 封裝形式將襯底朝上、電流擴散層朝下，改善了透光效率和散熱效果。發(fā)光層與封裝基板間的藍寶石襯底熱阻較高，其導(dǎo)熱系數(shù)為30-40W/m*K，單晶硅為150-200W/m*K，銅為400W/m*K

18、 左右，因此正裝LED 中位于發(fā)光層和封裝基板之間的藍寶石襯底會降低整個LED 模組的散熱性能；在傳統(tǒng)的正裝LED 封裝結(jié)構(gòu)中，由于p-GaN 的導(dǎo)電能力有限，要求在其表面沉淀一層電流擴散金屬層；芯片發(fā)光從p-GaN 層出光，電流擴散金屬層主要由Ni 和Au 組成，會吸收30-40%光線，會降低芯片的出光效率，若降低電流擴散層的厚度以增加其透光性，則反過來會限制其擴散大電流的能力，進而制約了LED芯片的工作功率；正裝 LED 芯片的器件功率、出光效率和散熱性均不可能是最優(yōu)。Flip Chip 倒裝封裝技術(shù)，將芯片上下倒置，透明的藍寶石襯底位于發(fā)光層上方，電流擴散金屬層在發(fā)光層下方，很好的解決透

19、光效率和散熱問題；另外，F(xiàn)lip Chip 形式封裝無需電極金線連接，可以將封裝體積做得更小。（5）TSV技術(shù)通過將硅基板打孔，然后長銅，直接穿過硅基板連接到散熱底座，大大的改善了硅基板的熱傳導(dǎo)能力。COB封裝結(jié)構(gòu)中，熱量是通過兩根電極金屬線傳向電路板，散熱能力有限；TSV結(jié)構(gòu)中，可以增加硅基板中通孔數(shù)量，散熱能力顯著提高。（6）此外，F(xiàn)lipChip+TSV 用于LED封裝可以大幅降低LED芯片封裝成本。注：1-LED 晶片，2-硅片，3,7,10-絕緣保護層，4,-玻璃殼體，5-P 電極，6-N 電極，8,-焊球或金屬凸點，9-金屬線路層4、Sip+TSV：為穿戴電子和MEMS器件提供多功

20、能化、微型化解決方案（1）穿戴電子是在消費電子領(lǐng)域繼智能手機和平板電腦之后的廣闊市場，微型化、功能多樣化需求和緊貼人體皮膚的要求促使穿戴電子產(chǎn)品在功耗、體積、散熱方面需要更大的改進。穿戴電子經(jīng)過數(shù)十年的發(fā)展，在產(chǎn)品便攜性、工業(yè)設(shè)計方面已有較大突破，Google Glass、Jawbone、Fitbit、三星Gear 等大量產(chǎn)品的推出表明各大廠家對該領(lǐng)域的重視和消費者對該類產(chǎn)品是有需求的。（2）未來穿戴電子產(chǎn)品除了有拍照、時間、播放音頻、看電子書等功能，還有通信芯片、陀螺儀、計步器、心率、血氧等生物傳感器、溫度、氣壓、海拔等環(huán)境傳感器，基礎(chǔ)芯片數(shù)量大幅增加。圖：MEMS 傳感器在健康醫(yī)療電子的應(yīng)

21、用（3）MEMS傳感器將信號采集、信號處理和信號執(zhí)行一體化，是多芯片系統(tǒng)，比傳統(tǒng)傳感器更小、更獨立。（4）功能多樣化意味著在更高的元器件密度，減小單個傳感器體積、節(jié)省功能模組間的空間是兩條可行的路徑，SiP+TSV等封裝技術(shù)可以提供微型化封裝解決方案。SiP封裝能夠?qū)⒒诓煌陌雽?dǎo)體制程和工藝的、不同功能的芯片（包括處理器、儲存器等）和傳感器集成封裝，大大的減少了封裝模組的體積。TSV從本質(zhì)上來看不是一種封裝方案，是一種重要工具，TSV徹底改變了傳統(tǒng)芯片間引線連接方式，允許半導(dǎo)體裸片、基板間能以更高密度互聯(lián)在一起。5、WLCSP+TSV：控制中低端影像傳感器封裝成本的利器（1）影像傳感器（CI

22、S）廣泛應(yīng)用于手機、筆記本電腦、數(shù)碼相機、汽車電子、安防等領(lǐng)域，作用是將光學(xué)圖像轉(zhuǎn)換成可供儲存和加工的電信號，主要由完成光電轉(zhuǎn)換的CMOS和讀寫電路兩部分構(gòu)成。（2）使用WLCSP+TSV 可有效降低中低端CIS封裝成本，目前在500萬像素以下的CIS 封裝領(lǐng)域已經(jīng)取代傳統(tǒng)CSP 封裝成為主流技術(shù)，在800 萬像素以上的應(yīng)用領(lǐng)域仍以COB 封裝為主。CIS根據(jù)讀寫電路層和CMOS感光器件的相對位置可分為前照式（FSI）和背照式（BSI）兩種，對于500萬像素以下的攝像頭而言，F(xiàn)SI成本優(yōu)勢顯著，更適合中低端應(yīng)用；BSI的讀寫電路位于CMOS 的下方，雖然能使金屬層和光線分立，感光效果較好，但需

23、要研磨晶圓至足夠薄以使光線能夠透過硅沉底到達CMOS（大約為傳統(tǒng)CMOS 的1/100），該工藝環(huán)節(jié)加工費很高，不利于中低端攝像頭控制成本；FSI的讀寫電路層位于CMOS的上方，封裝時必須將I/O信號從芯片正面焊盤引到基板背面，再生長Bumping完成封裝，而TSV 是目前可靠性和經(jīng)濟性最優(yōu)的芯片內(nèi)部垂直互連方案。圖：影像傳感器的兩種結(jié)構(gòu)：FSI和BSIWLCSP先在整片進行晶圓上封裝、測試，再切割成尺寸與裸片完全一致的芯片成品，達到了小型化的極限（封裝效率接近100%），符合消費類電子產(chǎn)品輕、小、短、薄化的市場趨勢，其封裝成本的優(yōu)勢隨著晶圓尺寸的增大和芯片尺寸的減小而更加明顯。6、TSV 技

24、術(shù)引領(lǐng) DRAM 存儲器3D 設(shè)計發(fā)展潮流（1）帶寬和功耗是驅(qū)動消費電子DRAM 設(shè)計的核心指標(biāo)，處理器和屏幕分辨率不斷提升以及應(yīng)用軟件消耗系統(tǒng)資源升級對移動DRAM的帶寬提出了更高的要求，功耗也是設(shè)計時必須考慮的問題，DRAM數(shù)據(jù)讀寫功率下降對延長電池續(xù)航時間意義重大。手持設(shè)備使用集成顯卡，需要和CPU 共享內(nèi)存，為保證手機/平板的使用流暢性，CPU 需要通過高帶寬DRAM 及時寫入屏幕圖像數(shù)據(jù)，蘋果稱每100 萬像素提供4GB/s 帶寬可保證基本流暢性，目前iPad 3 中使用的 DRAM 峰值帶寬在13GB/s 左右；圖：iPhone/iPad 內(nèi)置DRAM帶寬發(fā)展趨勢，GB/s智能手機

25、滿負荷運行時DRAM 可以消耗25%的電能。（2）3D 堆疊式DRAM 由多層（4-8 層）DRAM 晶粒堆疊起來，各層DRAM 共用位于一塊最低層和基板相連的內(nèi)存控制邏輯電路，由于采用高密度封裝和寬 I/O 引腳設(shè)計，相比傳統(tǒng)DDR 和LPDDR 內(nèi)存具有更高的數(shù)據(jù)帶寬以及更小的單位帶寬功耗，是在保持芯片小型化條件下解決移動內(nèi)存帶寬和功耗問題的最優(yōu)方案。圖：3D 堆疊式DRAM結(jié)構(gòu)圖TSV硅通孔實現(xiàn)了各層DRAM之間以及DRAM 和內(nèi)存控制邏輯間的直接內(nèi)部互連，避免了模塊電路間外部走線，減小了信號延遲，從而提高了DRAM工作頻率，堆疊的DRAM使整個內(nèi)存的位寬更大（JEDEC為移動DRAM

26、制定的寬I/O 標(biāo)準(zhǔn)中規(guī)定數(shù)據(jù)接口為512位），工作頻率和位寬的雙重改善大幅增加了3D DRAM 的帶寬；在納米級制程下，晶體管工作電壓和驅(qū)動電流下降，晶體管功耗在整個IC 功耗中的占比下降，而互連線寬度和間距減小導(dǎo)致其阻抗增加和耦合電容現(xiàn)象，互連線功耗成為芯片功耗的最大來源，3D 堆疊 DRAM由于使用了TSV 技術(shù)避免了傳統(tǒng)金屬互連，單位帶寬功耗降低；混合存儲立方（HMC）是由美光和三星共同研發(fā)，使用TSV和Bumping 技術(shù)實現(xiàn)3D 封裝的DRAM產(chǎn)品，隨著三星、美光、ARM、IBM、Altera、海力士等半導(dǎo)體巨頭紛紛加盟HMC 聯(lián)盟，該技術(shù)有望成為行業(yè)標(biāo)準(zhǔn)，目前HMC 帶寬為160

27、GB/s，大大高于最新LPDDR4存儲器的25.6GB/s，HMC 相比LPDDR3 功耗降低70%。（3）全球手機和平板用DRAM 市場規(guī)模逐年增加，預(yù)計2017年將達150 億美元，按IC 封裝費用在IC 售價中占比20%測算并假設(shè)3DDRAM 滲透率為30%，2017 年3D DRAM 封裝行業(yè)產(chǎn)值規(guī)模為9 億美元。圖：智能手持設(shè)備 DRAM市場規(guī)模（手機+平板），百萬美元四、產(chǎn)業(yè)鏈核心公司1、長電科技：國內(nèi)封裝龍頭，綜合封裝能力優(yōu)勢大（1）長電科技是大陸半導(dǎo)體封裝規(guī)模最大的封裝廠商公司 2013 年收入51 億元，大陸排名第一，全球排名第六。（2）公司全面布局Bump/WLCSP/Si

28、P/FC/TSV/CopperPillar 等先進封裝技術(shù)2013年公司實現(xiàn)WLCSP 高端產(chǎn)品出貨量18 億顆，8/12英寸Bumping 69 萬片次；公司 2013 年建成12 英寸CooperPillar 生產(chǎn)線，進入量產(chǎn)階段；公司已經(jīng)將Flip Chip+TSV 技術(shù)引入LED 封裝，封裝成本比傳統(tǒng)SMD技術(shù)下降一半，有望進入全球LED 大廠供應(yīng)鏈。（3）公司聯(lián)姻中芯國際，有望承接其國內(nèi)外優(yōu)質(zhì)客戶2014年2 月，公司同中芯國際合作，共同投資建立具有12 英寸Copper Pillar 加工及配套測試能力的合資公司，長電科技占合資公司49%股份。2、華天科技：WLSCP/TSV 放量

29、，積極布局高端Bumping（1）華天科技成專注從事于半導(dǎo)體封測業(yè)務(wù)，經(jīng)過十幾年發(fā)展形成了傳統(tǒng)封裝、中高端封裝、先進封裝的產(chǎn)品梯隊。（2）昆山子公司西鈦微電子WlCSP+TSV先進CIS封裝放量確定。昆山子公司（原昆山西鈦微電子）成立于2008 年6 月，主要從事基于Tesserra的TSV 技術(shù)進行WLCSP 封裝，其TSV 封裝處于國際先進水平，良率達97%；昆山子公司2013 年產(chǎn)能1.2 萬片/月，營業(yè)收入7.56億，扭虧為盈，實現(xiàn)凈利潤3242萬元，2014 年擴產(chǎn)至月產(chǎn)能1.8 萬片（8 寸）；受益于 CIS、指紋識別等下游需求旺盛，公司W(wǎng)LCSP+TSV 封裝放量確定。（3）西安子公司移動芯片封裝產(chǎn)能將繼續(xù)釋放。2010年公司定向募集8.34 億元，用于高端封裝和測試項目改造；幕投項目2012 年開始盈利，并且成功拓展了高通、展訊等大客戶；西安子公司2013 年實現(xiàn)收入4.72 億元，凈利潤5136 萬元，同比分別增長98%、143%，移動終端市場需求穩(wěn)定增長，公司移動芯片封裝產(chǎn)能將繼續(xù)釋放。（4）公司引進高端技術(shù)人才，積極布局高端Bumping（Copper Pillar）封裝，將是公司未來新的增長領(lǐng)域。3、碩貝德：晶圓級封裝下半年投產(chǎn)，手機光學(xué)組件新貴(1)公司主要從事無線通信終端天線的研發(fā)、生產(chǎn)和銷售，產(chǎn)品為手機天線、筆記本天