電子行業(yè)先進(jìn)封裝深度報(bào)告

1、電子行業(yè)先進(jìn)封裝深度報(bào)告一、未來先進(jìn)封裝是驅(qū)動(dòng)摩爾定律的核心驅(qū)動(dòng)力1、半導(dǎo)體產(chǎn)業(yè)鏈和摩爾定律（1）半導(dǎo)體產(chǎn)業(yè)鏈自上而下分為芯片設(shè)計(jì)、晶圓代工、封裝和測(cè)試四個(gè)環(huán)節(jié)。設(shè)計(jì)公司研發(fā)人員首先完成芯片的寄存器級(jí)的邏輯設(shè)計(jì)和晶體管級(jí)的物理設(shè)計(jì)，驗(yàn)證通過的電路版圖交付給代工廠；晶圓代工廠專門從事半導(dǎo)體晶圓制造生產(chǎn)，接受IC 設(shè)計(jì)公司委托制造，自身不從事設(shè)計(jì)，其產(chǎn)品是包含成百上千顆晶粒（每顆晶粒就是一片IC）的晶圓；封裝廠通過多道封裝工序引出晶粒I/O 焊盤上的電子信號(hào)并制作引腳/焊球，實(shí)現(xiàn)芯片與外界的電氣互連；測(cè)試環(huán)節(jié)是IC制造的最后一步，作用是驗(yàn)證IC 是否能按設(shè)計(jì)功能正常工作。圖：半導(dǎo)體產(chǎn)業(yè)鏈（2）半導(dǎo)

2、體行業(yè)摩爾定律指出，單位面積芯片上集成的晶體管數(shù)每隔18 個(gè)月增加一倍（芯片面積減小50%），其背后驅(qū)動(dòng)力是行業(yè)對(duì)高性能、低功耗芯片的不斷追求，并導(dǎo)致芯片不斷小型化，同時(shí)從降低芯片流片成本、節(jié)約電路板空間考慮也要求芯片面積縮減。納米級(jí)工藝制程降低可降低集成電路的工作電壓和CMOS 晶體管驅(qū)動(dòng)電流，從而減少功耗，同時(shí)小尺寸的器件減小了晶體管和互連線寄生電容，提高了芯片的工作頻率和性能。圖：半導(dǎo)體工藝與I/O 密度趨勢(shì)圖2、從PC NB 手機(jī)/平板可穿戴設(shè)備，半導(dǎo)體產(chǎn)業(yè)小型化需求不減（1）PC、筆記本電腦、手機(jī)/平板等傳統(tǒng)消費(fèi)電子產(chǎn)品的工業(yè)設(shè)計(jì)美觀性、便攜性、功能性以及電池續(xù)航時(shí)間的消費(fèi)需求驅(qū)動(dòng)半

3、導(dǎo)體元器件產(chǎn)業(yè)不斷朝小型化、低功耗方向發(fā)展。（2）未來電子行業(yè)的發(fā)展方向是可穿戴設(shè)備和MEMS（微機(jī)電系統(tǒng)），可穿戴設(shè)備/MEMS自身產(chǎn)品特性和應(yīng)用場(chǎng)合（可穿戴設(shè)備要求輕薄化和智能化，MEMS工作在微小空間）對(duì)半導(dǎo)體元器件小型化的要求進(jìn)一步加大。蘋果 iWatch 包含無線/藍(lán)牙、生物感測(cè)、電源管理和微控制器等模塊，屏幕表面彎曲且尺寸不超過1.5英寸，電路板芯片布局布線難度增加，同時(shí)還需要考慮和iPhone相同的電池使用時(shí)間問題，小型低功耗芯片是最好的解決方案；MEMS是集微型傳感器和執(zhí)行器于一體的微型機(jī)電系統(tǒng)，廣泛應(yīng)用于消費(fèi)電子、生物醫(yī)療、汽車電子和軍工領(lǐng)域，如iPhone/iPad中使用的

4、加速度傳感器和陀螺儀，進(jìn)行精細(xì)外科手術(shù)必備的微型機(jī)器人和汽車發(fā)動(dòng)和剎車系統(tǒng)中使用的壓力傳感器。3、晶圓制程接近極限已難驅(qū)動(dòng)摩爾定律（1）目前能夠?qū)崿F(xiàn)量產(chǎn)的最新晶圓代工制程為20nm，但已接近硅材料和芯片加工工藝的物理極限，未來進(jìn)步空間有限，博通公司CTO 在IEDM 國(guó)際電子元件會(huì)議上稱現(xiàn)有半導(dǎo)體制程將在5nm 階段達(dá)到極限。5nm制程對(duì)應(yīng)約10 個(gè)硅原子的直徑寬度，該情形下CMOS 晶體管介電厚度非常薄，容易發(fā)生“隧穿效應(yīng)”（電子穿過柵極產(chǎn)生漏電流），破壞晶體管的工作特性；由于掩膜板圖案條紋更細(xì)，關(guān)鍵工藝步驟光刻（Lithography）將產(chǎn)生更加嚴(yán)重的衍射問題，使電路圖形轉(zhuǎn)移時(shí)產(chǎn)生圓弧變形

5、，光學(xué)鄰近效應(yīng)矯正工具（OPC）解決最新制程下的衍射問題已非常困難。（2）晶圓代工屬于重資產(chǎn)的資金密集型行業(yè)，購(gòu)買設(shè)備所需投資額巨大，從開發(fā)更先進(jìn)制程（更小的工藝特征尺寸）的角度使芯片面積縮小的的性價(jià)比在變低。制程繼續(xù)發(fā)展要求代工廠購(gòu)買控制精度更高的光刻機(jī)、刻蝕機(jī)和化學(xué)沉淀等關(guān)鍵設(shè)備（占比總投資成本80%）以適應(yīng)半導(dǎo)體新工藝、新材料和新結(jié)構(gòu)。圖：各制程下晶圓代工生產(chǎn)線投資成本，百萬美元4、未來先進(jìn)封裝將成為驅(qū)動(dòng)摩爾定律的核心驅(qū)動(dòng)力（1）芯片面積可分為裸芯面積和封裝增量面積兩部分，傳統(tǒng)封裝的封裝效率（裸芯面積/基板面積）較低，存在巨大改進(jìn)空間以解決裸芯面積受限于制程極限后的芯片小型化問題，理想情

6、況下封裝效率可接近100%。圖：傳統(tǒng)封裝技術(shù)效率（2）晶圓代工是納米級(jí)微細(xì)操作，理論上新出現(xiàn)制程可以讓芯片面積減半，但在實(shí)際設(shè)計(jì)實(shí)現(xiàn)過程中面臨更加復(fù)雜的布局、布線等問題，面積縮減難達(dá)50%，芯片側(cè)面引腳/底部焊球間距通常為幾百微米，因而封裝是微米級(jí)操作，效率高的封裝技術(shù)對(duì)縮小芯片效果更為直接和明顯。QFP封裝效率最高為30%，面積減少70%，同理DIP、BGA 芯片面積至少減少93%和50%。（3）先進(jìn)封裝是于上世紀(jì) 90年代陸續(xù)出現(xiàn)的能夠處理I/O引腳數(shù)大于100 或引腳/焊球間距小于0.5mm的芯片的新型封裝技術(shù)。（4）先進(jìn)封裝的優(yōu)勢(shì)在于芯片面積小、厚度薄、散熱性好、性能強(qiáng)，方便實(shí)現(xiàn)多芯片

7、或系統(tǒng)集成以實(shí)現(xiàn)復(fù)雜功能，同時(shí)可降低封裝成本。二、國(guó)家半導(dǎo)體鼓勵(lì)政策，國(guó)內(nèi)先進(jìn)封裝必然受益1、國(guó)家積極扶持國(guó)內(nèi)半導(dǎo)體產(chǎn)業(yè)工信部將牽頭成立規(guī)模達(dá)1200 億的國(guó)家集成電路扶持基金（出資人為財(cái)政部、社保基金等），重點(diǎn)支持芯片制造、芯片封裝、芯片設(shè)計(jì)和上游生產(chǎn)設(shè)備領(lǐng)域，此外展訊高層于去年12 月透露，國(guó)家將在未來10 年內(nèi)投資1 萬億將我國(guó)打造成半導(dǎo)體大國(guó)。圖：我國(guó)集成電路行業(yè)銷售收入趨勢(shì)圖，億元2、先進(jìn)封裝環(huán)節(jié)是扶持重點(diǎn)（1）對(duì)比芯片設(shè)計(jì)和制造，芯片封裝行業(yè)具有投入資金小、建設(shè)速度快的特點(diǎn)，依靠成本和地緣優(yōu)勢(shì)，國(guó)外產(chǎn)能向大陸轉(zhuǎn)移明顯，芯片封裝是全球半導(dǎo)體產(chǎn)業(yè)鏈上國(guó)內(nèi)企業(yè)涉足最多的環(huán)節(jié)。國(guó)內(nèi)仍以中低

8、端通用 IC 為主，高端IC 仍需依靠反向工程，晶圓代工廠從日本和歐美地區(qū)采購(gòu)的設(shè)備對(duì)應(yīng)制程相對(duì)落后（中芯國(guó)際目前能夠量產(chǎn)的最先進(jìn)工藝為40nm），全球市場(chǎng)切入程度有限；國(guó)內(nèi)封裝行業(yè)起步早，發(fā)展最迅速，2013 年大陸封測(cè)產(chǎn)值為167 億美元（全球封測(cè)業(yè)產(chǎn)值251 億美元，其中封裝占比約80%），全球市場(chǎng)份額達(dá)67%。（2）國(guó)家頒布多項(xiàng)政策積極鼓勵(lì)和發(fā)展半導(dǎo)體封裝環(huán)節(jié)。信息產(chǎn)業(yè)科技發(fā)展“十一五規(guī)劃”和2020 年中長(zhǎng)期規(guī)劃綱要提出重點(diǎn)發(fā)展集成電路關(guān)鍵技術(shù)，包括 MEMS 技術(shù)和新型、高密度集成電路封裝測(cè)試；2011年工信部和商務(wù)部將線寬65nm以下的芯片封裝歸入當(dāng)前優(yōu)先發(fā)展的高技術(shù)產(chǎn)業(yè)領(lǐng)域；2

9、011年集成電路產(chǎn)業(yè)“十二五”發(fā)展規(guī)劃指出大力發(fā)展先進(jìn)封裝和測(cè)試技術(shù)，推進(jìn)高密度堆疊型3D 封裝產(chǎn)品進(jìn)程，支持封裝工藝技術(shù)升級(jí)和產(chǎn)能擴(kuò)充。3、先進(jìn)封裝滲透率不及 10%，發(fā)展空間巨大（1）國(guó)內(nèi)普通封裝企業(yè)兩千余家，但大部分從事中低端產(chǎn)品封裝，國(guó)內(nèi)具備先進(jìn)封裝能力的只有長(zhǎng)電科技、南通富士通、華天科技等不到10 家企業(yè)。國(guó)內(nèi)大部分半導(dǎo)體封裝公司主要生產(chǎn)中低端產(chǎn)品如DIP、SOP、TSOP、QFP、LQFP等，與國(guó)際先進(jìn)封裝技術(shù)相比，無論是封裝形式還是工藝技術(shù)都存在差距。（2）目前先進(jìn)封裝只占比總封裝產(chǎn)值5-10%，IC 輕薄和小型化、高性能、高可靠性、低功耗、短開發(fā)周期以及系統(tǒng)集成等需求將推動(dòng)先進(jìn)

10、封裝滲透率進(jìn)一步提高。（3）2016年采用FC、WLCSP、SIP 和3D IC等技術(shù)的先進(jìn)封裝產(chǎn)品出貨量預(yù)計(jì)將超過3000 萬晶圓，假設(shè)封裝價(jià)格300 美元/片，市場(chǎng)規(guī)模將超90 億美元。圖：先進(jìn)封裝晶圓出貨量，百萬片4、下游電子巨頭紛紛采用，行業(yè)進(jìn)入加速期電子巨頭們?yōu)榱颂岣咝酒阅?，降低成本，微小化（可穿戴設(shè)備的發(fā)展），越來越多的開始采用先進(jìn)封裝。（1）蘋果手表為了多芯片集成開始采用SIP；（2）NXP等智能卡芯片今年開始大規(guī)模采用WLCSP封裝；（3）臺(tái)灣邏輯驅(qū)動(dòng)電路巨頭開始采用臺(tái)灣南茂的先進(jìn)封裝（晶圓級(jí)封裝）；（4）LED采用Flip Chip（配合TSV）成本優(yōu)勢(shì)巨大，三星已在LED

11、TV 背光源開始使用倒裝芯片，臺(tái)灣晶電、璨圓、新世紀(jì)接到訂單。三、先進(jìn)封裝下游應(yīng)用各不相同，本質(zhì)都是“點(diǎn)替代線”的連接1、先進(jìn)封裝的本質(zhì)是以“點(diǎn)替代線”實(shí)現(xiàn)電氣互連（1）封裝的本質(zhì)是：實(shí)現(xiàn)電氣互連封裝最重要的目的是實(shí)現(xiàn)芯片焊區(qū)同封裝外殼的I/O 端或者封裝基板金屬布線區(qū)的有效電路連接。圖：封裝的本質(zhì)：連接微米級(jí)別的PCB和納米級(jí)別的ICs（2）封裝的本質(zhì)是電氣互連，在芯片小型化和高效率的需求驅(qū)動(dòng)下，先進(jìn)封裝的發(fā)展方向是“以點(diǎn)替代線的連接”，完成“點(diǎn)的連接”的核心工藝是TSV 和Bumping（Copper Pillar）。封裝技術(shù)更新的驅(qū)動(dòng)力是使封裝器件微型化、低成本和高性能，從芯片互連技術(shù)角

12、度看，封裝技術(shù)發(fā)展路徑是，第一代WB 技術(shù)，第二代TAB 技術(shù)，第三代FC 技術(shù)，第四代TSV技術(shù)，這是電氣連接技術(shù)“點(diǎn)替代線”思路的體現(xiàn)；引線鍵合是空間操作，點(diǎn)對(duì)點(diǎn)連接是平面操作，點(diǎn)代替線可以使連接電路的空間分布更加簡(jiǎn)單，從而減小封裝體積；點(diǎn)替代線可以充分利用芯片的自身面積，可以減小封裝面積，實(shí)現(xiàn)微型化；此外，Bumping 技術(shù)是可以批量生產(chǎn)的，而鍵合技術(shù)如WB 或者TAB只能對(duì)單個(gè)芯片操作，因此點(diǎn)替代線可以實(shí)現(xiàn)晶圓級(jí)封裝WLP，從而大大減少封裝成本；點(diǎn)對(duì)點(diǎn)連接，可以縮短連接電路長(zhǎng)度，減少系統(tǒng)寄生電容干擾、電阻發(fā)熱和信號(hào)延遲，提高模組性能。2、TSV 和Bumping（Copper Pil

13、lar）是決定封裝先進(jìn)性的核心制程（1）TSV（Through Silicon Via，硅通孔）工藝通過在晶粒內(nèi)部打垂直通孔并填充金屬（Cu/W），將晶粒正面焊盤上的I/O 信號(hào)引至背面，從而實(shí)現(xiàn)3D IC內(nèi)部各層晶粒間的垂直互連，是SiP/3D 封裝中的關(guān)鍵工序。TSV制造工藝包括通孔制造，絕緣層、阻擋層制備，通孔金屬化，芯片減薄，技術(shù)難度遠(yuǎn)大于傳統(tǒng)WireBonding 技術(shù)；從縱向看，TSV 將晶粒的電氣連接端口限制在一個(gè)“點(diǎn)”（WireBonding 則需用“線”將端口引出），減小了3D IC的水平面積，同時(shí)TSV 實(shí)現(xiàn)晶粒垂直互連不需要像Package on Package 等3D

14、封裝使用基板，減少了芯片厚度，從而使芯片的三維封裝密度達(dá)到最大；TSV技術(shù)是實(shí)現(xiàn)相鄰晶粒間垂直互連的最短連接方式，可降低芯片功耗，提高運(yùn)行速度；高“深寬比”（通孔深度/直徑）的TSV 可以減小通孔群在硅片上的占用空間從而縮減芯片面積，目前業(yè)界可以做到10:1，20:1 的TSV 是下一代技術(shù)發(fā)展方向，但需解決孔徑過小帶來的信號(hào)完整性問題；TSV技術(shù)的應(yīng)用領(lǐng)域包括影像傳感器、MEMS、堆疊式DRAM、NAND Flash、邏輯芯片、多核CPU 和DSP 等，消費(fèi)電子產(chǎn)品小型、輕薄化以及性能不斷增強(qiáng)的需求將推動(dòng)TSV 技術(shù)滲透率不斷提高。圖：TSV 封裝滲透率不斷提高（2）Bumping技術(shù)通過在

15、芯片表面制作金屬凸點(diǎn)提供芯片電氣互連的“點(diǎn)”接口，反應(yīng)了先進(jìn)制程以“點(diǎn)替代線”的發(fā)展趨勢(shì)，廣泛應(yīng)用于FC、WLP、CSP、3D 等先進(jìn)封裝。加工時(shí)首先在晶圓上生長(zhǎng)鈍化層，然后用 Ti/Ni在其上制作金屬層UBM，最后利用焊接/電鍍?cè)赨BM 上生長(zhǎng)出鉛錫合金球/金球形成Bumping；提供了芯片之間、芯片和基板之間的“點(diǎn)連接”，由于避免了傳統(tǒng)Wire Bonding 向四周輻射的金屬“線連接”，減小了芯片面積（封裝效率100%），此外凸塊陣列在芯片表面，引腳密度可以做得很高，便于滿足芯片性能提升的需求；Copper Pillar 是Bumping 互連技術(shù)中最先進(jìn)的一種，用銅柱替換金屬球作為芯片

16、表面的電氣接口，由于相鄰銅柱軸間距很小（目前Amkor 為50 微米），因而I/O 引腳密度可以做的更高，芯片尺寸可進(jìn)一步縮小。圖：Copper Pillar 外觀示意圖3、Flip Chip+TSV 封裝：將帶來大功率LED 封裝技術(shù)革命（1）LE 封裝技術(shù)由傳統(tǒng)Lamp LED 垂直式逐步發(fā)展到當(dāng)前主流的SMD COB集成式。（2）LED芯片的光電轉(zhuǎn)換效率為20%左右，其他能量轉(zhuǎn)換為熱能，而較高的環(huán)境溫度將會(huì)縮短芯片壽命，這使LED 在大功率器件中面臨著散熱問題。圖：LED 散熱模組示意圖如上圖所示，LED 散熱途徑主要有4 個(gè)途徑，1、是指通過熱輻射形式直接向空氣散熱；2、是通過封裝基板

17、以熱傳導(dǎo)形式向散熱底座，再向環(huán)境散熱；3、是指通過金屬線直接向環(huán)境散熱；4、是通過金屬導(dǎo)線向散熱底座，再向環(huán)境散熱。前三個(gè)途徑散熱能力有限，通過金屬線向散熱底座熱傳導(dǎo)是主要散熱途徑。（3）FlipChip+TSV 封裝技術(shù)分別在發(fā)光層向封裝基板熱傳導(dǎo)、封裝基板到散熱底座熱傳導(dǎo)兩個(gè)環(huán)節(jié)改進(jìn)LED模組的散熱性能。（4）全球90%以上的LED 襯底材料是藍(lán)寶石，具有較差的導(dǎo)熱性和良好的透光性，F(xiàn)lip Chip 封裝形式將襯底朝上、電流擴(kuò)散層朝下，改善了透光效率和散熱效果。發(fā)光層與封裝基板間的藍(lán)寶石襯底熱阻較高，其導(dǎo)熱系數(shù)為30-40W/m*K，單晶硅為150-200W/m*K，銅為400W/m*K

18、 左右，因此正裝LED 中位于發(fā)光層和封裝基板之間的藍(lán)寶石襯底會(huì)降低整個(gè)LED 模組的散熱性能；在傳統(tǒng)的正裝LED 封裝結(jié)構(gòu)中，由于p-GaN 的導(dǎo)電能力有限，要求在其表面沉淀一層電流擴(kuò)散金屬層；芯片發(fā)光從p-GaN 層出光，電流擴(kuò)散金屬層主要由Ni 和Au 組成，會(huì)吸收30-40%光線，會(huì)降低芯片的出光效率，若降低電流擴(kuò)散層的厚度以增加其透光性，則反過來會(huì)限制其擴(kuò)散大電流的能力，進(jìn)而制約了LED芯片的工作功率；正裝 LED 芯片的器件功率、出光效率和散熱性均不可能是最優(yōu)。Flip Chip 倒裝封裝技術(shù)，將芯片上下倒置，透明的藍(lán)寶石襯底位于發(fā)光層上方，電流擴(kuò)散金屬層在發(fā)光層下方，很好的解決透

19、光效率和散熱問題；另外，F(xiàn)lip Chip 形式封裝無需電極金線連接，可以將封裝體積做得更小。（5）TSV技術(shù)通過將硅基板打孔，然后長(zhǎng)銅，直接穿過硅基板連接到散熱底座，大大的改善了硅基板的熱傳導(dǎo)能力。COB封裝結(jié)構(gòu)中，熱量是通過兩根電極金屬線傳向電路板，散熱能力有限；TSV結(jié)構(gòu)中，可以增加硅基板中通孔數(shù)量，散熱能力顯著提高。（6）此外，F(xiàn)lipChip+TSV 用于LED封裝可以大幅降低LED芯片封裝成本。注：1-LED 晶片，2-硅片，3,7,10-絕緣保護(hù)層，4,-玻璃殼體，5-P 電極，6-N 電極，8,-焊球或金屬凸點(diǎn)，9-金屬線路層4、Sip+TSV：為穿戴電子和MEMS器件提供多功

20、能化、微型化解決方案（1）穿戴電子是在消費(fèi)電子領(lǐng)域繼智能手機(jī)和平板電腦之后的廣闊市場(chǎng)，微型化、功能多樣化需求和緊貼人體皮膚的要求促使穿戴電子產(chǎn)品在功耗、體積、散熱方面需要更大的改進(jìn)。穿戴電子經(jīng)過數(shù)十年的發(fā)展，在產(chǎn)品便攜性、工業(yè)設(shè)計(jì)方面已有較大突破，Google Glass、Jawbone、Fitbit、三星Gear 等大量產(chǎn)品的推出表明各大廠家對(duì)該領(lǐng)域的重視和消費(fèi)者對(duì)該類產(chǎn)品是有需求的。（2）未來穿戴電子產(chǎn)品除了有拍照、時(shí)間、播放音頻、看電子書等功能，還有通信芯片、陀螺儀、計(jì)步器、心率、血氧等生物傳感器、溫度、氣壓、海拔等環(huán)境傳感器，基礎(chǔ)芯片數(shù)量大幅增加。圖：MEMS 傳感器在健康醫(yī)療電子的應(yīng)

21、用（3）MEMS傳感器將信號(hào)采集、信號(hào)處理和信號(hào)執(zhí)行一體化，是多芯片系統(tǒng)，比傳統(tǒng)傳感器更小、更獨(dú)立。（4）功能多樣化意味著在更高的元器件密度，減小單個(gè)傳感器體積、節(jié)省功能模組間的空間是兩條可行的路徑，SiP+TSV等封裝技術(shù)可以提供微型化封裝解決方案。SiP封裝能夠?qū)⒒诓煌陌雽?dǎo)體制程和工藝的、不同功能的芯片（包括處理器、儲(chǔ)存器等）和傳感器集成封裝，大大的減少了封裝模組的體積。TSV從本質(zhì)上來看不是一種封裝方案，是一種重要工具，TSV徹底改變了傳統(tǒng)芯片間引線連接方式，允許半導(dǎo)體裸片、基板間能以更高密度互聯(lián)在一起。5、WLCSP+TSV：控制中低端影像傳感器封裝成本的利器（1）影像傳感器（CI

22、S）廣泛應(yīng)用于手機(jī)、筆記本電腦、數(shù)碼相機(jī)、汽車電子、安防等領(lǐng)域，作用是將光學(xué)圖像轉(zhuǎn)換成可供儲(chǔ)存和加工的電信號(hào)，主要由完成光電轉(zhuǎn)換的CMOS和讀寫電路兩部分構(gòu)成。（2）使用WLCSP+TSV 可有效降低中低端CIS封裝成本，目前在500萬像素以下的CIS 封裝領(lǐng)域已經(jīng)取代傳統(tǒng)CSP 封裝成為主流技術(shù)，在800 萬像素以上的應(yīng)用領(lǐng)域仍以COB 封裝為主。CIS根據(jù)讀寫電路層和CMOS感光器件的相對(duì)位置可分為前照式（FSI）和背照式（BSI）兩種，對(duì)于500萬像素以下的攝像頭而言，F(xiàn)SI成本優(yōu)勢(shì)顯著，更適合中低端應(yīng)用；BSI的讀寫電路位于CMOS 的下方，雖然能使金屬層和光線分立，感光效果較好，但需

23、要研磨晶圓至足夠薄以使光線能夠透過硅沉底到達(dá)CMOS（大約為傳統(tǒng)CMOS 的1/100），該工藝環(huán)節(jié)加工費(fèi)很高，不利于中低端攝像頭控制成本；FSI的讀寫電路層位于CMOS的上方，封裝時(shí)必須將I/O信號(hào)從芯片正面焊盤引到基板背面，再生長(zhǎng)Bumping完成封裝，而TSV 是目前可靠性和經(jīng)濟(jì)性最優(yōu)的芯片內(nèi)部垂直互連方案。圖：影像傳感器的兩種結(jié)構(gòu)：FSI和BSIWLCSP先在整片進(jìn)行晶圓上封裝、測(cè)試，再切割成尺寸與裸片完全一致的芯片成品，達(dá)到了小型化的極限（封裝效率接近100%），符合消費(fèi)類電子產(chǎn)品輕、小、短、薄化的市場(chǎng)趨勢(shì)，其封裝成本的優(yōu)勢(shì)隨著晶圓尺寸的增大和芯片尺寸的減小而更加明顯。6、TSV 技

24、術(shù)引領(lǐng) DRAM 存儲(chǔ)器3D 設(shè)計(jì)發(fā)展潮流（1）帶寬和功耗是驅(qū)動(dòng)消費(fèi)電子DRAM 設(shè)計(jì)的核心指標(biāo)，處理器和屏幕分辨率不斷提升以及應(yīng)用軟件消耗系統(tǒng)資源升級(jí)對(duì)移動(dòng)DRAM的帶寬提出了更高的要求，功耗也是設(shè)計(jì)時(shí)必須考慮的問題，DRAM數(shù)據(jù)讀寫功率下降對(duì)延長(zhǎng)電池續(xù)航時(shí)間意義重大。手持設(shè)備使用集成顯卡，需要和CPU 共享內(nèi)存，為保證手機(jī)/平板的使用流暢性，CPU 需要通過高帶寬DRAM 及時(shí)寫入屏幕圖像數(shù)據(jù)，蘋果稱每100 萬像素提供4GB/s 帶寬可保證基本流暢性，目前iPad 3 中使用的 DRAM 峰值帶寬在13GB/s 左右；圖：iPhone/iPad 內(nèi)置DRAM帶寬發(fā)展趨勢(shì)，GB/s智能手機(jī)

25、滿負(fù)荷運(yùn)行時(shí)DRAM 可以消耗25%的電能。（2）3D 堆疊式DRAM 由多層（4-8 層）DRAM 晶粒堆疊起來，各層DRAM 共用位于一塊最低層和基板相連的內(nèi)存控制邏輯電路，由于采用高密度封裝和寬 I/O 引腳設(shè)計(jì)，相比傳統(tǒng)DDR 和LPDDR 內(nèi)存具有更高的數(shù)據(jù)帶寬以及更小的單位帶寬功耗，是在保持芯片小型化條件下解決移動(dòng)內(nèi)存帶寬和功耗問題的最優(yōu)方案。圖：3D 堆疊式DRAM結(jié)構(gòu)圖TSV硅通孔實(shí)現(xiàn)了各層DRAM之間以及DRAM 和內(nèi)存控制邏輯間的直接內(nèi)部互連，避免了模塊電路間外部走線，減小了信號(hào)延遲，從而提高了DRAM工作頻率，堆疊的DRAM使整個(gè)內(nèi)存的位寬更大（JEDEC為移動(dòng)DRAM

26、制定的寬I/O 標(biāo)準(zhǔn)中規(guī)定數(shù)據(jù)接口為512位），工作頻率和位寬的雙重改善大幅增加了3D DRAM 的帶寬；在納米級(jí)制程下，晶體管工作電壓和驅(qū)動(dòng)電流下降，晶體管功耗在整個(gè)IC 功耗中的占比下降，而互連線寬度和間距減小導(dǎo)致其阻抗增加和耦合電容現(xiàn)象，互連線功耗成為芯片功耗的最大來源，3D 堆疊 DRAM由于使用了TSV 技術(shù)避免了傳統(tǒng)金屬互連，單位帶寬功耗降低；混合存儲(chǔ)立方（HMC）是由美光和三星共同研發(fā)，使用TSV和Bumping 技術(shù)實(shí)現(xiàn)3D 封裝的DRAM產(chǎn)品，隨著三星、美光、ARM、IBM、Altera、海力士等半導(dǎo)體巨頭紛紛加盟HMC 聯(lián)盟，該技術(shù)有望成為行業(yè)標(biāo)準(zhǔn)，目前HMC 帶寬為160

27、GB/s，大大高于最新LPDDR4存儲(chǔ)器的25.6GB/s，HMC 相比LPDDR3 功耗降低70%。（3）全球手機(jī)和平板用DRAM 市場(chǎng)規(guī)模逐年增加，預(yù)計(jì)2017年將達(dá)150 億美元，按IC 封裝費(fèi)用在IC 售價(jià)中占比20%測(cè)算并假設(shè)3DDRAM 滲透率為30%，2017 年3D DRAM 封裝行業(yè)產(chǎn)值規(guī)模為9 億美元。圖：智能手持設(shè)備 DRAM市場(chǎng)規(guī)模（手機(jī)+平板），百萬美元四、產(chǎn)業(yè)鏈核心公司1、長(zhǎng)電科技：國(guó)內(nèi)封裝龍頭，綜合封裝能力優(yōu)勢(shì)大（1）長(zhǎng)電科技是大陸半導(dǎo)體封裝規(guī)模最大的封裝廠商公司 2013 年收入51 億元，大陸排名第一，全球排名第六。（2）公司全面布局Bump/WLCSP/Si

28、P/FC/TSV/CopperPillar 等先進(jìn)封裝技術(shù)2013年公司實(shí)現(xiàn)WLCSP 高端產(chǎn)品出貨量18 億顆，8/12英寸Bumping 69 萬片次；公司 2013 年建成12 英寸CooperPillar 生產(chǎn)線，進(jìn)入量產(chǎn)階段；公司已經(jīng)將Flip Chip+TSV 技術(shù)引入LED 封裝，封裝成本比傳統(tǒng)SMD技術(shù)下降一半，有望進(jìn)入全球LED 大廠供應(yīng)鏈。（3）公司聯(lián)姻中芯國(guó)際，有望承接其國(guó)內(nèi)外優(yōu)質(zhì)客戶2014年2 月，公司同中芯國(guó)際合作，共同投資建立具有12 英寸Copper Pillar 加工及配套測(cè)試能力的合資公司，長(zhǎng)電科技占合資公司49%股份。2、華天科技：WLSCP/TSV 放量

29、，積極布局高端Bumping（1）華天科技成專注從事于半導(dǎo)體封測(cè)業(yè)務(wù)，經(jīng)過十幾年發(fā)展形成了傳統(tǒng)封裝、中高端封裝、先進(jìn)封裝的產(chǎn)品梯隊(duì)。（2）昆山子公司西鈦微電子WlCSP+TSV先進(jìn)CIS封裝放量確定。昆山子公司（原昆山西鈦微電子）成立于2008 年6 月，主要從事基于Tesserra的TSV 技術(shù)進(jìn)行WLCSP 封裝，其TSV 封裝處于國(guó)際先進(jìn)水平，良率達(dá)97%；昆山子公司2013 年產(chǎn)能1.2 萬片/月，營(yíng)業(yè)收入7.56億，扭虧為盈，實(shí)現(xiàn)凈利潤(rùn)3242萬元，2014 年擴(kuò)產(chǎn)至月產(chǎn)能1.8 萬片（8 寸）；受益于 CIS、指紋識(shí)別等下游需求旺盛，公司W(wǎng)LCSP+TSV 封裝放量確定。（3）西安子公司移動(dòng)芯片封裝產(chǎn)能將繼續(xù)釋放。2010年公司定向募集8.34 億元，用于高端封裝和測(cè)試項(xiàng)目改造；幕投項(xiàng)目2012 年開始盈利，并且成功拓展了高通、展訊等大客戶；西安子公司2013 年實(shí)現(xiàn)收入4.72 億元，凈利潤(rùn)5136 萬元，同比分別增長(zhǎng)98%、143%，移動(dòng)終端市場(chǎng)需求穩(wěn)定增長(zhǎng)，公司移動(dòng)芯片封裝產(chǎn)能將繼續(xù)釋放。（4）公司引進(jìn)高端技術(shù)人才，積極布局高端Bumping（Copper Pillar）封裝，將是公司未來新的增長(zhǎng)領(lǐng)域。3、碩貝德：晶圓級(jí)封裝下半年投產(chǎn)，手機(jī)光學(xué)組件新貴(1)公司主要從事無線通信終端天線的研發(fā)、生產(chǎn)和銷售，產(chǎn)品為手機(jī)天線、筆記本天