段多功能數(shù)顯電路PCB設(shè)計

1、目 錄1. 緒論11.1 課題研究的背景與意義11.2 國內(nèi)外發(fā)展現(xiàn)狀21.3 印制電路板的發(fā)展趨勢31.4 課題的主要研究內(nèi)容44. 多功能數(shù)顯電路原理設(shè)計54.1 多功能數(shù)顯電路的原理圖設(shè)計54.1.1原理圖設(shè)計的一般流程54.1.2多功能數(shù)顯電路系統(tǒng)框圖64.1.3 多功能數(shù)顯電路各模塊64.1.4 原理圖層次化104.1.5 多功能數(shù)顯電路總原理圖114.2 多功能數(shù)顯電路PCB設(shè)計124.2.1 PCB設(shè)計的一般流程124.2.2布線規(guī)則設(shè)置134.2.4設(shè)計中遇到的問題與解決方案154.2.7 多功能數(shù)顯電路的PCB175. 基于FPGA的數(shù)字鐘程序設(shè)計215.1 數(shù)字鐘功能描述及

2、系統(tǒng)框圖215.2 分頻模塊215.3 時間計時模塊22結(jié) 論24參考文獻(xiàn)2526 / 28文檔可自由編輯打印1. 緒論1.1 課題研究的背景與意義 印制電路板（Printed circuit board，簡稱PCB）是組裝電子零件用的基板，是在通用基材上按預(yù)定設(shè)計形成點(diǎn)間連接及印制元件的印制板。該產(chǎn)品的主要功能是使各種電子零組件形成預(yù)定電路的連接，起中繼傳輸?shù)淖饔?，是電子產(chǎn)品的關(guān)鍵電子互連件。印刷電路板的制造品質(zhì)，不但直接影響電子產(chǎn)品的可靠性，而且影響系統(tǒng)產(chǎn)品整體競爭力，因此印刷電路板被稱為“電子系統(tǒng)產(chǎn)品之母”。印刷電路板產(chǎn)業(yè)的發(fā)展水平可在一定程度上反映一個國家或地區(qū)電子產(chǎn)業(yè)的發(fā)展速度與技術(shù)

3、水準(zhǔn)。 PCB的產(chǎn)業(yè)鏈比較長，電子級玻璃纖維紗、電子級玻璃纖維布、銅箔、環(huán)氧樹脂、覆銅板、印制電路板、整機(jī)裝配是一條產(chǎn)業(yè)鏈上緊密相連、唇齒相依的上下游產(chǎn)品。印刷電路板在大量電子產(chǎn)品中得到廣泛的應(yīng)用，目前尚沒有能夠替代印刷電路板的成熟技術(shù)和產(chǎn)品。PCB的基本制作工藝“減成法”近幾十年一直沒發(fā)生重大的改變：即采用網(wǎng)版印刷的方式將金屬蝕刻從而得到PCB，這就是印刷電路板這一名稱的由來。由于這種制作工藝不夠環(huán)保，產(chǎn)生的廢水、廢氣比較多，目前已經(jīng)有不少機(jī)構(gòu)開始研發(fā)和傳統(tǒng)電路板制作方法根本不同的其他工藝，如噴墨電路板、光刻電路板等。愛普生發(fā)明的“噴墨技術(shù)”PCB，是用液態(tài)金屬代替墨水將其從打印頭噴出，把必

4、要的材料噴涂到必要的位置，形成金屬薄膜。應(yīng)用“液體成膜技術(shù)”，就能夠把晶片上的電路圖樣像用打印機(jī)打印圖畫一樣描繪出來。與傳統(tǒng)的“照相平板技術(shù)”相比，基于噴墨技術(shù)的電路板生產(chǎn)工藝有著諸多優(yōu)勢：由于電路只在需要的地方成型，因此可以大量節(jié)省原料；因為整個過程是一個干處理工藝，所以不會產(chǎn)生廢液；生產(chǎn)步驟的減少使得能耗降低；而且此種工藝還非常適應(yīng)高混合、小批量生產(chǎn)，以及多層結(jié)構(gòu)生產(chǎn)的要求。更值得一提的是，基于噴墨技術(shù)的整個處理流程是一個環(huán)保、低環(huán)境負(fù)荷的生產(chǎn)過程。限于成本，這種電路板目前還遠(yuǎn)不能量產(chǎn)；但在環(huán)保問題日益嚴(yán)重情況下，這是一種發(fā)展趨勢。目前，全球PCB 產(chǎn)業(yè)產(chǎn)值占電子元件產(chǎn)業(yè)總產(chǎn)值的四分之一以

5、上，是各個電子元件細(xì)分產(chǎn)業(yè)中比重最大的產(chǎn)業(yè)，產(chǎn)值規(guī)模達(dá)400億美元。同時，由于其在電子基礎(chǔ)產(chǎn)業(yè)中的獨(dú)特地位，也是當(dāng)代電子元件業(yè)中最活躍的產(chǎn)業(yè)，印制電路板在整個電子元件產(chǎn)值中的比例呈現(xiàn)加重趨勢，因為隨整機(jī)產(chǎn)品品種結(jié)構(gòu)的調(diào)整，印制電路板在單臺最終產(chǎn)品中的所需面積雖逐漸減小，但由于精度和復(fù)雜度的提高，在整機(jī)成本中的PCB價值比重反而有所增加，是電子元件產(chǎn)業(yè)發(fā)展的主要支柱。在電子元件產(chǎn)業(yè)中，PCB產(chǎn)業(yè)的產(chǎn)量規(guī)模僅處于半導(dǎo)體產(chǎn)業(yè)，隨著PCB應(yīng)用領(lǐng)域的不斷擴(kuò)大，其重要性還在進(jìn)一步提高。如今，印制電路板廣泛應(yīng)用于各個領(lǐng)域，幾乎所有的電子設(shè)備中都包含相應(yīng)的印制電路板，小到電子手表、計算器、電子玩具，大到計算機(jī)

6、、通信設(shè)備、廣播電視等。只要存在集成電路等電子元器件，它們之間的電氣連接就需要采用印制電路板來進(jìn)行連接。它提供了集成電路等電子元器件固定裝配的機(jī)械支撐、實(shí)現(xiàn)集成電路等電子元器件之間的布線和電氣連接或者電絕緣、提供所要求的電器屬性；同時還可以為自動錫焊提供阻焊圖形，以及為元器件插裝、檢查和維修提供識別文字符號和圖形符號等。1.2 國內(nèi)外發(fā)展現(xiàn)狀隨著微電子技術(shù)的快速發(fā)展，特別是晶體管在電子系統(tǒng)和設(shè)備中的廣泛應(yīng)用，電子系統(tǒng)和設(shè)備的功能與結(jié)構(gòu)變得十分復(fù)雜，因此最初采用手工搭建電路的方法已經(jīng)遠(yuǎn)遠(yuǎn)不能滿足設(shè)計的需要了，這時出現(xiàn)了印制電路板的概念。1903年，Albert Hanson首先采用了“線路”的概

7、念，并把它應(yīng)用于電話交換系統(tǒng)。這種概念是把薄薄的金屬箔切割成線路導(dǎo)體，然后再把它們黏合在石蠟紙上，最后在上面同樣貼上一層石蠟紙，這樣便構(gòu)成了現(xiàn)今印制電路板的結(jié)構(gòu)雛形。1936年，Paul Eisner博士真正發(fā)明了印制電路板的制作技術(shù)，自此印制電路板便迅速得到了廣泛的應(yīng)用。世界電子電路行業(yè)在經(jīng)過20002002年的衰退之后，2003年出現(xiàn)了全面的復(fù)蘇。全世界2002 年P(guān)CB總產(chǎn)值為316億美元，2003年為345億美元，同比增長9.18%，其中撓性板、剛?cè)岚逭?5%。而2004年基本保持了這一勢頭，業(yè)內(nèi)分析人士認(rèn)為整個世界電子電路的發(fā)展，尤其是亞洲和中國的發(fā)展迎來了一個新的高峰，而且這個高峰

8、將會持續(xù)到2012 年。根據(jù) Prismark統(tǒng)計和預(yù)測，印刷電路板產(chǎn)品的全球產(chǎn)值于20062012年期間將由約420億美元增至約537億美元，平均復(fù)合年增長率約為6.3%。全球 PCB 產(chǎn)業(yè)增長情況如圖1.1所示。 單位：10億美元圖1.1全球 PCB 產(chǎn)業(yè)增長情況從統(tǒng)計的角度來看，PCB 行業(yè)目前十分繁榮，但實(shí)際上遇到較多的困難。一方面，發(fā)達(dá)國家產(chǎn)業(yè)的轉(zhuǎn)移造就繁榮，水平提升；另一面，到達(dá)階段頂點(diǎn)之后，發(fā)展帶來的問題顯現(xiàn)，制約前進(jìn)的空間，勞動力、水電、環(huán)境等資本不再廉價。電子產(chǎn)品進(jìn)入微利時代，價格戰(zhàn)改變了供應(yīng)鏈，亞洲國家中，中國兼具成本和市場優(yōu)勢。PCB行業(yè)由于受成本和下游產(chǎn)業(yè)轉(zhuǎn)移的影響，正

9、逐漸轉(zhuǎn)移到中國。中國增長的趨勢分析：下游產(chǎn)品的需求推動產(chǎn)業(yè)本身的發(fā)展，產(chǎn)業(yè)從發(fā)達(dá)國家轉(zhuǎn)移到中國，但中國政府出于對環(huán)境保護(hù)的考慮，限制4層以下的低端產(chǎn)品，鼓勵HDI等高端產(chǎn)品，這些因素共同作用，促進(jìn)PCB向高端產(chǎn)品發(fā)展。在成本優(yōu)勢方面，中國在勞動力、土地、水電、資源和政策等方面具有巨大的優(yōu)勢，雖然在主要原材料的還需要進(jìn)口，但替代進(jìn)口的產(chǎn)品逐漸增多。下游產(chǎn)業(yè)在中國的蓬勃發(fā)展，全球整機(jī)制造轉(zhuǎn)移中國，提供了巨大的市場需求空間。是各種電子產(chǎn)品主要配套產(chǎn)品，產(chǎn)業(yè)鏈涉及到電子產(chǎn)品方方面面，無論是消費(fèi)類家電產(chǎn)品和工業(yè)類整機(jī)，如計算機(jī)、通信設(shè)備、汽車，以及國防工業(yè)均離不開PCB。中國由于下游產(chǎn)業(yè)的集中及勞動力土

10、地成本相對較低，成為發(fā)展勢頭最為強(qiáng)勁的區(qū)域。我國于2003年首度超越美國，成為世界第二大PCB生產(chǎn)國，產(chǎn)值的比例也由2000年的8.54%提升到15.30%，提升了近1倍。2006年中國已經(jīng)取代日本，成為全球產(chǎn)值最大的PCB 生產(chǎn)基地，遠(yuǎn)遠(yuǎn)高于全球行業(yè)的增長速度。20002006 年內(nèi)地PCB市場規(guī)模年增率平均達(dá)20%，遠(yuǎn)遠(yuǎn)超過其他主要生產(chǎn)國。展望未來，在各國外資競相加碼擴(kuò)產(chǎn)下，預(yù)估2012年內(nèi)地PCB市場規(guī)?？赏砷L17%，全球市場占有率超過25%。1.3 印制電路板的發(fā)展趨勢印制板從單層板發(fā)展到雙層板、多層板和撓性板，并不斷地向高精度、高密度和高可靠性方向發(fā)展。不斷縮小體積、減少成本、提高

11、性能，使得印制板在未來電子產(chǎn)品的發(fā)展過程中，仍然保持強(qiáng)大的生命力。對于雙面板和多層板而言，印制板技術(shù)水平的標(biāo)志是把大批量生產(chǎn)的印制板在2.50 mm或2.54mm標(biāo)準(zhǔn)網(wǎng)格交點(diǎn)上的兩個焊盤之間，能布設(shè)導(dǎo)線的根數(shù)作為標(biāo)志。在兩個焊盤之間布設(shè)一根導(dǎo)線，為低密度印制板，其導(dǎo)線寬度大于0.3mm。在兩個焊盤之間布設(shè)2根導(dǎo)線，為中密度印制板，其導(dǎo)線寬度約為0.2 mm。在兩個焊盤之間布設(shè)3根導(dǎo)線甲為高密度印制板，其導(dǎo)線寬度為0.10.15 mm。在兩個焊盤之間布設(shè)4根導(dǎo)線，可算超高密度印制板，線寬為0.050.08mm。國外曾有雜志介紹了在兩個焊盤之間可布設(shè)5根導(dǎo)線的印制板。對于多層板來說，還應(yīng)以孔徑大小

12、、層數(shù)多少作為綜合衡量標(biāo)志。 密集組裝板面打線(WireBond)盛行，鍍鎳鍍金越來越重要，柱狀嗅化鎳將興起，PCB設(shè)計與制作技術(shù)難度加大，薄板、大尺寸排板、小孔劇增，縱橫比(AspeetRatio )加大，水平反脈沖與垂直反脈沖供電方式被廣泛應(yīng)用，盲孔鍍銅則以垂直自走渦流攪拌方式為宜，如UCON。 細(xì)線制作困難，特性阻抗要求也越來越嚴(yán)格，對線邊齊直度要求也逐漸苛求。方式如:采用薄銅皮、平行光曝光、濕膜薄光阻、部份蝕刻法(PartialEtching )或砂帶HlJ薄法等進(jìn)行批量生產(chǎn)。國內(nèi)外專家對未來印制板生產(chǎn)制造技術(shù)發(fā)展趨勢的論述基本是一致的密度、高精度、細(xì)孔徑、細(xì)導(dǎo)線、小間距、高可靠、多層

13、化、高速傳輸，在性能上向高輕量、薄型方向發(fā)展。在生產(chǎn)工藝上向提高生產(chǎn)率、降低成本、減少污染，適應(yīng)多品種、小批量生產(chǎn)方向發(fā)展。印制電路的技術(shù)發(fā)展水平，一般以印制板上的線寬、孔徑、板厚f孔徑比值為代表1。1.4 課題的主要研究內(nèi)容 本論文首先對多功能數(shù)顯電路的原理進(jìn)行分析，然后在Protel99 SE的平臺下分別對電路的各個模塊進(jìn)行設(shè)計，得到電路的總原理圖，然后進(jìn)一步產(chǎn)生設(shè)計PCB必備的網(wǎng)絡(luò)表，再重點(diǎn)對電路的PCB部分進(jìn)行設(shè)計。設(shè)計中還對Protel99 SE各項常用的環(huán)境參數(shù)與變量的重要性進(jìn)行了闡述。在設(shè)計多功能數(shù)顯電路的同時，為了驗證所制版的正確性與可靠性，設(shè)計中還在Quartus平臺下下完成

14、簡易數(shù)字鐘的代碼編寫，并下載到成品板上進(jìn)行多功能數(shù)顯電路的功能測試。4. 多功能數(shù)顯電路原理設(shè)計4.1 多功能數(shù)顯電路的原理圖設(shè)計4.1.1原理圖設(shè)計的一般流程 原理圖設(shè)計是電路設(shè)計的第一步，是制版和仿真等后續(xù)工作的基礎(chǔ)。因此，一副原理圖正確與否，直接關(guān)系到整個設(shè)計的成功與失敗。另外，為方便自己和他人讀圖，以及原理圖的美觀、清晰和規(guī)范也是十分重要的。 Protel 99 SE的原理圖設(shè)計大致可分為如圖4.1所示的9個步驟。圖4.1 原理圖設(shè)計的步驟（1）新建原理圖。這是設(shè)計一副原理圖的第一個步驟。（2）圖紙設(shè)置。圖紙設(shè)置就是要設(shè)置圖紙的大小、方向等信息。圖紙設(shè)置要根據(jù)電路圖的內(nèi)容和標(biāo)準(zhǔn)化要求來

15、進(jìn)行。（3）裝載元件庫。裝載元件庫就是將需要用到的元件庫添加到系統(tǒng)中。（4）放置元件。從裝入的元件庫中選擇需要的元件放置到原理圖中。（5）元件位置調(diào)整。根據(jù)設(shè)計的需要，將已經(jīng)放置的元件調(diào)整到合適的位置和方向，以便連線。（6）連線。根據(jù)所要設(shè)計的電氣關(guān)系，用導(dǎo)線和網(wǎng)絡(luò)將各個元件連接起來。（7）注解。為了設(shè)計的美觀和清晰，可以對原理圖進(jìn)行必要的文字注釋和圖片修飾，這些都對以后的PCB設(shè)置沒有影響，也是為了方便自己和他人讀圖。（8）修改檢查。設(shè)計基本完成后，使用Protel 99 SE提供的各種校驗工具，根據(jù)各種校驗規(guī)則對設(shè)計進(jìn)行檢查，發(fā)現(xiàn)錯誤后進(jìn)行修改。（9）打印輸出。設(shè)計完成后，根據(jù)需要，可以對

16、原理圖進(jìn)行打印或制作各種輸出文件6。4.1.2多功能數(shù)顯電路系統(tǒng)框圖實(shí)現(xiàn)本設(shè)計中的多功能數(shù)顯電路系統(tǒng)，其設(shè)計框圖如圖4.2所示。圖4.2 多功能數(shù)顯電路設(shè)計的整體框圖4.1.3 多功能數(shù)顯電路各模塊本設(shè)計中采用的是AS接口配置電路，主要是用來編程EPCS芯片，同時也可以用來調(diào)試。具體過程是首先編程EPCS，然后通過EPCS配置FPGA，運(yùn)行程序。需要考慮的是EPCS的編程次數(shù)是有限制的，雖然比EPC系列要多，但是太頻繁的擦除和寫入對芯片還是有一定影響的。所以，建議在調(diào)試結(jié)束后，程序固化的時候才使用AS方式。 如果采用這種方式，必須采用ByteBlasterII。電纜才行。 如圖4.3所示。圖4

17、.3 AS接口電路本設(shè)計中配置電路的原理圖，如圖4.4所示。圖4.4 配置電路的原理圖(3) I2C總線部分設(shè)計I2C總線是由數(shù)據(jù)線SDA和時鐘SCL構(gòu)成的串行總線，可以發(fā)送和接受數(shù)據(jù)。在CPU與被控IC之間、IC與IC之間進(jìn)行雙向傳送，最高傳送速率100kbps。在I2C總線中被控制電路均并聯(lián)，每個電路和模塊都有唯一的地址，在信息的傳輸過程中，I2C總線上并接的每一模塊電路既是主控器（或被控器），又是發(fā)送器（或接收器），這取決于它所要完成的功能。主控器發(fā)出的信號分為地址碼和數(shù)據(jù)兩部分，地址碼用來選址，即連通需要控制的電路，確定控制的種類（讀/寫）。這樣，各控制電路雖然掛在同一條總線上，卻彼此

18、獨(dú)立，互不相關(guān)。I2C總線原理圖如圖4.5所示。圖4.5 I2C總線原理圖 24C02管腳功能與設(shè)計注意：1) WP:0允許正常讀寫，1寫保護(hù)；2）I2C總線是一種用于IC器件之間連接的二線制總線，SDA（串行數(shù)據(jù)線）及SCL（串行時鐘線）；3) 連接總線的器件的輸出級必須是集電極或漏極開路，以具有線“與”功能，本設(shè)計中FPGA總是主器件；4) 由于器件的開路特性，硬件設(shè)計時應(yīng)加相應(yīng)的拉電阻。 (4) 電源部分設(shè)計本設(shè)計是由外部提供5V電源，使用的USB插座的封裝，可以直接和電腦的USB插座相連，不需要直流穩(wěn)壓電源，F(xiàn)PGA的IO的電源是3.3V，內(nèi)核的電壓是1.5V，所以用上兩個LM1085

19、，一個將5V 轉(zhuǎn)到3.3V，另一個將3.3V轉(zhuǎn)到1.5V，加上一些濾波電容，板上的其他外設(shè)的電源均是3.3V，另外有3.3V 的電源指示燈，表示電源是否正常，還有防反插二極管，防止電源反插，對器件造成損壞。電源部分原理圖如圖4.6所示。圖4.6 電源部分原理圖(5) 數(shù)碼顯示模塊原理圖設(shè)計1) LED數(shù)碼管的工作原理LED數(shù)碼管用7段發(fā)光二極管來顯示數(shù)字，每一段都是一個發(fā)光二極管，加上小數(shù)點(diǎn)（dp）共有8個發(fā)光二極管。一般把所有段的相同一端相連，連接到地（共陰極接法）或者是連接到電源（共陽極接法）。共陰極LED數(shù)碼管的公共端連接到地，另一端分別接一個限流電阻后再接到控制電路的信號端，當(dāng)信號端為

20、高電平時，該段即被點(diǎn)亮，否則不亮。共陽極接法則相反，公共端連接到電源，另一端分別接一個限流電阻后再接到控制電路的信號端，只有信號端為低電平時才會被點(diǎn)亮，否則不亮。圖4.7 共陽極7段LED顯示結(jié)構(gòu)在數(shù)字邏輯電路中，可用74LS48（共陽極）/74LS49（共陰極）譯碼驅(qū)動電路來控制LED顯示。在FPGA中，用硬件描述語言設(shè)計一個譯碼驅(qū)動器，例如進(jìn)行一個74LS48的功能設(shè)計。由于FPGA和硬件描述語言的靈活性，可以設(shè)計出能顯示更多內(nèi)容的譯碼驅(qū)動模塊。2) FPGA實(shí)現(xiàn)LED靜態(tài)顯示控制運(yùn)用硬件描述語言（如VHDL）設(shè)計一個顯示譯碼驅(qū)動器，即將要顯示的字符譯成7段碼。由于FPGA有相當(dāng)多的引出端

21、資源，如果顯示的位數(shù)N較少，可以直接使用靜態(tài)顯示方式，即將每一個數(shù)碼管都分別連接到不同的8個引出端線上，共需要8×N條引出端線控制，如圖4.8所示。圖4.8 FPGA實(shí)現(xiàn)LED靜態(tài)方式顯示的控制電路本設(shè)計中數(shù)碼顯示的原理圖如圖4.9所示。圖4.9 數(shù)碼顯示部分原理圖 4.1.4 原理圖層次化(1) 將原理圖層次化的目的在我們剛開始設(shè)計一些簡單的電路圖時，我們用一張圖紙就可以完成原理圖的設(shè)計。假如我們設(shè)計的電路圖很復(fù)雜，但是我們還是想把它在一張圖紙上完成，有一個笨拙的方法，就是把圖紙的規(guī)格改大或自定義圖紙尺寸（原理圖設(shè)計環(huán)境下的Design下的Options選項下完成），這個辦法操作起

22、來是很簡單，但是對于圖紙的打印和查看就不方便了，因為電路圖太大了，同時也不符合電路圖的模塊化設(shè)計原則。特別是在嵌入式系統(tǒng)設(shè)計，基于FPGA或CPLD的大規(guī)模集成電路設(shè)計，基本上都是采用原理圖層次化和模塊化設(shè)計。采用層次化設(shè)計后，原理圖按照某種標(biāo)準(zhǔn)劃分為若干功能部分，分別繪制在多張原理圖上，這些圖紙將被稱為該設(shè)計系統(tǒng)的子圖。同時，這些子圖將由一張原理圖來說明它們之間的聯(lián)系，此原理圖被稱為該項設(shè)計系統(tǒng)的主圖。各張子圖與主圖及各張子圖之間是通過輸入輸出端口或者網(wǎng)絡(luò)標(biāo)號建立起電氣連接，這樣就形成了此設(shè)計的層次原理圖5。(2) 層次電路圖設(shè)計步驟建立若干子原理圖后建一個頂層原理圖。在頂層原理圖中建立子原

23、理圖方塊符號“design/create symbol from sheet”,在彈出的對話框選擇相應(yīng)的原理圖，在confirm對話框中選yes即可，如此在頂層原理圖中為所有子原理圖分別建立方塊符號，如圖4.10所示。圖4.10 建立子原理圖對話框(3) 多功能數(shù)顯電路原理圖的層次圖，如圖4.11所示。圖4.11 原理圖的層次圖4.1.5 多功能數(shù)顯電路總原理圖將多功能數(shù)顯電路的各個模塊分別設(shè)計完之后，將其組合在一起，即得到如圖4.12所示的原理總圖。圖4.12多功能數(shù)顯電路總原理圖4.2 多功能數(shù)顯電路PCB設(shè)計4.2.1 PCB設(shè)計的一般流程Protel 99 SE的PCB設(shè)計大致可分為如

24、圖4.13所示的7個步驟。圖4.13 PCB設(shè)計流程圖(1)繪制電路圖：這是電路板設(shè)計的先期工作，主要是完成電路原理圖的繪制，包括生成網(wǎng)絡(luò)表。當(dāng)所設(shè) 計的電路圖非常簡單時，也可以不進(jìn)行原理圖的繪制，而直接進(jìn)入PCB設(shè)計系統(tǒng)。(2)規(guī)劃電路板：在繪制印制電路板之前，用戶要對電路板有一個初步的規(guī)劃，比如說電路板采用多大的物理尺寸，采用幾層電路板（單面板還是雙面板），各元件采用何種封裝形式及其安裝位置等。它是確定電路板設(shè)計的框架。(3)設(shè)置參數(shù)：主要是設(shè)置元件的布置參數(shù)、層參數(shù)、布線參數(shù)等等。有些參數(shù)用其默認(rèn)值即可，有些參數(shù)在Protel 99 SE使用過以后，即第一次設(shè)置后，幾乎無需修改。(4)裝

25、入網(wǎng)絡(luò)表及元件封裝：將已生成的網(wǎng)絡(luò)表裝入，若前面沒有生成網(wǎng)絡(luò)表，則可以用手工的方法放置元件。封裝就是元件的外形，對于每個裝入的元件必須有相應(yīng)的外形封裝，才能保證電路板布線的順利進(jìn)行。(5)元件的布局：規(guī)劃好電路板并裝入網(wǎng)絡(luò)表后，可以讓程序自動裝入元件，并自動將元件布置在電路板邊框內(nèi)。也可以讓用戶手工布局，將元件封裝放置在電路板的合適位置，才能進(jìn)行下一步的布線工作。(6)布線：布線是完成元件之間的電路連接，它也有自動布線和手工布線兩種方式。一般采用手工布線。(7)文件保存及提交：完成電路板的布線后，保存完成的PCB圖并提交生產(chǎn)部門。4.2.2布線規(guī)則設(shè)置在進(jìn)行布線之前，一項非常重要的工作就是根據(jù)

26、設(shè)計要求設(shè)定布線的參數(shù)。如果參數(shù)設(shè)置不當(dāng)，可能導(dǎo)致布線失敗。自動布線的參數(shù)包括布線層面、布線優(yōu)先級別、布線的寬度、布線的拐角模式、過孔孔徑類型、尺寸等，這些參數(shù)設(shè)定后，自動布線就會依據(jù)這些參數(shù)進(jìn)行自動布線。因此，自動布線的成敗在很大程度上與參數(shù)的設(shè)置有關(guān)。 本設(shè)計中的布線規(guī)則設(shè)置時，只需要設(shè)置好以下需要的幾項，其他的保持默認(rèn)值即可。(1) 安全間距設(shè)置(Clearance Constraint)設(shè)置具有電氣特性對象之間間距的規(guī)則，在PCB板上具有電氣特性的對象包括導(dǎo)線、焊盤、過孔和銅箔填充區(qū)等。在間距設(shè)置中可以設(shè)置導(dǎo)線與導(dǎo)線之間、導(dǎo)線與焊盤之間及焊盤與焊盤之間的間距規(guī)則，在規(guī)則設(shè)置時可以選擇規(guī)

27、則的對象和具體的間距值。 在通常情況下安全間距越大越好，但是太大的安全間距會造成電路不夠緊湊，同時也意味著制版成本的提高。因此，安全間距通常設(shè)置在10mil20mil，根據(jù)不同的電路結(jié)構(gòu)可以設(shè)置不同的安全間距。用戶可以對整個PCB板的所有網(wǎng)絡(luò)設(shè)置相同的布線安全間距，也可以對某一個或多個網(wǎng)絡(luò)進(jìn)行單獨(dú)的布線安全間距設(shè)置。 在本次多功能數(shù)顯電路的設(shè)計中，由于FPGA器件管腳的限制，所以將安全間距值設(shè)置為9mil或者8mil,如圖4.17所示。圖4.17 安全間距值設(shè)置(2) 設(shè)置布線寬度（Width Constraint） 線寬的設(shè)計原則有：1) 銅膜線寬度應(yīng)以滿足電氣特性參數(shù)而又便于生產(chǎn)為準(zhǔn)則，其

28、最小值取決于流過它的電流，一般不宜小于0.2mm。2) 與使用環(huán)境溫度、導(dǎo)線阻抗、元件數(shù)、過孔數(shù)以及運(yùn)行頻率等因素有關(guān)。3) 經(jīng)驗公式：0.15×線寬(W)=A。4) 導(dǎo)線寬度能寬不能細(xì)，一般信號線推薦使用10mil線寬。我們把網(wǎng)絡(luò)分成兩類：一類是電源線，另一類是信號線。電源線又包含+5V、GND、VCCA、VCCIO、VCCINT幾種，在這里要把電源線的布線寬度設(shè)置為50mil，而信號線的布線寬度設(shè)置為9mil，這樣剛好適合FPGA管腳的走線。布線寬度的設(shè)置如圖4.18所示。 圖4.18 布線寬度的設(shè)置(3)過孔形式設(shè)置(Routing Via Style) 可以設(shè)置過孔的各種尺寸

29、參數(shù)，過孔直徑和過孔孔徑都3種定義方式Maximum(最大尺寸)、Minimum(最小尺寸)和Preferred(首選尺寸)。默認(rèn)的過孔直徑為“50mil”，過孔孔徑為“28mil”。在PCB的編輯過程中，可以根據(jù)不同的元件設(shè)置不同的過孔大小，過孔尺寸應(yīng)參考實(shí)際元件管腳的粗細(xì)進(jìn)行設(shè)置。 本設(shè)計中過孔直徑設(shè)置為“50mil”、“40mil”和“40mil”，過孔孔徑設(shè)置為“28mil”、“24mil”和“24mil”，如圖4.19所示。圖4.19過孔形式設(shè)置。4.2.4設(shè)計中遇到的問題與解決方案(1)當(dāng)PCB完成后進(jìn)行Design Rules Check時，若Run DRC之后出現(xiàn)以下報警情況，

30、如圖4.20所示。圖4.20 Run DRC的錯誤警報但是仔細(xì)檢查并未發(fā)現(xiàn)錯誤，原因是設(shè)計中的PCB是雙層板，頂層和底層的器件放在了同一位置，這是允許的，但是規(guī)則檢查還是會報錯。解決方法：進(jìn)行Design Rules Check時，不要將“ Component Clearance Constraint”選項選中，再一次進(jìn)行“Run DRC”即可。(2)有時候進(jìn)行PCB連線時難免遇到同樣寬度的線可能無法通過，尤其是連接電源線時，因為電源線寬度是最大的，所以我們可能會采用下面的走線方式，如圖4.21所示。圖 4.21 電源的錯誤走線方式其實(shí)這是完全錯誤的，由于電源線中通過的電流是最大的，所以必須保

31、證在整個網(wǎng)絡(luò)中它的寬度，即使遇到難以走線的時候，也要通過打孔或者其它走線方式完成。(3)在PCB布局布線中，我們放置某些元件的位置時完全符合設(shè)置的各項規(guī)則，如圖4.22所示。圖4.22 器件的不合理放置圖中的J1和JOUT的距離并沒有違背設(shè)置的規(guī)則，但是仔細(xì)想的話，會發(fā)現(xiàn)PCB板做出來之后J1和JOUT的外引線并不能同時接上，因為外接線都有一個向外突出的輪廓，所以我們在設(shè)計PCB時不知要考慮其中的規(guī)則，更要想到以后此產(chǎn)品的使用者可能會遇到的問題。4.2.7 多功能數(shù)顯電路的PCB (1)完成的多功能數(shù)顯電路PCB雙面板的頂層信號層，如圖4.23所示。圖4.23多功能數(shù)顯電路PCB的頂層信號層(

32、2)完成的多功能數(shù)顯電路PCB雙面板的底層信號層，如圖4.24所示。圖4.24 多功能數(shù)顯電路PCB的底層信號層(3)最終完成的多功能數(shù)顯電路的PCB雙面板，如圖4.25所示。圖4.25 多功能數(shù)顯電路的雙面板PCB(4)多功能數(shù)顯電路PCB的3D視圖，如圖4.26所示。圖4.26多功能數(shù)顯電路PCB的3D視圖(5)對完成的多功能數(shù)顯電路的PCB進(jìn)行規(guī)則檢查后，如下所示，表示通過所有規(guī)則檢查：Protel Design System Design Rule CheckPCB File : DocumentsCLOCKDate : 22-May-2010Time : 10:43:16Proces

33、sing Rule : Width Constraint (Min=9mil) (Max=70mil) (Prefered=50mil) (Is on net GND )Rule Violations :0Processing Rule : Short-Circuit Constraint (Allowed=Not Allowed) (On the board ),(On the board )Rule Violations :0Processing Rule : Broken-Net Constraint ( (On the board ) )Rule Violations :0Proces

34、sing Rule : Clearance Constraint (Gap=8mil) (On the board ),(On the board )Rule Violations :0Processing Rule : Width Constraint (Min=9mil) (Max=200mil) (Prefered=9mil) (On the board )Rule Violations :0Processing Rule : Hole Size Constraint (Min=1mil) (Max=100mil) (On the board )Rule Violations :0Pro

35、cessing Rule : Width Constraint (Min=9mil) (Max=70mil) (Prefered=50mil) (Is on net VCCA )Rule Violations :0Processing Rule : Width Constraint (Min=9mil) (Max=70mil) (Prefered=50mil) (Is on net VCCIO )Rule Violations :0Processing Rule : Width Constraint (Min=20mil) (Max=70mil) (Prefered=50mil) (Is on

36、 net +5V )Rule Violations :0Processing Rule : Width Constraint (Min=9mil) (Max=200mil) (Prefered=50mil) (Is on net VCCINT )Rule Violations :0Violations Detected : 0Time Elapsed : 00:00:045. 基于FPGA的數(shù)字鐘程序設(shè)計5.1 數(shù)字鐘功能描述及系統(tǒng)框圖實(shí)現(xiàn)本設(shè)計中數(shù)字鐘系統(tǒng)設(shè)計的系統(tǒng)框圖如圖5.1所示。圖5.1 系統(tǒng)框圖圖中SW1、SW2、SW3、SW4分別對應(yīng)系統(tǒng)設(shè)計中的功能鍵、調(diào)整鍵1、調(diào)整鍵2、調(diào)整鍵3

37、；在按鍵輸入到可編程邏輯器件之間必須經(jīng)過按鍵的消抖，以減少因為干擾而帶來的不必要的系統(tǒng)問題9。5.2 分頻模塊分頻模塊完成全局時鐘信號分頻輸出的1HZ，500HZ的兩種時鐘信號，分頻模塊的結(jié)構(gòu)框圖如圖5.2所示。圖5.2 分頻模塊的功能結(jié)構(gòu)框圖該模塊定義端口如下：Inclk：全局系統(tǒng)時鐘。該模塊定義輸出端口如下：(1)oclk_1s：1HZ的時鐘信號，用來產(chǎn)生秒信號。(2)oclk_tap：500HZ的時鐘信號，給按鍵防抖功能提供時鐘信號。在Altera公司的軟件工具Quartus中編譯和波形仿真后得到的波形如圖5.3所示。圖5.3 分頻模塊的仿真波形通過仿真波形可以看出本分頻模塊可以實(shí)現(xiàn)1s

38、和2ms的時鐘脈沖信號，并且可以根據(jù)設(shè)計的需要，對程序設(shè)置的參數(shù)值進(jìn)行修改，從而得到不同的時鐘信號。5.3 時間計時模塊時間計時模塊主要完成時間的自動正常運(yùn)行與顯示，即完成秒、分、時的自動運(yùn)行與進(jìn)位，時間計時模塊的功能結(jié)構(gòu)框圖如圖5.4所示。圖5.4 時間計時模塊的功能結(jié)構(gòu)框圖該模塊定義輸入端口如下：(1) clk：時間技術(shù)是中輸入。(2) EN：時間自動工作使能信號輸入，當(dāng)EN為高時，則使能時間自動工作。該模塊定義輸出端口如下：(1) sec:秒輸出。(2) min0,min1:分鐘的十位和個位輸出。(3) h0,h1：小時的十位和個位輸出。在Altera公司的軟件工具Quartus中編譯和波形仿真后得到的波形如圖5.5的(a)、(