第2章.8086系統(tǒng)結(jié)構(gòu)

1、第2章 8086體系結(jié)構(gòu)與80 x86CPUn 8086CPU結(jié)構(gòu)n 8086系統(tǒng)的結(jié)構(gòu)和配置n 8086CPU內(nèi)部時(shí)序n 80 x86典型微處理器介紹2.1 8086CPU結(jié)構(gòu)n 8086CPU的內(nèi)部結(jié)構(gòu)n 8086CPU的寄存器結(jié)構(gòu)n 8086CPU的管腳及功能u 8086CPU的內(nèi)部結(jié)構(gòu)組成 8086CPU由兩部分組成： 指令執(zhí)行部件(EU，Execution Unit) 總線接口部件(BIU，Bus Interface Unit) 一、 8086CPU的內(nèi)部結(jié)構(gòu)8086CPU的內(nèi)部結(jié)構(gòu) 指令執(zhí)行部件（EU）主要由算術(shù)邏輯運(yùn)算單元(ALU)、標(biāo)志寄存器FR、通用寄存器組和EU控制器等4個(gè)

2、部件組成，其主要功能是執(zhí)行指令。 總線接口部件(BIU)主要由地址加法器、專用寄存器組、指令隊(duì)列和總線控制電路等4個(gè)部件組成，其主要功能是形成訪問存儲(chǔ)器的物理地址、訪問存儲(chǔ)器并取指令暫存到指令隊(duì)列中等待執(zhí)行，訪問存儲(chǔ)器或IO端口讀取操作數(shù)參加EU運(yùn)算或存放運(yùn)算結(jié)果等。EU和和BIU的操作原則的操作原則l lBIU中的指令隊(duì)列有中的指令隊(duì)列有2個(gè)或個(gè)或2個(gè)以上字節(jié)為空時(shí)，個(gè)以上字節(jié)為空時(shí)，BIU自動(dòng)啟動(dòng)總線周期，取指填充指令隊(duì)列。直至自動(dòng)啟動(dòng)總線周期，取指填充指令隊(duì)列。直至隊(duì)列滿，進(jìn)入空閑狀態(tài)。隊(duì)列滿，進(jìn)入空閑狀態(tài)。l lEU每執(zhí)行完一條指令，從指令隊(duì)列隊(duì)首取指。每執(zhí)行完一條指令，從指令隊(duì)列隊(duì)首

3、取指。系統(tǒng)初始化后，指令隊(duì)列為空，系統(tǒng)初始化后，指令隊(duì)列為空，EU等待等待BIU從內(nèi)存從內(nèi)存取指，填充指令隊(duì)列。取指，填充指令隊(duì)列。l lEU取得指令，譯碼并執(zhí)行指令。若指令需要取取得指令，譯碼并執(zhí)行指令。若指令需要取操作數(shù)或存操作結(jié)果，需訪問存儲(chǔ)器或操作數(shù)或存操作結(jié)果，需訪問存儲(chǔ)器或I/O，EU向向BIU發(fā)出訪問總線請(qǐng)求。發(fā)出訪問總線請(qǐng)求。l l當(dāng)當(dāng)BIU接到接到EU的總線請(qǐng)求，若正忙（正在執(zhí)的總線請(qǐng)求，若正忙（正在執(zhí)行取指總線周期），則必須等待行取指總線周期），則必須等待BIU執(zhí)行完當(dāng)前執(zhí)行完當(dāng)前的總線周期，方能響應(yīng)的總線周期，方能響應(yīng)EU請(qǐng)求；若請(qǐng)求；若BIU空閑，空閑，則立即執(zhí)行則立即

4、執(zhí)行EU申請(qǐng)總線的請(qǐng)求。申請(qǐng)總線的請(qǐng)求。l lEU執(zhí)行轉(zhuǎn)移、調(diào)用和返回指令時(shí)，若下一條執(zhí)行轉(zhuǎn)移、調(diào)用和返回指令時(shí)，若下一條指令不在指令隊(duì)列中，則隊(duì)列被自動(dòng)清除，指令不在指令隊(duì)列中，則隊(duì)列被自動(dòng)清除，BIU根據(jù)本條指令執(zhí)行情況重新取指和填充指令隊(duì)列根據(jù)本條指令執(zhí)行情況重新取指和填充指令隊(duì)列。u通用寄存器通用寄存器u段寄存器段寄存器u標(biāo)志寄存器標(biāo)志寄存器FRu指令指針寄存器指令指針寄存器IP二、 8086CPU的寄存器結(jié)構(gòu)u1、通用寄存器通用寄存器指令執(zhí)行部件（EU）設(shè)有8個(gè)通用寄存器AXBXCXDXSPBPSIDIu通用寄存器通用寄存器AX（Accumulator Register） 累加器一般

5、用來存放參加運(yùn)算的數(shù)據(jù)和結(jié)果，在乘、除法運(yùn)算、I/O操作、BCD數(shù)運(yùn)算中有不可替代的作用。BX（Base Register） 基址寄存器除可作數(shù)據(jù)寄存器外，還可放內(nèi)存的邏輯偏移地址，而AX，CX，DX則不能。CX（Counter）將它稱作計(jì)數(shù)寄存器，是因?yàn)樗瓤勺鲾?shù)據(jù)將它稱作計(jì)數(shù)寄存器，是因?yàn)樗瓤勺鲾?shù)據(jù)寄存器，又可在串指令和移位指令中作計(jì)數(shù)用寄存器，又可在串指令和移位指令中作計(jì)數(shù)用。DX（DataRegister）DX除可作通用數(shù)據(jù)寄存器外，還在乘、除法除可作通用數(shù)據(jù)寄存器外，還在乘、除法運(yùn)算、帶符號(hào)數(shù)的擴(kuò)展指令中有特殊用途。運(yùn)算、帶符號(hào)數(shù)的擴(kuò)展指令中有特殊用途。 SI（SourceInde

6、x）源變址寄存器多用于存放內(nèi)存的邏輯偏移地源變址寄存器多用于存放內(nèi)存的邏輯偏移地址，隱含的邏輯段地址在址，隱含的邏輯段地址在DS寄存器中，也可放寄存器中，也可放數(shù)據(jù)。數(shù)據(jù)。DI（DestinationIndex）目標(biāo)變址寄存器多用于存放內(nèi)存的邏輯偏移目標(biāo)變址寄存器多用于存放內(nèi)存的邏輯偏移地址，隱含的邏輯段地址在地址，隱含的邏輯段地址在DS寄存器中也可放寄存器中也可放數(shù)據(jù)。數(shù)據(jù)。BP（BasePointer）基址指針用于存放內(nèi)存的邏輯偏移地址，隱基址指針用于存放內(nèi)存的邏輯偏移地址，隱含的邏輯段地址在含的邏輯段地址在SS寄存器中。寄存器中。SP（StackPointer）堆棧指針用于存放棧頂?shù)倪壿?/p>

7、偏移地址，隱堆棧指針用于存放棧頂?shù)倪壿嬈频刂?，隱含的邏輯段地址在含的邏輯段地址在SS寄存器中。寄存器中。u寄存器的特殊用途和隱含性質(zhì)寄存器的特殊用途和隱含性質(zhì)在指令中沒有明顯的標(biāo)出，而這些寄存器參加在指令中沒有明顯的標(biāo)出，而這些寄存器參加操作，稱之為操作，稱之為“隱含尋址隱含尋址”。具體的：在某類指令中，某些通用寄存器有指具體的：在某類指令中，某些通用寄存器有指定的特殊用法，編程時(shí)需遵循這些規(guī)定，將某些定的特殊用法，編程時(shí)需遵循這些規(guī)定，將某些特殊數(shù)據(jù)放在特定的寄存器中，這樣才能正確的特殊數(shù)據(jù)放在特定的寄存器中，這樣才能正確的執(zhí)行這些指令。執(zhí)行這些指令。采用采用“隱含隱含”的方式，能有效地縮

8、短指令代碼的方式，能有效地縮短指令代碼的長(zhǎng)度。的長(zhǎng)度。2、段寄存器、段寄存器總線接口部件總線接口部件BIU設(shè)有設(shè)有4個(gè)個(gè)16位段寄存器位段寄存器CS（CodeSegment），代碼段寄存器中存放程），代碼段寄存器中存放程序代碼段起始地址的高序代碼段起始地址的高16位。位。DS（DataSegment），數(shù)據(jù)段寄存器中存放數(shù)），數(shù)據(jù)段寄存器中存放數(shù)據(jù)段起始地址的高據(jù)段起始地址的高16位。位。SS（StackSegment），堆棧段寄存器中存放），堆棧段寄存器中存放堆棧段起始地址的高堆棧段起始地址的高16位。位。ES（ExtendedSegment），擴(kuò)展段寄存器中存），擴(kuò)展段寄存器中存放擴(kuò)展數(shù)據(jù)

9、段起始地址的高放擴(kuò)展數(shù)據(jù)段起始地址的高16位。位。n3、標(biāo)志寄存器、標(biāo)志寄存器FR 標(biāo)志寄存器FR中共有9個(gè)標(biāo)志位，可分成兩類：狀態(tài)標(biāo)志狀態(tài)標(biāo)志 表示運(yùn)算結(jié)果的特征，它們是 CF、PF、AF、ZF、SF和OF控制標(biāo)志控制標(biāo)志 控制CPU的操作，它們是IF、 DF和TF。 n 標(biāo)志寄存器標(biāo)志寄存器FRnFR中的狀態(tài)標(biāo)志中的狀態(tài)標(biāo)志CF(Carry Flag)：進(jìn)位標(biāo)志位 CFl，表示本次運(yùn)算中最高位(D15或D7)有進(jìn)位(加法運(yùn)算時(shí))或有借位(減法運(yùn)算時(shí))。CF標(biāo)志可通過STC指令置位，通過CLC指令復(fù)位(清除進(jìn)位標(biāo)志)，還可通過CMC指令將當(dāng)前CF標(biāo)志取反。PF(Parity Flag)：奇偶

10、校驗(yàn)標(biāo)志位 PF1，表示本次運(yùn)算結(jié)果中有偶數(shù)個(gè)“l(fā)”，PF0，表示本次運(yùn)算結(jié)果中有奇數(shù)個(gè)“1”。AF(Auxiliary Carry Flag)：輔助進(jìn)位標(biāo)志位。AFl，表示運(yùn)算結(jié)果的8位數(shù)據(jù)中，低4位向高4位有進(jìn)位(加法運(yùn)算時(shí))或有借位(減法運(yùn)算時(shí))，這個(gè)標(biāo)志位只在十進(jìn)制運(yùn)算中有用。ZF(Zero Flag)：零標(biāo)志位 ZF1，表示本次運(yùn)算結(jié)果為零，否則即運(yùn)算結(jié)果非零時(shí)，ZF0。SF(Sign Flag)：符號(hào)標(biāo)志 SF1，表示本次運(yùn)算結(jié)果的最高位(第7位或第15位)為“l(fā)”，否則SF0。OF(Overflow F1ag)：溢出標(biāo)志nFR寄存器的控制標(biāo)志寄存器的控制標(biāo)志 IF(Interru

11、pt Flag)：中斷標(biāo)志位 IF1，表示允許CPU響應(yīng)可屏蔽中斷。IF標(biāo)志可通過STI指令置位，也可通過CLI指令復(fù)位。DF(Direction Flag)：方向標(biāo)志位 在串操作指令中，若DF0，表示串操作指令地址指針自動(dòng)增量；DF1，表示地址指針自動(dòng)減量。DF標(biāo)志位可通過STD指令置位，也可通過CLD指令復(fù)位。TF(Trap Flag)：?jiǎn)尾綐?biāo)志位n4、指令指針寄存器、指令指針寄存器IPIP總是指向下一條待執(zhí)行的指令總是指向下一條待執(zhí)行的指令 。IP中內(nèi)容可由中內(nèi)容可由BIU自動(dòng)修改。自動(dòng)修改。8086的寄存器組總結(jié)三三、8086CPU的管腳及功能的管腳及功能8086是16位CPU。它采用

12、高性能的N溝道，耗盡型負(fù)載的硅柵工藝(HMOS)制造。由于受當(dāng)時(shí)制造工藝的限制，部分管腳采用了分時(shí)復(fù)用的方式，構(gòu)成了40條管腳的雙列直插式封裝 1、8086的兩種工作方式的兩種工作方式 最小模式：最小模式：系統(tǒng)中只有8086一個(gè)處理器，所有的控制信號(hào)都是由8086CPU產(chǎn)生。 最大模式：最大模式：系統(tǒng)中可包含一個(gè)以上的處理器，比如包含協(xié)處理器8087。在系統(tǒng)規(guī)模比較大的情況下，系統(tǒng)控制信號(hào)不是由8086直接產(chǎn)生，而是通過與8086配套的總線控制器等形成。 最小模式下的引腳說明最小模式下的引腳說明（1） AD15AD0 (Address Data Bus)： 地址/數(shù)據(jù)復(fù)用信號(hào)，雙向，三態(tài)。在T

13、1狀態(tài)（地址周期）AD15AD0上為地址信號(hào)的低16位A15A0；在T2 T3狀態(tài)（數(shù)據(jù)周期）AD15AD0 上是數(shù)據(jù)信號(hào)D15D0。 （2） A19/S6A16/S3 (Address/Status)： 地址/狀態(tài)復(fù)用信號(hào)，輸出。在總線周期的T1狀態(tài)A19/S6A16/S3上是地址的高4位。在T2T4狀態(tài)，A19/S6A16/S3上輸出狀態(tài)信息。BHES4S3當(dāng)前正在使用的段寄存器當(dāng)前正在使用的段寄存器00ES01SS10CS或未使用任何段寄存器或未使用任何段寄存器11DS（3）BHE#/S7 (BusHighEnable/Status)： 數(shù)據(jù)總線高8位使能和狀態(tài)復(fù)用信號(hào)，輸出。在總線周期

14、T1狀態(tài)，BHE#有效，表示數(shù)據(jù)線上高8位數(shù)據(jù)有效。在T2T4狀態(tài)BHE # /S7 輸出狀態(tài)信息S7。S7在8086中未定義。BHEBHEBHE（4）RD#(Read) 讀信號(hào)， 三態(tài)輸出，低電平有效，表示當(dāng)前CPU正在讀存儲(chǔ)器或IO端口。（5）WR#(Write) 寫信號(hào)，三態(tài)輸出，低電平有效，表示當(dāng)前CPU正在寫存儲(chǔ)器或IO端口。（6）MIO#(MemoryIO) 存儲(chǔ)器或IO端口訪問信號(hào)。三態(tài)輸出，MIO#為高電平時(shí)，表示當(dāng)前CPU正在訪問存儲(chǔ)器，MIO# 為低電平時(shí)，表示當(dāng)前CPU正在訪問IO端口。 （7）READY 準(zhǔn)備就緒信號(hào)。由外部輸入，高電平有效，表示CPU訪問的存儲(chǔ)器或IO

15、端口己準(zhǔn)備好傳送數(shù)據(jù)。當(dāng)READY無效時(shí)，要求CPU插入一個(gè)或多個(gè)等待周期Tw，直到READY信號(hào)有效為止。BHEBHEBHE（8）INTR(InterruptRequest) 中斷請(qǐng)求信號(hào)，由外部輸入，電平觸發(fā)，高電平有效。INTR有效時(shí)，表示外部設(shè)備向CPU發(fā)出中斷請(qǐng)求，CPU在每條指令的最后一個(gè)時(shí)鐘周期對(duì)INTR進(jìn)行測(cè)試，一旦測(cè)試到有中斷請(qǐng)求，并且當(dāng)中斷允許標(biāo)志IF1時(shí)，則暫停執(zhí)行下條指令轉(zhuǎn)入中斷響應(yīng)周期。（9）INTA#(InterruptAcknowledge) 中斷響應(yīng)信號(hào)。向外部輸出，低電平有效，表示CPU響應(yīng)了外部發(fā)來的INTR信號(hào)。 （10）NMI(NonMaskableIn

16、terruptRequest) 不可屏蔽中斷請(qǐng)求信號(hào)。由外部輸入，邊沿觸發(fā)，正跳沿有效。CPU一旦測(cè)試到NMI請(qǐng)求信號(hào)，待當(dāng)前指令執(zhí)行完就自動(dòng)從中斷入口地址表中找到類型2中斷服務(wù)程序的入口地址，并轉(zhuǎn)去執(zhí)行。 （11）TEST# 測(cè)試信號(hào)。由外部輸入，低電平有效。當(dāng)CPU執(zhí)行WAIT指令時(shí)(WAIT指令是用來使處理器與外部硬件同步)，每隔5個(gè)時(shí)鐘周期對(duì)TEST進(jìn)行一次測(cè)試，若測(cè)試到該信號(hào)無效，則CPU繼續(xù)執(zhí)行WAIT指令，即處于空閑等待狀態(tài)；當(dāng)CPU測(cè)到TEST輸入為低電平時(shí)，則轉(zhuǎn)而執(zhí)行WAIT的下一條指令。由此可見，TEST對(duì)WAIT指令起到了監(jiān)視的作用。（12）RESET 復(fù)位信號(hào)。由外部輸

17、入，高電平有效。RESET信號(hào)至少要保持4個(gè)時(shí)鐘周期，CPU接收到該信號(hào)后，停止進(jìn)行操作，并對(duì)標(biāo)志寄存器(FR)、IP、DS、SS、ES及指令隊(duì)列清零，而將CS設(shè)置為FFFFH。當(dāng)復(fù)位信號(hào)變?yōu)榈碗娖綍r(shí)，CPU從FFFF0H開始執(zhí)行程序，由此可見，采用8086CPU計(jì)算機(jī)系統(tǒng)的啟動(dòng)程序就保持在FFFF0H開始的存儲(chǔ)器中。 （13）ALE(AddressLatchEnable) 地址鎖存使能信號(hào)，輸出，高電平有效。用來作為地址鎖存器的鎖存控制信號(hào)。（14）DEN#(DataEnable) 數(shù)據(jù)使能信號(hào)，輸出，三態(tài)，低電平有效。用于數(shù)據(jù)總線驅(qū)動(dòng)器的控制信號(hào)。 （15）DT/R#(DataTransm

18、it/Receive)： 數(shù)據(jù)驅(qū)動(dòng)器數(shù)據(jù)流向控制信號(hào)，輸出，三態(tài)。在8086系統(tǒng)中，通常采用8286或8287作為數(shù)據(jù)總線的驅(qū)動(dòng)器，用DT/R#信號(hào)來控制數(shù)據(jù)驅(qū)動(dòng)器的數(shù)據(jù)傳送方向。當(dāng)DT/R#1時(shí)，進(jìn)行數(shù)據(jù)發(fā)送；DT/R#0時(shí)，進(jìn)行數(shù)據(jù)接收。（16）HOLD(HoldRequest) 總線請(qǐng)求信號(hào)。由外部輸入，高電平有效器向CPU請(qǐng)求使用總線。（17）HLDA(HoldAcknowledge) 共享總線的處理總線請(qǐng)求響應(yīng)信號(hào)。向外部輸出，高電平有效。 （18）MN/MX(Minimum/MaximumModeControl)： 最大最小模式控制信號(hào)，輸入。MN/MX1（5V），CPU工作在最小

19、模式。MN/MX0（接地）， CPU則工作在最大模式。 （19）GND 地。（20)VCC 電源，接5V。最大模式下的引腳說明最大模式下的引腳說明 當(dāng)8086CPU工作在最大模式系統(tǒng)時(shí)，有8個(gè)管腳重新定義 。 （1）S2#、S1#、S0#（BusCycleStatus，最小模式，最小模式為為M/IO#、D/TR#、DEN#）： 總線周期狀態(tài)信號(hào)，輸出。這三個(gè)信號(hào)的組合表示當(dāng)前總線周期的類型。在最大模式下，由這三個(gè)信號(hào)輸入給總線控制器8288，用來產(chǎn)生存儲(chǔ)器、I/O的讀寫等相關(guān)控制信號(hào)。如下表： （2）LOCK#封鎖信號(hào)封鎖信號(hào)。 三態(tài)輸出，低電平有效。LOCK有效時(shí)表示CPU不允許其它總線主控

20、者占用總線。這個(gè)信號(hào)由軟件設(shè)置。當(dāng)在指令前加上LOCK前綴時(shí)，則在執(zhí)行這條指令期間LOCK保持有效，即在此指令執(zhí)行期間，CPU封鎖其它主控者使用總線。 （3）QS1、QS0(InstructionQueueStatus，最小模式為，最小模式為ALE、INTA#)： 指令隊(duì)列狀態(tài)信號(hào)，輸出。QS1,QS0組合起來表示前一個(gè)時(shí)鐘周期中指令隊(duì)列的狀態(tài)，以便從外部對(duì)芯片的測(cè)試。（4）RQ#/GT0#，RQ#/GT1#(RequestGrant) 總線請(qǐng)求信號(hào)請(qǐng)求同意信號(hào)。雙向，低電平有效，當(dāng)該信號(hào)為輸入時(shí)表示其它主控者向CPU請(qǐng)求使用總線；當(dāng)為輸出時(shí)表示CPU對(duì)總線請(qǐng)求的響應(yīng)信號(hào)。兩條線可同時(shí)與兩個(gè)主

21、控者相連，同時(shí),RQ#/GT0#優(yōu)先級(jí)高于RQ#/GT1#。 （5）QS1、QS0(InstructionQueueStatus)： 指令隊(duì)列狀態(tài)信號(hào)，輸出。QS1,QS0組合起來表示前一個(gè)時(shí)鐘周期中指令隊(duì)列的狀態(tài)，以便從外部對(duì)芯片的測(cè)試。 QS1QS0編碼含義00無操作01從隊(duì)列中取第一個(gè)字節(jié)10隊(duì)列已空11從隊(duì)列中取后續(xù)字節(jié)2.2 8086系統(tǒng)的結(jié)構(gòu)和配置系統(tǒng)的結(jié)構(gòu)和配置 一、一、8086存儲(chǔ)器結(jié)構(gòu)和配置存儲(chǔ)器結(jié)構(gòu)和配置8086系統(tǒng)中的存儲(chǔ)器是一個(gè)最多系統(tǒng)中的存儲(chǔ)器是一個(gè)最多1M個(gè)個(gè)8位數(shù)位數(shù)量的字節(jié)序列，即可尋址的存儲(chǔ)空間為量的字節(jié)序列，即可尋址的存儲(chǔ)空間為1M字節(jié)，字節(jié)，系統(tǒng)為每個(gè)字節(jié)

22、分配一個(gè)系統(tǒng)為每個(gè)字節(jié)分配一個(gè)20位的物理地址位的物理地址(對(duì)應(yīng)對(duì)應(yīng)16進(jìn)制的地址范圍從進(jìn)制的地址范圍從00000HFFFFFH)。在存儲(chǔ)器中任何兩個(gè)相鄰的字節(jié)被定義為一在存儲(chǔ)器中任何兩個(gè)相鄰的字節(jié)被定義為一個(gè)字。在一個(gè)字中的每一個(gè)字節(jié)有一個(gè)地址，并個(gè)字。在一個(gè)字中的每一個(gè)字節(jié)有一個(gè)地址，并且這兩個(gè)地址中的較小的一個(gè)被用來作為該字的且這兩個(gè)地址中的較小的一個(gè)被用來作為該字的地址。地址。 1、存儲(chǔ)器的組成、存儲(chǔ)器的組成 8086系統(tǒng)中，存儲(chǔ)器是分體結(jié)構(gòu)，1M字節(jié)的存儲(chǔ)空間分成兩個(gè)512K字節(jié)的存儲(chǔ)體。 一個(gè)是偶數(shù)地址存儲(chǔ)體，一個(gè)是奇數(shù)地址存儲(chǔ)體，兩個(gè)存儲(chǔ)體采用字節(jié)交叉編址方式 （1）奇偶地址體示

23、意圖（2）BHE# 、 AD0的代碼組合和對(duì)應(yīng)的操作 BHE#AD0對(duì)應(yīng)的操作所用的管腳從偶地址開始讀/寫一個(gè)字AD15AD0從奇地址單元讀/寫一個(gè)字節(jié)AD15AD8從偶地址單元讀/寫一個(gè)字節(jié)AD7AD0從奇地址開始讀/寫一個(gè)字（在第一個(gè)總線周期，傳送低8位數(shù)據(jù)到AD15AD8；第二個(gè)總線周期傳送高8位數(shù)據(jù)到AD7AD0）AD15AD8AD7AD0（3）偶地址字讀寫(3)偶地址字節(jié)讀寫(續(xù)）（3）奇地址字節(jié)讀寫（續(xù)）奇地址字讀寫（續(xù)）2、存儲(chǔ)器的分段、存儲(chǔ)器的分段 8086可尋址空間是lM字節(jié)，對(duì)整個(gè)空間尋址需要20位長(zhǎng)的地址碼，8086CPU內(nèi)所有寄存器都是16位的寄存器，而一個(gè)16位的寄存

24、器，就只能尋址64K字節(jié)。要達(dá)到對(duì)1M字節(jié)存儲(chǔ)器的尋址，8086系統(tǒng)采用分段并附以地址偏移量辦法形成20位的物理地址，來得到對(duì)1M內(nèi)存空間的尋址。 存儲(chǔ)器中的邏輯地址和物理地址存儲(chǔ)器中的邏輯地址和物理地址 采用分段結(jié)構(gòu)的存儲(chǔ)器中，任何一個(gè)邏輯地址都由段基址和偏移地址兩部分構(gòu)成，都是 16位二進(jìn)制數(shù)。 物理地址：存儲(chǔ)器的絕對(duì)地址，從00000HFFFFFH，是CPU訪問存儲(chǔ)器的實(shí)際尋址地址（也稱為絕對(duì)地址） 16位的段基址左移4位(相當(dāng)于在段基址最低位后添4個(gè)“0”)，然后與偏移地址相加獲得物理地址，這相當(dāng)于完成如下的地址運(yùn)算： 物理地址段基址16+偏移地址CS16位20位CS左移 4位+IP地

25、址加 法 器20位物 理地 址3、堆棧段的使用、堆棧段的使用 所謂堆棧是在存儲(chǔ)器中開辟一個(gè)區(qū)域，用來存放需要暫時(shí)保存的數(shù)據(jù)，其工作方式是“先進(jìn)后出”或“后進(jìn)先出”的方式。 8086系統(tǒng)中的堆棧段是由段定義語句在存儲(chǔ)器中定義的一個(gè)段，堆棧段容量小于等于64K字節(jié)。段基址由堆棧寄存器SS指定，棧頂由堆棧指針SP指定，堆棧地址由高向低增長(zhǎng)，棧底設(shè)在存儲(chǔ)器的高地址區(qū)。堆棧的概念n堆棧（Stack）是主存中一個(gè)特殊的區(qū)域。n它采用先進(jìn)后出先進(jìn)后出FILO（First In Last Out）或后進(jìn)先出LIFO（Last In First Out）的原則進(jìn)行存取操作，而不是隨機(jī)存取操作方式。n堆棧指針?biāo)?/p>

26、示棧頂位置，在8086中，棧頂由SS和SP共同指示，即SS:SP。n堆棧操作n處理器自動(dòng)維持（子程序調(diào)用時(shí)的斷點(diǎn)處理）n用戶操作（PUSH/POP指令）8088/80868088/8086的堆棧操作特點(diǎn)的堆棧操作特點(diǎn)n向下生長(zhǎng)向下生長(zhǎng)向低地址方向生長(zhǎng)；n雙字節(jié)操作雙字節(jié)操作高對(duì)高，低對(duì)低；n“棧頂總滿棧頂總滿”棧頂已經(jīng)堆有數(shù)據(jù)。PUSHAXALAH原棧頂原棧頂新棧頂新棧頂POPBXBLBH低址低址控制總線控制總線CB數(shù)據(jù)總線數(shù)據(jù)總線DB地址總線地址總線AB系系統(tǒng)統(tǒng)總總線線形形成成處處理理器器子子系系統(tǒng)統(tǒng)I/O設(shè)備設(shè)備I/O接口接口存儲(chǔ)器存儲(chǔ)器系統(tǒng)總線系統(tǒng)總線BUS微型計(jì)算機(jī)的硬件組成二二、80

27、86輸入輸出結(jié)構(gòu)與配置輸入輸出結(jié)構(gòu)與配置 8086系統(tǒng)與外部設(shè)備的輸入/輸出是通過接口完成的。1）單獨(dú)編址 系統(tǒng)要為I/O芯片的每個(gè)端口分配一個(gè)地址，各個(gè)端口號(hào)不能重復(fù)。8086中I/O端口單獨(dú)編址。2）尋址范圍 8086CPU設(shè)計(jì)了65535個(gè)8位的I/O端口，即尋址范圍是064K。兩個(gè)編號(hào)相鄰的8位端口可以組合成一個(gè)16位端口。 3）訪問指令 執(zhí)行IN, OUT指令，RD#信號(hào)或WR#信號(hào)與M/IO#信號(hào)同時(shí)為低電平。三、8086的最小和最大模式系統(tǒng)配置的最小和最大模式系統(tǒng)配置 8086CPU可工作在最小模式和最大模式兩種配置。 最小模式是單處理機(jī)系統(tǒng)。系統(tǒng)中所需要的控制信號(hào)全部由8086

28、CPU本身直接提供 最大模式可構(gòu)成多處理機(jī)系統(tǒng)，系統(tǒng)中所需要的控制信號(hào)由總線控制器8288提供。 CPU工作模式的選擇是由硬件決定的，當(dāng)CPU的管腳MN接高電平(十5V)時(shí)，構(gòu)成最小模式；當(dāng)MN接低電平(地)時(shí)，構(gòu)成最大模式。 1、最小模式系統(tǒng)配置、最小模式系統(tǒng)配置 以8086CPU構(gòu)成的微型計(jì)算機(jī)最小模式的基本配置。除了存儲(chǔ)器、IO芯片和基本時(shí)鐘發(fā)生器外、還有用于地址的鎖存器8282(或8283)以及用于數(shù)據(jù)傳輸?shù)木彌_器8286(或8287)。最小模式系統(tǒng)最小模式系統(tǒng) 2、最大模式系統(tǒng)配置、最大模式系統(tǒng)配置 與最小模式系統(tǒng)相比較，主要區(qū)別是最大模式系統(tǒng)中增設(shè)了一個(gè)總線控制器8288和一個(gè)總線

29、仲裁器8289。8086CPU輸出的狀態(tài)信號(hào)S2S0同時(shí)送給8288和8289，由8288輸出8086CPU系統(tǒng)所需要的控制信號(hào)，而8289總線仲裁器對(duì)系統(tǒng)中多個(gè)處理器提出共享總線資源的要求作出裁決。因此，8086的最大模式系統(tǒng)由于8288和8289的存在，可以構(gòu)成一個(gè)多處理器系統(tǒng)。最大模式系統(tǒng)最大模式系統(tǒng) 控制總線控制總線CB數(shù)據(jù)總線數(shù)據(jù)總線DB地址總線地址總線AB系系統(tǒng)統(tǒng)總總線線形形成成處處理理器器子子系系統(tǒng)統(tǒng)I/O設(shè)備設(shè)備I/O接口接口存儲(chǔ)器存儲(chǔ)器系統(tǒng)總線系統(tǒng)總線BUS2.3 8086CPU內(nèi)部時(shí)序內(nèi)部時(shí)序 1、時(shí)序基本概念、時(shí)序基本概念時(shí)序指的是計(jì)算機(jī)內(nèi)各種操作在時(shí)間上時(shí)序指的是計(jì)算機(jī)

30、內(nèi)各種操作在時(shí)間上的先后次序。的先后次序。一般來說，計(jì)算機(jī)通過逐條執(zhí)行指令完一般來說，計(jì)算機(jī)通過逐條執(zhí)行指令完成某項(xiàng)特定的任務(wù)，指令的執(zhí)行是根據(jù)成某項(xiàng)特定的任務(wù)，指令的執(zhí)行是根據(jù)時(shí)鐘脈沖的節(jié)拍有序地進(jìn)行的。時(shí)鐘脈沖的節(jié)拍有序地進(jìn)行的。因此，在特定的計(jì)算機(jī)系統(tǒng)中，完成特因此，在特定的計(jì)算機(jī)系統(tǒng)中，完成特定的操作所需要的時(shí)間是可以評(píng)估的。定的操作所需要的時(shí)間是可以評(píng)估的。這樣，進(jìn)一步理解時(shí)序概念就意味著要這樣，進(jìn)一步理解時(shí)序概念就意味著要理解各種時(shí)間周期。理解各種時(shí)間周期。時(shí)鐘周期或狀態(tài)周期時(shí)鐘周期或狀態(tài)周期：8086CPU內(nèi)部的邏輯操作以及與外部存儲(chǔ)器和I/O交換數(shù)據(jù)進(jìn)行的總線操作全部由CPU的

31、時(shí)鐘來定時(shí)的。CPU的基本定時(shí)單位稱為時(shí)鐘周期或者狀態(tài)周期。假設(shè)8086的主頻為10MHz，一個(gè)時(shí)鐘周期為100ns?？偩€周期總線周期：CPU為了讀取指令或傳送數(shù)據(jù)，需要通過總線接口部件BIU與存儲(chǔ)器或I/O接口進(jìn)行信息交互，執(zhí)行對(duì)總線的操作。進(jìn)行一次數(shù)據(jù)傳送的總線操作定義為一個(gè)總線周期。指令周期指令周期：完成一條指令所需要的時(shí)間，是由一個(gè)或：完成一條指令所需要的時(shí)間，是由一個(gè)或多個(gè)總線周期組成。多個(gè)總線周期組成。典型總線周期示意圖典型總線周期示意圖 2、典型時(shí)序圖、典型時(shí)序圖8086指令執(zhí)行過程指令執(zhí)行過程n下面用動(dòng)畫形式演示如下指令的執(zhí)行過程 1000:100 MOVAL,2000H;A00020 1000:103 ADDAL,02H;0402 1000:105 HLT;F4演示2.480 x86典型微處理器介紹典型微處理器介紹 一、一、80486微處理機(jī)微處理機(jī)80486微處理機(jī)是在微處理機(jī)是在80386微處理機(jī)的基微處理機(jī)的基礎(chǔ)上改進(jìn)并發(fā)展起來的礎(chǔ)上改進(jìn)并發(fā)展起來的32位機(jī)。內(nèi)部寄存器和位機(jī)。內(nèi)部寄存器和數(shù)據(jù)總線寬度都是數(shù)據(jù)總線寬度都是32位，地址總線也是位，地址總