數(shù)字電路教學(xué)課件:chapter4-3_第1頁(yè)
數(shù)字電路教學(xué)課件:chapter4-3_第2頁(yè)
數(shù)字電路教學(xué)課件:chapter4-3_第3頁(yè)
數(shù)字電路教學(xué)課件:chapter4-3_第4頁(yè)
數(shù)字電路教學(xué)課件:chapter4-3_第5頁(yè)
已閱讀5頁(yè),還剩9頁(yè)未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、Flip-flopsChapter4nCounting is a fundamental function of digital circuits.nA digital counter consists of a collection of flip-flops that change states (set or reset) in a prescribed sequence. nAsynchronous counternThe output of one flip-flop provides the clock for the next flip-flops.nWhen all of th

2、e flip-flop outputs are available, these are called modulo-n counters where n represent the terminal counter.KJQ1Q1CCLKKJQ2Q2C11VCCCLKQ1Q2001001110010KJQ1Q1CCLKKJQ2Q2C11VCCCLKQ1Q2001101100011nThe output of one flip-flop directly connects to the input of another.DQ1Q1CDQ2Q2CDQ3Q3CDQ4Q4CCLKD1Q1Q1CD2Q2

3、Q2CD3Q3Q3CD4Q4Q4CCLK1 0 0 0 nBefore the first clock pulse(Q1,Q2,Q3,Q4)=(0,0,0,0)(D1,D2,D3,D4)=(1,0,0,0)0 0 0 0 D1Q1Q1CD2Q2Q2CD3Q3Q3CD4Q4Q4CCLK1 1 0 0 nAfter the first clock pulse(Q1,Q2,Q3,Q4)=(1,0,0,0)(D1,D2,D3,D4)=(1,1,0,0)1 0 0 0 1100D1Q1Q1CD2Q2Q2CD3Q3Q3CD4Q4Q4CCLKCLKQ1Q3Q4Q2ttnTime t, CLK=1, Q1Q2

4、Q3Q4=1100D1=Q4=1, D2=Q1=1, D3=Q2=1, D4=Q3=0nTime t, CLK=0, Qn+1=D, Q1Q2Q3Q4=111011101 0 0 0 nThe Johnson counter can produce a series of outputs from each flip-flop that is offset by a clock pulse from the preceding flip-flop output.nThe Johnson counter can be used to produce time delay; the output

5、of each flip-flop is delayed by one clock pulse from the previous output.DQ1Q1CDQ2Q2CDQ3Q3CDQ4Q4CCLKnThe output of one flip-flop directly connects to the input of another.nThe ability to load the flip-flops to a particular state permits a repeatable output pattern. nThe counter is initialized to the

6、 appropriate data pattern, using the flip-flops asynchronous inputs.nEach flip-flop has separate preset and clear inputs .nFeeding back the most significant output to the least significant input, Data are shifted from one flip-flop to the next on each negative/positive edge of the clock pulse.nThe preloaded pattern repeats every n clock pulse. n is the length of data pattern.DQ1Q1CDQ2Q2CDQ3Q3CDQ4Q4CCLKCLKQ1Q3Q4Q2ttTime t, CLK=1, Q4

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論