數(shù)字電路組合邏輯電路

1、第四章 組合邏輯電路4.1 概述 4.2 組合邏輯電路的分析方法和設(shè)計方法4.3 若干常用組合邏輯電路4.4 組合邏輯電路中的競爭-冒險現(xiàn)象4.1概 述組合邏輯電路的特點組合邏輯電路組合邏輯電路：任何時刻，：任何時刻，輸出狀態(tài)輸出狀態(tài)只決定于只決定于同一時刻同一時刻的的輸入狀態(tài)的組合輸入狀態(tài)的組合，而與電路，而與電路原來狀原來狀態(tài)無關(guān)態(tài)無關(guān)的的邏輯電路。的的邏輯電路。4.2.1 組合邏輯電路的分析方法分析步驟：1. 由邏輯圖逐級寫出各輸出端的邏輯表達式2. 化簡（最簡與或式）和變換各邏輯表達式3. 列出真值表4. 根據(jù)真值表和邏輯表達式對電路進行分析，并確定電路的功能4.2 組合邏輯電路的分析

2、方法和設(shè)計方法4.2.2 組合邏輯電路的設(shè)計過程設(shè)計步驟： 1.設(shè)計一個表決電路，要求輸出信號的電平與三個輸入信號中的多數(shù)電平一致。 2.用與非門設(shè)計四變量的多數(shù)表決電路。當(dāng)輸入變量A，B，C，D有3個或3個以上為1時輸出為1，輸入為其他狀態(tài)時輸出為0.3.交通信號燈的正常工作狀態(tài)與故障狀態(tài) 4.設(shè)計一個路燈控制電路，要求實現(xiàn)的功能是：當(dāng)總電源開關(guān)閉合時，安裝在三個不同地方的三個開關(guān)都能獨立地將燈打開或熄滅；當(dāng)總電源開關(guān)斷開時，路燈不亮。4.3 若干常用組合邏輯電路若干常用組合邏輯電路輸入輸出I0I1I2I3I4I5I6I7Y2Y1Y010000000000010000000010010000

3、00100001000001100001000100000001001010000001011000000001111二、優(yōu)先編碼器 在優(yōu)先編碼器電路中，在優(yōu)先編碼器電路中，允許同時輸入兩個允許同時輸入兩個以上的編碼信號以上的編碼信號。 不過在設(shè)計優(yōu)先編碼器是已經(jīng)將所有的輸不過在設(shè)計優(yōu)先編碼器是已經(jīng)將所有的輸入信號按優(yōu)先順序排了隊，當(dāng)幾個輸入信號同入信號按優(yōu)先順序排了隊，當(dāng)幾個輸入信號同時時出現(xiàn)時，只對其中出現(xiàn)時，只對其中優(yōu)先權(quán)最高優(yōu)先權(quán)最高的一個進行編碼。的一個進行編碼。8線線3線優(yōu)先編碼器線優(yōu)先編碼器74LS148的邏輯圖的邏輯圖功能分析：功能分析：1.S片選端（選通輸入端）片選端（選通輸

4、入端）S=0時，正常工作；時，正常工作；S=1時，所有輸出為高電平。時，所有輸出為高電平。2.YS無編碼指示端（選通無編碼指示端（選通輸出端）輸出端）YS=0時，表示電路工作，但時，表示電路工作，但無編碼輸入；無編碼輸入；YS=1，且，且S=0時，表示電路時，表示電路工作且有編碼。工作且有編碼。3.YEX擴展端擴展端YEX=0時，表示電路工作，且時，表示電路工作，且有編碼輸入；有編碼輸入；YEX=1，且，且S=0時，表示電時，表示電路工作但無編碼。路工作但無編碼。S I0I1I2I3I4I5I6I7Y2Y1Y0YSYEX1X XXXXXXX11111011111111111010X XXXXX

5、X0000100X XXXXX01001100X XXXX011010100X XXX0111011100X XX01111100100X X011111101100X01111111101000111111111110用兩片74LS148接成的16線4線優(yōu)先編碼器二十進制優(yōu)先編碼器二十進制優(yōu)先編碼器74LS147的邏輯圖的邏輯圖4.3.2 譯碼器譯碼：譯碼：將具有特定含義的輸入代碼轉(zhuǎn)換成相應(yīng)的輸出將具有特定含義的輸入代碼轉(zhuǎn)換成相應(yīng)的輸出信號信號譯碼器：譯碼器：實現(xiàn)譯碼功能的邏輯電路。實現(xiàn)譯碼功能的邏輯電路。譯碼器主要有二進制、二譯碼器主要有二進制、二十進制等。十進制等。1.二進制譯碼器二進制

6、譯碼器輸入：輸入：二進制代碼；二進制代碼；輸出：輸出：與代碼一一對與代碼一一對應(yīng)的高低電平信號。應(yīng)的高低電平信號。用二極管與門陣列組成的3線8線譯碼器用與非門組成的3線8線譯碼器74LS138用兩片74LS138接成的4線16線譯碼器2.二十進制譯碼器74LS423.顯示譯碼器（1）半導(dǎo)體數(shù)碼管BS201A （a）外形圖 （b）等效電路（2） 液晶顯示器的結(jié)構(gòu)及符號（a）未加電場時 （b）加電場以后 （c）符號BCD七段顯示譯碼器7448的邏輯圖3.用二進制譯碼器實現(xiàn)組合邏輯函數(shù)（一）基本原理（一）基本原理（1） 二進制譯碼器的特點功能特點：二進制譯碼器的輸出端提供了輸入變量的全部最小項。電路

7、結(jié)構(gòu)特點：譯碼器的基本電路是由與門組成的陣列。（2） 組合邏輯函數(shù)的標(biāo)準(zhǔn)與非與非式（二）基本步驟（二）基本步驟（1） 選擇集成二進制譯碼器函數(shù)變量數(shù)與譯碼器輸入二進制代碼位數(shù)相等。（2） 寫出函數(shù)的標(biāo)準(zhǔn)與非與非式（3） 確認譯碼器和與非門輸入信號的表達式 （4） 畫連線圖例：74LS138：3線8線ABCCBCBAZCBABAZCBABCZCBABCACAZ43214.3.3 數(shù)據(jù)選擇器數(shù)據(jù)選擇器輸入數(shù)據(jù)選擇控制信號在多路數(shù)據(jù)傳送過程中，能夠根據(jù)需要將其中任意一路挑選出來的電路，叫做數(shù)據(jù)選擇器，也稱為多路選擇器或多路開關(guān)。采用CMOS傳輸門結(jié)構(gòu)的數(shù)據(jù)選擇器CC14539雙4選1數(shù)據(jù)選擇器74L

8、S153用兩個4選1數(shù)據(jù)選擇器接成的8選1數(shù)據(jù)選擇器用數(shù)據(jù)選擇器實現(xiàn)組合邏輯函數(shù)用數(shù)據(jù)選擇器實現(xiàn)組合邏輯函數(shù)（一）基本原理（一）基本原理1.數(shù)據(jù)選擇器輸出信號邏輯表達式的一般形式數(shù)據(jù)選擇器輸出信號邏輯表達式的一般形式2.數(shù)據(jù)選擇器輸出信號邏輯表達式的主要特點數(shù)據(jù)選擇器輸出信號邏輯表達式的主要特點具有標(biāo)準(zhǔn)與或表達式的形式；提供了地址變量具有標(biāo)準(zhǔn)與或表達式的形式；提供了地址變量的全部最小項；一般情況下，的全部最小項；一般情況下，Di可當(dāng)成一個變可當(dāng)成一個變量處理；受選通信號控制。量處理；受選通信號控制。3.組合邏輯函數(shù)的標(biāo)準(zhǔn)表達形式組合邏輯函數(shù)的標(biāo)準(zhǔn)表達形式（二）基本步驟（二）基本步驟1. 確定應(yīng)

9、選用的數(shù)據(jù)選擇器確定應(yīng)選用的數(shù)據(jù)選擇器 2.根據(jù)根據(jù)n=k-1或或n=k確定數(shù)據(jù)選擇器的類型和型號確定數(shù)據(jù)選擇器的類型和型號，n是選擇器地址碼，是選擇器地址碼，k是函數(shù)的變量個數(shù)。是函數(shù)的變量個數(shù)。 3.寫邏輯表達式寫邏輯表達式 寫出函數(shù)的標(biāo)準(zhǔn)與或表達式和選擇器輸出信號寫出函數(shù)的標(biāo)準(zhǔn)與或表達式和選擇器輸出信號的表達式。的表達式。 4.求選擇器輸入變量的表達式求選擇器輸入變量的表達式 5.畫連線圖畫連線圖應(yīng)用舉例:74LS151八選一；74LS153雙四選一；74LS150十六選一1.畫出用數(shù)據(jù)選擇器實現(xiàn)函數(shù)Y=AB+BC+CA的連線圖.例4.3.5 試用4選1數(shù)據(jù)選擇器實現(xiàn)交通信號燈監(jiān)視電路。

10、例4.3.6 試用8選1數(shù)據(jù)選擇器產(chǎn)生三變量邏輯函數(shù)RAGGRAGARAGRGARZBCAACCBAZ4.3.4 加法器一、1位加法器（一）半加器 半加器:半加器是不考慮低位進位的一位二進制加法器。 （二）全加器全加器是考慮了低位進位的一位二進制加法器雙全加器74LS183 （a）1/2邏輯圖 （b）圖形符號4位串行進位加法器 把全加器的進位輸出接下一位全加器的進位輸入，可構(gòu)成多位加法器。 對于串行對于串行4位加法器，從數(shù)據(jù)給出到得出結(jié)果，約需位加法器，從數(shù)據(jù)給出到得出結(jié)果，約需4個全加器的延時，因為高位的加運算只有在低位運算個全加器的延時，因為高位的加運算只有在低位運算結(jié)果（進位輸出）得出后

11、才能進行，所以速度較慢。結(jié)果（進位輸出）得出后才能進行，所以速度較慢。4位超前進位加法器74LS283 的邏輯圖 實際上，加法電路中各位實際上，加法電路中各位的進位信號由專門的進位信的進位信號由專門的進位信號產(chǎn)生電路（進位門）同時號產(chǎn)生電路（進位門）同時產(chǎn)生。產(chǎn)生。 只要各位數(shù)據(jù)和最低位進只要各位數(shù)據(jù)和最低位進位同時輸入，各位之間的進位同時輸入，各位之間的進位信號與和就能同時產(chǎn)生。位信號與和就能同時產(chǎn)生。 3.2.2 數(shù)值比較器一、1位數(shù)值比較器二、二、 多位二進制比較，如果高位已比較出多位二進制比較，如果高位已比較出“”或或“B=YA=B+YAB4.4 組合邏輯電路中的競爭冒險現(xiàn)象4.4.1 競爭冒險現(xiàn)象及其成因由于競爭而產(chǎn)生的尖峰脈沖將門電路兩個輸入信號同時向相反的邏輯電平跳變（一個從1變?yōu)?，另一個從0變?yōu)?）的現(xiàn)象稱為競爭由于競爭而在電路輸出端可能產(chǎn)生尖峰脈沖的現(xiàn)象稱為競爭-冒險。競爭-冒險產(chǎn)生的原因：1.信號A、B不可能突變，狀態(tài)改變要經(jīng)歷一段極短的過渡時間。2.信號A、B改變狀態(tài)的時間有先有后，因為它們經(jīng)過的傳輸路徑長短不同，門電路的傳輸時間也不可能完全一樣。 2線4線譯碼器中的競爭冒險現(xiàn)象 （a）電路圖 （b）電壓波形圖同一輸入變量經(jīng)不同途徑到達輸出門的情況（m、n 均為正整數(shù)）4.4.2 檢查競爭冒險現(xiàn)象的方法在輸入變量每次只有一個改變狀態(tài)的情況下，可以通過邏輯