北郵計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)-WINDLX模擬器實(shí)驗(yàn) 報(bào)告

1、實(shí)驗(yàn)報(bào)告學(xué) 院： 計(jì)算機(jī)學(xué)院 課程名稱： 計(jì)算機(jī)系統(tǒng)結(jié)構(gòu) 實(shí)驗(yàn)名稱： WINDLX模擬器實(shí)驗(yàn) 班 級(jí)： 姓 名： 學(xué) 號(hào)： 實(shí)驗(yàn)一 WINDLX模擬器安裝及使用略實(shí)驗(yàn)二 指令流水線相關(guān)性分析一 實(shí)驗(yàn)類別驗(yàn)證實(shí)驗(yàn)二 實(shí)驗(yàn)?zāi)康耐ㄟ^使用WINDLX模擬器，對(duì)程序中的三種相關(guān)現(xiàn)象進(jìn)行觀察，并對(duì)使用專用通路，增加運(yùn)算部件等技術(shù)對(duì)性能的影響進(jìn)行考察，加深對(duì)流水線和RISC處理器的特點(diǎn)的理解。三 實(shí)驗(yàn)環(huán)境Windows XP操作系統(tǒng)WinDLX模擬器四 實(shí)驗(yàn)原理指令流水線中主要有結(jié)構(gòu)相關(guān)、數(shù)據(jù)相關(guān)、控制相關(guān)。相關(guān)影響流水線性能。（1） 數(shù)據(jù)相關(guān) 定義：原有先后順序的兩條指令（I1，I2)在對(duì)共享變量（位置）

2、進(jìn)行讀、寫時(shí)，指令流水線中實(shí)際完成的讀、寫順序與原有順序不一致，導(dǎo)致流水線輸出錯(cuò)誤。 三類數(shù)據(jù)相關(guān)：寫讀(WR)相關(guān) 讀寫(RW)相關(guān) 寫寫(WW)相關(guān) 解決方法技術(shù)： 1. 使某些流水線指令延遲、停頓一或多個(gè)周期。2.雙端口存儲(chǔ)器:如果指令和數(shù)據(jù)放在同一個(gè)存儲(chǔ)器。3.設(shè)置兩個(gè)存儲(chǔ)器：一個(gè)數(shù)據(jù)存儲(chǔ)，一個(gè)為指令存儲(chǔ)器。4.軟件優(yōu)化編譯：通過指令重新排序，消除數(shù)據(jù)相關(guān)。5.定向技術(shù)：又稱旁路技術(shù)或?qū)Ｓ猛芳夹g(shù)，是使后續(xù)指令提前得到前指令的運(yùn)算結(jié)果(適合ALU類指令） （2）結(jié)構(gòu)相關(guān) 定義：如果某指令在流水線重疊執(zhí)行過程中，硬件資源滿足不了指令重疊執(zhí)行的要求，會(huì)產(chǎn)生資源沖突或競(jìng)爭(zhēng)，稱為流水線結(jié)構(gòu)相關(guān)

3、 解決方法技術(shù)： 1. 延遲技術(shù)：使某些指令延遲、停頓一或多個(gè)時(shí)鐘周期 2. 雙端口存儲(chǔ)器：允許同時(shí)讀兩個(gè)數(shù)據(jù)或指令 3. 設(shè)置雙存儲(chǔ)器（哈弗結(jié)構(gòu)）：一個(gè)數(shù)據(jù)存儲(chǔ)，一個(gè)指令存儲(chǔ)。 4軟件優(yōu)化編譯：通過指令重新排序消除結(jié)構(gòu)相關(guān)。 （3）控制相關(guān) 定義：控制相關(guān)是指因程序執(zhí)行轉(zhuǎn)移類指令而引起的沖突相關(guān)。包括無條件轉(zhuǎn)移、條件轉(zhuǎn)移、子程序調(diào)用、中斷等，它們屬于分支指令，執(zhí)行中可能改變程序方向，造成流水線斷流。解決方法技術(shù)： 1、 靜態(tài)分支技術(shù) 靜態(tài)轉(zhuǎn)移預(yù)測(cè)技術(shù)(猜測(cè)法) ； 延遲轉(zhuǎn)移； 提前形成條件碼，生成轉(zhuǎn)移目標(biāo)地址； 改進(jìn)循環(huán)程序 ；2、 動(dòng)態(tài)分支預(yù)測(cè)技術(shù) 轉(zhuǎn)移歷史表BHT； 轉(zhuǎn)移目標(biāo)緩沖棧（BT

4、B）；轉(zhuǎn)移目標(biāo)指令緩沖棧BTIB；五 實(shí)驗(yàn)步驟（1） 觀察程序中出現(xiàn)的數(shù)據(jù)/控制/結(jié)構(gòu)相關(guān)。指出程序中出現(xiàn)上述現(xiàn)象的指令組合。（2） 考察增加浮點(diǎn)運(yùn)算部件對(duì)性能的影響。（3） 考察增加forward部件對(duì)性能的影響。（4） 觀察轉(zhuǎn)移指令在轉(zhuǎn)移成功和轉(zhuǎn)移不成功時(shí)候的流水線開銷。注意：除（2）以外，浮點(diǎn)加、乘、除部件都只有一個(gè)； 本問題中所有浮點(diǎn)運(yùn)算部件的延時(shí)都請(qǐng)?jiān)O(shè)定為4個(gè)周期。六 實(shí)驗(yàn)過程在開始模擬之前，將fact.s和input.s加載至WinDLX中。加載完后點(diǎn)擊Code后可以看到如下圖所示。證明加載成功，即可進(jìn)行以下實(shí)驗(yàn)。（1）觀察程序中出現(xiàn)的數(shù)據(jù)/控制/結(jié)構(gòu)相關(guān)。指出程序中出現(xiàn)上述現(xiàn)象的

5、指令組合。1.1. 數(shù)據(jù)相關(guān) 如圖所示lbu r3,00(r2)要在WB周期寫回r3中的數(shù)據(jù)；而下一條指令seqi r5,r3,0a要在intEX周期中讀取r3中的數(shù)據(jù)。上述過程發(fā)生了WR沖突，即寫讀相關(guān)。為了避免此類沖突，seq r5,r4,0a的intEX指令延遲了一個(gè)周期進(jìn)行。則發(fā)生數(shù)據(jù)相關(guān)的指令為 1.2控制相關(guān)可知第0*00000130條指令jfact.Loop為循環(huán)指令，指令在EX時(shí)刻才能判別指令是否發(fā)生轉(zhuǎn)移，此時(shí)發(fā)生了控制相關(guān)。如下所示，此時(shí)指令跳轉(zhuǎn)成功，故順序取出的指令必須中斷，并且轉(zhuǎn)向取出轉(zhuǎn)移到的指令。jfact.Loop在EX時(shí)發(fā)現(xiàn)跳轉(zhuǎn)成功，則在EX階段馬上結(jié)束指令順序取出

6、的指令sd PrintfValue(r0),f0，轉(zhuǎn)而執(zhí)行l(wèi)ed f0/4指令的取指階段ID。由于此控制相關(guān)使得流水線斷流一個(gè)時(shí)鐘周期。1.3 結(jié)構(gòu)相關(guān)上圖表明了addi r2,r2,01的詳細(xì)信息。該指令與它前一條指令add r1,r1,r3發(fā)生了結(jié)構(gòu)相關(guān)。并且由于此處的沖突，需要暫停2個(gè)周期。在ID段暫停后，則開始進(jìn)圖intEX段。所以這條指令（addi r2,r2,01）你不能進(jìn)入ID流水段，譯碼部分占用，發(fā)生了結(jié)構(gòu)相關(guān)。該部分的指令為：（2） 考察增加浮點(diǎn)運(yùn)算部件對(duì)性能的影響。 取N=12設(shè)置浮點(diǎn)運(yùn)算部件的配置。由于實(shí)驗(yàn)手冊(cè)上面要求Delay=4，所以我們將Delay這一欄改成4，而C

7、ount可以任意，為了對(duì)比，我們第一次浮點(diǎn)運(yùn)算部件取全部為2，第二次浮點(diǎn)運(yùn)算部件取全部為4。分別運(yùn)行50個(gè)cycles后，數(shù)據(jù)對(duì)比如下： 比較各個(gè)數(shù)據(jù)，發(fā)現(xiàn)沒有變化。無論怎么增加浮點(diǎn)運(yùn)算部件，統(tǒng)計(jì)結(jié)果都一樣。原因在于此程序中浮點(diǎn)計(jì)算指令沒有重疊，所以并行度沒有增加，性能沒有提高。所以，浮點(diǎn)運(yùn)算部件的增減對(duì)效率無影響。（3）考察增加forward部件對(duì)性能的影響。為了對(duì)比有無forward部件的性能。需要在勾選enable forwarding，以及不勾選enable configuration來看性能數(shù)據(jù)的對(duì)比。不使用forward部件： 使用forward部件： 從上面的數(shù)據(jù)我們可以看出增加

8、forward部件后，總的周期數(shù)由200減少至158，RAW由原來占總時(shí)鐘周期的32.5%減少至16.46%，RAW個(gè)數(shù)由原來的65減少至26。增加forward部件使得控制相關(guān)比例增加了。所以，使用forward部件后，總的時(shí)鐘周期減少，數(shù)據(jù)相關(guān)減少，流水線的性能得到一定的改善。（4）觀察轉(zhuǎn)移指令在轉(zhuǎn)移成功和轉(zhuǎn)移不成功時(shí)候的流水線開銷?？芍獥l件分支指令總共有15條，其中有2條轉(zhuǎn)移成功（13.33%），有13條轉(zhuǎn)移不成功。 轉(zhuǎn)移不成功的指令就順序執(zhí)行，故不會(huì)影響程序的運(yùn)行，不會(huì)導(dǎo)致流水線斷流；而轉(zhuǎn)移成功的指令會(huì)導(dǎo)致流水線的斷流，要廢棄預(yù)先讀入的指令，重新從轉(zhuǎn)移成功處讀入指令，執(zhí)行效率會(huì)下降。經(jīng)

9、分析可知，兩次斷流都會(huì)導(dǎo)致一個(gè)周期的流水線斷流。七 實(shí)驗(yàn)總結(jié)1.在流水線中，硬件資源滿足不了指令重疊執(zhí)行的要求，會(huì)產(chǎn)生資源沖突或競(jìng)爭(zhēng)，稱為流水線結(jié)構(gòu)相關(guān)，而解決流水線相關(guān)的途徑之一是設(shè)置雙存儲(chǔ)器（哈弗結(jié)構(gòu)）：一個(gè)數(shù)據(jù)存儲(chǔ)，一個(gè)指令存儲(chǔ)。實(shí)際上，本身實(shí)現(xiàn)DLX指令的硬件設(shè)備已經(jīng)考慮到了這一點(diǎn)，本身已有兩個(gè)存儲(chǔ)器，一個(gè)為數(shù)據(jù)存儲(chǔ)器，一個(gè)為指令存儲(chǔ)器。故本身就解決了部分結(jié)構(gòu)相關(guān)問題。并且fact.s中的指令并不會(huì)導(dǎo)致其他資源沖突，故無法體現(xiàn)資源相關(guān)。 試驗(yàn)中多加入浮點(diǎn)數(shù)部件，運(yùn)行效率等沒有變化。通過觀察指令的運(yùn)行情況，因?yàn)椴粫?huì)發(fā)生結(jié)構(gòu)相關(guān)（硬件資源沖突），在流水線中的部件線性使用，故加入部件也不會(huì)對(duì)

10、結(jié)果有直接的影響。2.本次實(shí)驗(yàn)，主要通過對(duì)于三種相關(guān)的觀察，分析出現(xiàn)相關(guān)時(shí)的指令，分析浮點(diǎn)運(yùn)算部件和forward部件對(duì)性能的影響，觀察轉(zhuǎn)移指令在轉(zhuǎn)移成功和不成功時(shí)的流水線開銷，這些實(shí)驗(yàn)一步一步，通過WinDLX形象生動(dòng)的表示，使我在實(shí)踐中更加深入的認(rèn)識(shí)了流水線。 3. 通過本次實(shí)驗(yàn)，我熟悉了指令執(zhí)行的每個(gè)階段的任務(wù)，對(duì)時(shí)空?qǐng)D的理解也更深了一步，對(duì)流水線中的三種相關(guān)性問題有了認(rèn)識(shí)，同時(shí)通過此實(shí)驗(yàn)學(xué)習(xí)到了解決這些相關(guān)問題的方法，從而對(duì)課上所學(xué)的知識(shí)有了更系統(tǒng)的認(rèn)識(shí)。實(shí)驗(yàn)三 DLX處理器程序設(shè)計(jì)一 實(shí)驗(yàn)類別 綜合型實(shí)驗(yàn)二 實(shí)驗(yàn)?zāi)康膶W(xué)習(xí)使用DLX匯編語言編程，進(jìn)一步分析相關(guān)現(xiàn)象三 實(shí)驗(yàn)環(huán)境Windo

11、ws XP操作系統(tǒng)DLX匯編語言環(huán)境四 實(shí)驗(yàn)原理掌握向量運(yùn)算算法和編程方法。五 實(shí)驗(yàn)步驟（1） 熟悉DLX匯編語言。（2）編寫兩雙精度浮點(diǎn)一維向量的加法運(yùn)算程序。（3）對(duì)此程序完成上面實(shí)驗(yàn)二中1)、2)、3)、4)方面的分析。六 實(shí)驗(yàn)過程（1） 代碼清單和注釋說明.data VectorLength: .word 16 Vector1: .word 1,2,3,4,5,6,7,8,9,10,11,12,13,14,15,16 Vector2: .word 1,2,3,4,5,6,7,8,9,10,11,12,13,14,15,16 ; 聲明向量長(zhǎng)度 以及聲明向量 1、2 Printf1: .a

12、sciiz Vector = Printf2: .asciiz %f .align 2 PrintPrompt: .word Printf1 PrintPar: .word Printf2 Result: .space 4 ; 存放打印數(shù)據(jù)的空間申請(qǐng) .text main: addi r14,r0,PrintPrompt trap 5 lw r20,VectorLength addi r2,r0,0 Loop: ld f10,Vector1(r2) ld f12,Vector2(r2) ; 循環(huán)體中讀入向量 cvti2d f0,f10 cvti2d f2,f12 addd f4,f2,f0 ;

13、 加法運(yùn)算 Finish:;* Finish,write result into stdout sd Result,f4 addi r14,r0,PrintPar trap 5 ; 系統(tǒng)中斷，輸出結(jié)果 addi r2,r2,4 subi r20,r20,1 bnez r20,Loop ;End trap 0運(yùn)行結(jié)果（2）觀察程序中出現(xiàn)的數(shù)據(jù)/控制/結(jié)構(gòu)相關(guān)。指出程序中出現(xiàn)上述現(xiàn)象的指令組合。無結(jié)構(gòu)相關(guān)，有控制相關(guān)15次和數(shù)據(jù)相關(guān)64次。數(shù)據(jù)相關(guān)：以當(dāng)對(duì)當(dāng)前指令的操作數(shù)寄存器進(jìn)行操作（EX）的時(shí)候，前幾條指令的運(yùn)算結(jié)果還未寫回（WB）結(jié)果寄存器，由此產(chǎn)生數(shù)據(jù)相關(guān)。 結(jié)構(gòu)相關(guān)：由于只做了一次加法，

14、所以沒有產(chǎn)生結(jié)構(gòu)相關(guān)第一條命令在WB段，第二條命令在intEX段，第四條命令在IF段。而第三條命令指示為aborted。此處發(fā)生了控制相關(guān)。（3） 考察增加浮點(diǎn)運(yùn)算部件對(duì)性能的影響。設(shè)置浮點(diǎn)運(yùn)算部件的配置。由于實(shí)驗(yàn)手冊(cè)上面要求Delay=4，所以我們將Delay這一欄改成4，而Count可以任意，為了對(duì)比，我們第一次浮點(diǎn)運(yùn)算部件取全部為2，第二次浮點(diǎn)運(yùn)算部件取全部為4。數(shù)據(jù)對(duì)比如下： 比較各個(gè)數(shù)據(jù)，發(fā)現(xiàn)沒有變化。無論怎么增加浮點(diǎn)運(yùn)算部件，統(tǒng)計(jì)結(jié)果都一樣。原因在于此程序中浮點(diǎn)計(jì)算指令沒有重疊，所以并行度沒有增加，性能沒有提高。所以，浮點(diǎn)運(yùn)算部件的增減對(duì)效率無影響。（4）考察增加forward部件

15、對(duì)性能的影響。為了對(duì)比有無forward部件的性能。需要在勾選enable forwarding，以及不勾選enable configuration來看性能數(shù)據(jù)的對(duì)比。不使用forward部件： 使用forward部件： 從上面的數(shù)據(jù)我們可以看出增加forward部件后，總的周期數(shù)由413減少至315，RAW由原來占總時(shí)鐘周期的39.22%減少至20.32%，RAW個(gè)數(shù)由原來的162減少至64。增加forward部件使得控制相關(guān)比例增加了。所以，使用forward部件后，總的時(shí)鐘周期減少，數(shù)據(jù)相關(guān)減少，流水線的性能得到一定的改善。（5）觀察轉(zhuǎn)移指令在轉(zhuǎn)移成功和轉(zhuǎn)移不成功時(shí)候的流水線開銷?？芍獥l

16、件分支指令總共有16條，其中有15條轉(zhuǎn)移成功（93.75%），有1條轉(zhuǎn)移不成功。 轉(zhuǎn)移不成功的指令就順序執(zhí)行，故不會(huì)影響程序的運(yùn)行，不會(huì)導(dǎo)致流水線斷流；而轉(zhuǎn)移成功的指令會(huì)導(dǎo)致流水線的斷流，要廢棄預(yù)先讀入的指令，重新從轉(zhuǎn)移成功處讀入指令，執(zhí)行效率會(huì)下降。經(jīng)分析可知，兩次斷流都會(huì)導(dǎo)致一個(gè)周期的流水線斷流。七. 實(shí)驗(yàn)總結(jié)通過此次實(shí)驗(yàn)我對(duì)實(shí)驗(yàn)二所進(jìn)行的數(shù)據(jù)相關(guān)、控制相關(guān)、結(jié)構(gòu)相關(guān)的性能分析做了更深入的了解，以及對(duì)于功能部件對(duì)流水線的影響，forwarding技術(shù)對(duì)流水線的影響，還有就是靜態(tài)指令調(diào)度等。通過自行編寫向量矢量算法，在代碼中初始化兩個(gè)向量，按照分量順序進(jìn)行運(yùn)算。當(dāng)然，如果想要改變?cè)聪蛄?，直?/p>

17、處理代碼中的相關(guān)數(shù)據(jù)即可?？傊搶?shí)驗(yàn)主要著重對(duì)浮點(diǎn)運(yùn)算以及對(duì)于流水線的相關(guān)影響及性能分析，使我受益匪淺。實(shí)驗(yàn)四 代碼優(yōu)化一 實(shí)驗(yàn)類別 綜合實(shí)驗(yàn)二 實(shí)驗(yàn)?zāi)康膶W(xué)習(xí)簡(jiǎn)單編譯優(yōu)化方法，觀察采用編譯優(yōu)化方法所帶來的性能的提高。三 實(shí)驗(yàn)環(huán)境Windows XP操作系統(tǒng)DLX匯編語言環(huán)境四 實(shí)驗(yàn)原理采用靜態(tài)調(diào)度方法重排指令序列，減少相關(guān)，優(yōu)化程序五 實(shí)驗(yàn)步驟（1） 使用靜態(tài)調(diào)度方法手工優(yōu)化實(shí)驗(yàn)2或?qū)嶒?yàn)3的代碼（2） 對(duì)優(yōu)化程序，重復(fù)實(shí)驗(yàn)二中（1）、（2）、（3）、（4）工作。六 實(shí)驗(yàn)過程對(duì)實(shí)驗(yàn)三中的兩雙精度浮點(diǎn)一維向量的加法運(yùn)算程序代碼進(jìn)行優(yōu)化，如下所示：.dataVectorLength: .word

18、16 Vector1: .word 1,2,3,4,5,6,7,8,9,10,11,12,13,14,15,16 Vector2: .word 1,2,3,4,5,6,7,8,9,10,11,12,13,14,15,16 Printf1: .asciiz Vector = Printf2: .asciiz %f .align 2 PrintPrompt: .word Printf1 PrintPar: .word Printf2 Result: .space 4 .text main: addi r14,r0,PrintPrompt trap 5 addi r2,r0,0 lw r20,Vec

19、torLength Loop: ld f10,Vector1(r2) ld f12,Vector2(r2) addi r2,r2,4 cvti2d f0,f10 cvti2d f2,f12 subi r20,r20,1 addd f4,f2,f0 ;此處進(jìn)行優(yōu)化，之前插入一條指令，避免f2的RAW沖突 sd Result,f4 addi r14,r0,PrintPar trap 5 ;addi r2,r2,4 ;subi r20,r20,1 bnez r20,Loop trap 0 運(yùn)行結(jié)果相同(1) 程序相性分析優(yōu)化前 優(yōu)化后由上述兩圖對(duì)比可以看出，數(shù)據(jù)相關(guān)：其RAW相關(guān)由優(yōu)化前的20.32%減少為16.05%，性能改善很多；結(jié)構(gòu)相關(guān)沒有發(fā)生改變；控制相關(guān)：由原來的4.76%變?yōu)?.02%，沒有改善。因此，可以看出，我所進(jìn)行的代碼優(yōu)化對(duì)性能方面改善并不是很強(qiáng)烈，主要影響還是在數(shù)據(jù)相關(guān)方面。(2) 考察增加浮點(diǎn)運(yùn)算部件對(duì)性能的影響。由此可以看出，其浮點(diǎn)運(yùn)算部件個(gè)數(shù)對(duì)統(tǒng)計(jì)結(jié)果并無影響。原因?yàn)樵撨\(yùn)算過程中不存在結(jié)構(gòu)相關(guān)，因此并行度沒有增加，程序影響不大，部件增加