電子測試課程設計數(shù)字電子鐘

1、1.課程設計目的1、掌握數(shù)字電子鐘的設計、組裝與調(diào)試方法。2、了解數(shù)字鐘的組成及工作原理。3、熟悉集成電路的使用方法。4、熟悉集成電路的引腳安排。5、掌握各芯片的邏輯功能及使用方法。6、了解面包板結(jié)構(gòu)及其接線方法。7、提高電路布局布線及檢查和排除故障的能力。2.課程設計題目描述和要求（1）設計一個有“時”、“分”、“秒”（12小時59分59秒）顯示，且有校時功能的電子鐘。（2）用中小規(guī)模集成電路組成電子鐘，并在實驗箱上進行組裝、調(diào)試。（3）畫出框圖和邏輯電路圖，寫出設計、實驗總結(jié)報告。（4）鬧鐘系統(tǒng)。整點報時。在59分51秒、53秒、55秒、57秒輸出750hz音頻信號，在59分59秒時輸出1

2、000hz信號，音頻持續(xù)1s，在1000hz熒屏結(jié)束時刻為整點。日歷系統(tǒng)（選做）。3.課程設計報告內(nèi)容3.1 設計部分3.1.1設計名稱多功能數(shù)字鐘電路3.1.2設計要求基本功能如下：1、 準確計時，以數(shù)字形式顯示時、分、秒的時間。2、 小時的計時要求為“12翻1”，分和秒的計時要求為60進位。3、 校正時間。擴展功能如下：1、 定時控制。2、 仿廣播電臺正點報時。3、 報整點時數(shù)。4、 觸摸報整點時數(shù)。3.1.3設計原理如圖所示，數(shù)字鐘電路系統(tǒng)有主體電路和擴展電路兩大部分所組成。其中，主體電路完成數(shù)字鐘的基本功能，擴展電路完成數(shù)字鐘的擴展功能。該系統(tǒng)的工作原理是，振蕩器產(chǎn)生穩(wěn)定的高頻脈沖信號

3、作為數(shù)字鐘的時間基準，再經(jīng)分頻器輸出標準秒脈沖。秒計數(shù)器計滿60后向分計數(shù)器進位，分計數(shù)器計滿60后向小時計數(shù)器進位，時計數(shù)器按照“12翻1”規(guī)律計數(shù)。計數(shù)器的輸出經(jīng)譯碼器送顯示器，計時出現(xiàn)誤差時可以用校時電路進行校時、校分、校秒。擴展電路必須在主體電路正常運行的情況下才能進行功能擴展。 圖 多功能數(shù)字鐘系統(tǒng)組成框圖3.1.4設計內(nèi)容（1） 振蕩器的設計（2） 分頻器的設計（3） 時分秒計數(shù)器的設計（4） 時分秒譯碼顯示電路的設計（5） 60進制電路，12翻1電路設計（6） 校時電路設計（7） 定時電路的設計（8） 仿電臺整點報時電路的設計3.1.5設計步驟 主體電路的設計與裝調(diào)主體電路是由功

4、能部件或單元電路組成的。在設計這些電路或選擇部件時，盡量選用同類型的器件，如所有功能部件都采用ttl集成電路或都采用cmos集成電路。整個系統(tǒng)所用的器件種類應盡可能少。下面介紹各功能部件與單元電路的設計。振蕩器的設計振蕩器是數(shù)字鐘的核心。振蕩器的穩(wěn)定程度及頻率的精確度決定了數(shù)字鐘計時的準確程度。通常選用石英晶體構(gòu)成振蕩器電路。一般來說，振蕩器的頻率越高，計時精度越高。圖為電子手表集成電路中晶體振蕩器電路，常取晶振的頻率為32768hz。因其內(nèi)部有15級2分頻集成電路，所以輸出端正好可得到1hz的標準脈沖。如果精度要求不高也可以采用由集成邏輯門與rc組成的時鐘源振蕩器或由集成電路定時器555與r

5、c組成的多諧振蕩器。這里采用555構(gòu)成的多諧振蕩器，設振蕩頻率f。=1khz，電路參數(shù)如圖所示。分頻器的設計分頻器的功能主要有兩個：一是產(chǎn)生標準秒脈沖信號;二是提供功能擴展電路所需要的信號，如仿電臺報時用的1khz的高音頻信號和500hz的低音頻信號等。選用3片中規(guī)模集成電路計數(shù)器74ls90可以完成上述功能。因每片為1/10分頻，3片級聯(lián)則可獲得所需要的頻率信號，即第1片的q0端輸出頻率為500hz，第2片的q3端輸出位10hz，第3片段q3端輸出為1hz。如圖所示。 圖 分頻器時分秒計數(shù)器的設計分和秒計數(shù)器都是模m=60的計數(shù)器，其計數(shù)規(guī)律為00-01-58-59-00，選74ls92作為

6、十位計數(shù)器，74ls90作為個位計數(shù)器，再將它們級聯(lián)組成模數(shù)m=60的計數(shù)器。時計數(shù)器是一個“12翻1”的特殊進制計數(shù)器，即當數(shù)字鐘運行到12時59分59秒時，秒的個位計數(shù)器再輸入一個秒脈沖時，數(shù)字鐘應自動顯示為01時00分00秒，實現(xiàn)日常生活中習慣用的計時規(guī)律。選用74ls191和74ls74，如圖所示。校時電路的設計當數(shù)字鐘接通電源或者計時出現(xiàn)誤差時，需要校正時間。校時是數(shù)字鐘應具備的基本功能。一般電子表都具有時、分、秒等的校時功能。為使電路簡單，本實驗只進行小時和分的校時。對校時的要求是，在小時校正時不影響分和秒的正常計數(shù)；在分校正時不影響秒和小時的正常計數(shù)。校時方式有“快校時”和“慢校

7、時”兩種，“快校時”是通過開關控制，使計數(shù)器對1hz的校時脈沖計數(shù)。“慢校時”是用手動產(chǎn)生單脈沖作為校時脈沖。圖為校“時”、校“分”電路。其中s1為?！胺帧庇玫目刂崎_關，s2為校“時”用的控制開關，他們的控制功能如表所示。校時脈沖采用分頻器輸出的1hz脈沖，當s1或s2分別為“0”時可進行“快校時”。如果校時脈沖由單次脈沖產(chǎn)生器提供，則可以進行“慢校時”。表 校時開關的功能表s2s1功能11計數(shù)10校分01校時需要注意的時，校時電路是由與非門構(gòu)成的組合邏輯電路，開關s1或s2為“0”或“1”時，可能會產(chǎn)生抖動，接電容c1、c2可以緩解抖動。必要時還應將其改為去抖動開關電路。圖為rs觸發(fā)器防抖電

8、路。 功能擴展電路（1）定時控制電路 數(shù)字鐘在指定的時刻發(fā)出信號，或驅(qū)動音響電路“鬧時”，或?qū)δ逞b置的電源進行接通或斷開“控制”。不管是鬧時還是控制，都要求時間準確，即信號的開始時刻與持續(xù)時間必須滿足規(guī)定的要求。例如要求上午7時59分發(fā)出鬧時信號，持續(xù)時間為1分鐘。因為7時59分對應數(shù)字鐘的時個位計數(shù)器的狀態(tài)為（q3 q2 q1 q0）h1=0111,分十位計數(shù)器的狀態(tài)為（q3 q2 q1 q0）m2=0101，分個位計數(shù)器的狀態(tài)為（q3 q2 q1 q0）m1=1001。若將上述計數(shù)器輸出為“1”的所有輸出端經(jīng)過與門電路去控制音響電路，可以使音響電路正好在7點59分響，持續(xù)1分鐘后（即8點時

9、）停響。所以鬧時控制信號z的表達式為z=(q2 q1 q0)h1（q2 q0）m2(q3q0)m1m式中，m為上午的信號輸出，要求m=1。如果用與非門實現(xiàn)上式所表示的邏輯功能，則可以將z進行布爾代數(shù)變換，即 實現(xiàn)上式的邏輯電路如圖所示，其中74ls20為4輸入二與非門，74ls03為集電極開路（oc門）的2輸入四與非門，因oc門的輸出端可以進行“線與”，使用時在它們的輸出端與電源+5v端之間應接一電阻rl，取rl=3.3k。如果控制1khz高音和驅(qū)動音響電路的兩級與非門也采用oc門，則rc的值應重新計算。由圖可見上午7點59分時，音響電路的晶體管導通，則揚聲器發(fā)出1khz的聲音。持續(xù)1分鐘到8

10、點整晶體管因輸入端為“0”而截至，電路停鬧。 （2）仿廣播電臺正點報時電路仿廣播電臺整點報時電路的功能要求是，每當數(shù)字鐘計時快要到整點時發(fā)出聲響，通常按照4低音1高音的順序發(fā)出間斷聲響，以最后一聲高音結(jié)束的時刻為整點時刻。設4聲低音（約500hz）分別發(fā)生在59分51秒、53秒、55秒及57秒，最后一聲高音（約1khz）發(fā)生在59分59秒，它們的持續(xù)時間均為1秒。如表所示。表 秒個位計數(shù)器的狀態(tài)cp（秒）q3s1q2s1q1s1q0s1功能500000510001鳴低音520010停530011鳴低音540100停550101鳴低音560110停570111鳴低音581000停591001鳴高

11、音000000停由表可得 只有當分十位的q2m2 q0m2=11，分個位的q3m1q0m1=11，秒十位的q2s2q0s2=11及秒個位的q0s1=1時，音響電路才能工作。仿電臺整點報時的電路如圖所示。這里采用的都是ttl與非門，如果用其他器件，則報時電路還會簡單一些。3.2調(diào)試部分3.2.1調(diào)試器材（1）七段顯示器（共陰極） 6片（2）74ls48 6片（3）74ls90 12片（4）555集成芯片 1片（5）74ls10、74ls00 10片（6）74ls04 1片（7）74ls74 1片（8）電阻、電容、導線等 若干3.2.2調(diào)試要點在實驗箱上組裝電子鐘時，器件管腳的連接一定要準確，“懸

12、空端”、“清零端”、“置1端”要正確處理。具體調(diào)試步驟和方法如下：（1）用示波器檢測555振蕩器的輸出信號波形和頻率，首先輸出頻率1khz，經(jīng)一級分頻輸出500hz，最后輸出1hz。（2）將1秒信號分別送入“時”，“分”，“秒”計數(shù)器，檢查各級計數(shù)器的工作情況。（3）觀察校時電路的功能是否滿足校時要求。（4）當分頻器和計數(shù)器調(diào)試正常后，觀察電子鐘是否滿足正常地工作。3.2.3主體電路裝調(diào)由圖所示的數(shù)字鐘系統(tǒng)組成框圖按照信號的流向分級安裝，逐級級聯(lián)。這里的每一級是指組成數(shù)字鐘的各功能電路。級聯(lián)時如果出現(xiàn)時序配合不同步，或尖峰脈沖干擾，引起邏輯混亂，可以增加多級邏輯門來延時。如果顯示字符變化很快，

13、模糊不清，可能是由于電源電流的跳變引起的，可在集成電路器件的電源端vcc加退耦濾波電容。通常用幾十微法的大電容與0.01uf的小電容想并聯(lián)。畫數(shù)字鐘的主體邏輯電路圖。經(jīng)過聯(lián)調(diào)并糾正設計方案中的錯誤和不足之處后，再測試電路的邏輯功能是否滿足設計要求。最后畫出滿足設計要求的總體邏輯電路圖，如圖所示。如果因?qū)嶒炂鞑挠邢?，則其中秒計數(shù)器的個位和時計數(shù)器的十位可以采用發(fā)光二極管指示，因而可以省去2片譯碼器和2片數(shù)碼顯示器。圖 數(shù)字鐘的主體電路邏輯圖3.2.4擴展電路裝調(diào) 將兩塊面包板平行放置并對接，用紅色電源線和黑色底線把兩塊板連接好，擴展電路接上喇叭和脈沖，再用不同顏色的導線將主體電路的時個位、分十位

14、、分個位、秒十位、秒個位與擴展電路相連。用校時電路調(diào)節(jié)到合適時刻，觀測擴展電路功能是否實現(xiàn)。3.2.5調(diào)試結(jié)果 主體電路實現(xiàn)時鐘的功能，即秒、分60進制，時12進制。擴展電路實現(xiàn)鬧鈴功能和整點報時功能。還可根據(jù)需要改變鬧鈴的時間。4.課程設計總結(jié)這次實驗過程異常艱辛，但是在很多方面有所收獲。 布局設計：要先根據(jù)主體電路圖和擴展電路圖想像各個元件的分布位置，哪塊面包板該放哪些元件，如何最大限度利用面包板的空間，怎么樣才能使走線明朗、簡潔。布線工藝：一開始，我由于趕時間，沒把線剪短，直接插在板子上，結(jié)果造成飛線過多，視覺上看起來像蜘蛛網(wǎng)，密密麻麻的。這樣一來，非常難檢查，而且由于導線是懸空的，稍微

15、一碰就可能接觸不良。后來，我聽從老師建議，把線都剪短了，但是由于沒有預先設計，交叉線極多，甚至從芯片上走線。導線的顏色也應該選用不同顏色以便區(qū)分，比如地線用黑色，電源用紅色，每個版塊都用不同顏色。調(diào)試技巧：當我搭建主體電路時，分位不能進位到時位。經(jīng)分析，時個位的計數(shù)器時鐘肯定沒有脈沖，隨即檢查到進位電路，把每個有關引腳的波形測試，結(jié)果在分十位的9腳電壓很低。經(jīng)推理，可能是某個與非門芯片電源沒接上，然后我插緊每個芯片的電源，問題立馬解決。在做整點報時電路時，喇叭一插上去就有雜音，一開始還以為電路接錯了，后來經(jīng)反復排查，依然無法解決。經(jīng)同學指點，換了一個74ls00，雜音消失，整點報時成功。做防抖

16、電路時，也是換來多個芯片才做成功。所以，芯片質(zhì)量好壞也是我們成功的重要因素。在測555振蕩器輸出波形時，要靈活調(diào)節(jié)掃描速度，若是1khz，則應選擇500us，這樣一個周期的波形應占2格，而輸出是1hz的話，應選擇200ms或500ms。一定要將所有電源線相連，所有地線相連。課本電路缺陷：譯碼顯示電路沒有與限流電阻串接，導致過亮容易燒毀，而且無法正確計數(shù)。改進方法是，把所有顯示器的8腳或3腳用一根線連起來串一個51歐姆的電阻。其次，校時電路沒有加裝防抖開關，導致校時無法控制，跳得太快。改進方法是，通過與非門芯片加裝一個rs去抖動開關，這樣才能穩(wěn)定校時電路。課題核心及使用價值：該課題用一個生活中的

17、實例展示了振蕩電路、計數(shù)電路、譯碼電路的作用與銜接過程，揭示了電子鐘內(nèi)部電路圖及其各部分的作用。我們通過此課題，結(jié)合本學期學習的模擬電子、數(shù)字電子技術的理論課知識，可以系統(tǒng)地學習電子設計與測試的流程、方法、原理，為我們以后設計更加專業(yè)、復雜的集成電路打下雄厚的基礎。課程設計的經(jīng)驗：首先要感謝各位指導老師的培養(yǎng)，是他們?yōu)槲覀兣艖n解難，指點迷津。我最開始沒有設計防抖電路，老師示意我加裝一個才能調(diào)試好，我聽從了老師的建議，在室友的幫助下，終于設計出該改進電路，攻下這個難關。其次要有一份完整的引腳電路圖，這是有自己設計的，有了它可以方便布線，而且更重要的是容易查錯。布線時要有一個先后順序，即先接電源，

18、再接地線，最后接其他顏色的線，這樣不容易掉線。芯片設計體會：在做鬧時電路時，我們用到了74ls03芯片，為集電極開路（oc門）的2輸入四與非門。oc門，又稱集電極開路（漏極開路）與非門門電路，open collector（open drain）。為什么引入oc門？ 實際使用中,有時需要兩個或兩個以上與非門的輸出端連接在同一條導線上，將這些與非門上的數(shù)據(jù)（狀態(tài)電平）用同一條導線輸送出去。因此，需要一種新的與非門電路-oc門來實現(xiàn)“線與邏輯”。 oc門主要用于3個方面： 1、 實現(xiàn)與或非邏輯，用做電平轉(zhuǎn)換，用做驅(qū)動器。由于oc門電路的輸出管的集電極懸空，使用時需外接一個上拉電阻rp到電源vcc。oc門使用上拉電阻以輸出高電平，此外為了加大輸出引腳的驅(qū)動能力，上拉電阻阻值的選擇原則，從降低功耗及芯片的灌電流能力考慮應當足夠大；從確保足夠的驅(qū)動電流考慮應當足夠小。 2、 線與邏輯，即兩個輸出端（包括兩個以上）直接互連就可以實現(xiàn)“and”的邏輯功能。在總線傳輸?shù)葘嶋H應用中需要多個門的輸出端并聯(lián)連接使用，而一般ttl門輸出端并不能直接并接使用，否則這些門的輸出