不恢復(fù)余數(shù)法定點(diǎn)原碼一位除法器的的設(shè)計(jì)

1、沈陽(yáng)航空航天大學(xué)課程設(shè)計(jì)報(bào)告 -0-目錄目錄學(xué)術(shù)誠(chéng)信聲明學(xué)術(shù)誠(chéng)信聲明.I第第 1 章章 總體設(shè)計(jì)方案總體設(shè)計(jì)方案.11.1 設(shè)計(jì)原理.11.2 設(shè)計(jì)思路.11.3 設(shè)計(jì)環(huán)境.2第第 2 章章 詳細(xì)設(shè)計(jì)方案詳細(xì)設(shè)計(jì)方案.32.1 頂層方案圖的設(shè)計(jì)與實(shí)現(xiàn).32.1.1 創(chuàng)建頂層圖形設(shè)計(jì)文件.32.1.2 器件的選擇與引腳鎖定.42.1.3 編譯、綜合、適配.52.2 功能模塊的設(shè)計(jì)與實(shí)現(xiàn).62.2.1 輸入模塊的設(shè)計(jì)與實(shí)現(xiàn).62.2.移位模塊的設(shè)計(jì)與實(shí)現(xiàn).72.2.3 加法器模塊的設(shè)計(jì)與實(shí)現(xiàn).92.2.4 相反補(bǔ)碼模塊的設(shè)計(jì)與實(shí)現(xiàn).102.3 仿真調(diào)試.11第第 3 章章 編程下載與硬件測(cè)試編程下

2、載與硬件測(cè)試.133.1 編程下載.133.2 硬件測(cè)試及結(jié)果分析.13參考文獻(xiàn)參考文獻(xiàn).15附附 錄（電路原理圖）錄（電路原理圖）.16沈陽(yáng)航空航天大學(xué)課程設(shè)計(jì)報(bào)告 -0-第 1 章 總體設(shè)計(jì)方案1.1 設(shè)計(jì)原理設(shè)計(jì)原理減交替法的實(shí)現(xiàn)是當(dāng)某一次求得的差值（余數(shù) Ri）為負(fù)時(shí)，不恢復(fù)它，繼續(xù)求下一位的商，但用加上除數(shù)（+Y補(bǔ)）的辦法來(lái)取代（-Y）的操作，其他操作依然不變。 （1）當(dāng)余數(shù)為正時(shí)，商上“1”，求下一位商的辦法是余數(shù)左移一位，再減去除數(shù)； （2）當(dāng)余數(shù)為負(fù)數(shù)時(shí)，商上“0”，求下一位商的辦法是余數(shù)左移一位，再加上除數(shù)。 （3）這種方法不用恢復(fù)余數(shù)，但若最后一次上商為“0”，而又需要得到

3、正確的余數(shù)，則在這最后一次仍需恢復(fù)余數(shù)。1.2 設(shè)計(jì)思路設(shè)計(jì)思路課程設(shè)計(jì)的要求為：課程設(shè)計(jì)的要求為：（1）采用定點(diǎn)原碼一位除法器由一個(gè)除數(shù)寄存模塊，一個(gè)被除數(shù)寄存模塊，一個(gè)加法模塊，一個(gè)移位模塊，一個(gè)移位模塊、一個(gè)商寄存模塊，采用邏輯電路設(shè)計(jì)輸入方式。（2）定點(diǎn)原碼一位除法器的頂層采用原理圖設(shè)計(jì)輸入方式。課程設(shè)計(jì)的思路為：課程設(shè)計(jì)的思路為：（1）由于是不恢復(fù)余數(shù)法，所以需要修正余數(shù)為負(fù)的情況，所以原理圖如圖1.2：被除數(shù)加法器求補(bǔ)器除數(shù)加法器商寄存器沈陽(yáng)航空航天大學(xué)課程設(shè)計(jì)報(bào)告 -1-圖圖 1.2 不恢復(fù)余數(shù)法一位除法器設(shè)計(jì)總框圖不恢復(fù)余數(shù)法一位除法器設(shè)計(jì)總框圖 1.3 設(shè)計(jì)環(huán)境設(shè)計(jì)環(huán)境（1）

4、硬件環(huán)境）硬件環(huán)境 偉福偉福 COP2000 型計(jì)算機(jī)組成原理實(shí)驗(yàn)儀型計(jì)算機(jī)組成原理實(shí)驗(yàn)儀COP2000 計(jì)算機(jī)組成原理實(shí)驗(yàn)系統(tǒng)由實(shí)驗(yàn)平臺(tái)、開(kāi)關(guān)電源、軟件三大部分組成實(shí)驗(yàn)平臺(tái)上有寄存器組 R0-R3、運(yùn)算單元、累加器 A、暫存器 B、直通/左移/右移單元、地址寄存器、程序計(jì)數(shù)器、堆棧、中斷源、輸入/輸出單元、存儲(chǔ)器單元、微地址寄存器、指令寄存器、微程序控制器、組合邏輯控制器、擴(kuò)展座、總線插孔區(qū)、微動(dòng)開(kāi)關(guān)/指示燈、邏輯筆、脈沖源、20 個(gè)按鍵、字符式 LCD、RS232 口。 COP2000 集成調(diào)試軟件集成調(diào)試軟件COP2000 集成開(kāi)發(fā)環(huán)境是實(shí)時(shí)監(jiān)控?cái)?shù)據(jù)流狀態(tài)及正確與否, 實(shí)驗(yàn)系統(tǒng)的軟硬件對(duì)

5、用戶的實(shí)驗(yàn)設(shè)計(jì)具有完全的開(kāi)放特性，系統(tǒng)提供了微程序控制器和組合邏輯控制器兩種控制器方式， 系統(tǒng)還支持手動(dòng)方式、聯(lián)機(jī)方式、模擬方式三種工作方式，系統(tǒng)具備完善的尋址方式、指令系統(tǒng)和強(qiáng)大的模擬調(diào)試功能。（2）EDA 環(huán)境環(huán)境 Xilinx foundation f3.1 設(shè)計(jì)軟件設(shè)計(jì)軟件Xilinx foundation f3.1 是 Xilinx 公司的可編程期間設(shè)計(jì)入口工具包括原理圖編輯器、有限狀態(tài)機(jī)編輯器、硬件描述語(yǔ)言（HDL）編輯器、LogiBLOX 模塊生成器、Xilinx 內(nèi)核生成器等軟件。其功能是：接收各種圖形或文字的設(shè)計(jì)輸入，并最終生成網(wǎng)絡(luò)表文件。設(shè)計(jì)實(shí)現(xiàn)工具包括流程引擎、限制編輯器

6、、基片規(guī)劃器、FPGA 編輯器、FPGA 寫(xiě)入器等軟件。設(shè)計(jì)實(shí)現(xiàn)工具用于將網(wǎng)絡(luò)表轉(zhuǎn)化為配置比特流，并下載到器件。設(shè)計(jì)驗(yàn)證工具包括功能和時(shí)序仿真器、靜態(tài)時(shí)序分析器等，可用來(lái)對(duì)設(shè)計(jì)中的邏輯關(guān)系及輸出結(jié)果進(jìn)行檢驗(yàn)，并詳盡分析各個(gè)時(shí)序限制的滿余數(shù)寄存器沈陽(yáng)航空航天大學(xué)課程設(shè)計(jì)報(bào)告 -2-足情況。第 2 章 詳細(xì)設(shè)計(jì)方案2.1 頂層方案圖的設(shè)計(jì)與實(shí)現(xiàn)頂層方案圖的設(shè)計(jì)與實(shí)現(xiàn)頂層方案圖是實(shí)現(xiàn)兩個(gè)六位二進(jìn)制數(shù)的定點(diǎn)原碼一位除法器的的邏輯功能，采用原理圖設(shè)計(jì)輸入方式完成。在完成原理圖的功能設(shè)計(jì)后，把輸入和輸出信號(hào)在 Xilinx 軟件上完成。2.1.1 創(chuàng)建頂層圖形設(shè)計(jì)文件創(chuàng)建頂層圖形設(shè)計(jì)文件頂層圖形文件的設(shè)計(jì)

7、實(shí)體兩個(gè)六位的二進(jìn)制數(shù)輸入端、一個(gè)功能使能端、一個(gè)數(shù)據(jù)清零端和一個(gè)脈沖控制端，一個(gè)六位余數(shù)輸出端、一個(gè)四位商輸出端和一個(gè)兩位符號(hào)位輸出端組裝而成的一個(gè)完整的設(shè)計(jì)實(shí)體。除法器的設(shè)計(jì)采用自頂向下的設(shè)計(jì)思路和自底向上的實(shí)現(xiàn)思想。除法運(yùn)算作為頂層模塊，頂層圖形文件結(jié)構(gòu)如圖 2.1 所示：沈陽(yáng)航空航天大學(xué)課程設(shè)計(jì)報(bào)告 -3- 圖圖 2.1 頂層圖形文件結(jié)構(gòu)圖頂層圖形文件結(jié)構(gòu)圖 2.1.2 器件的選擇與引腳鎖定器件的選擇與引腳鎖定（1）器件的選擇由于硬件基于偉福 COP2000 型計(jì)算機(jī)組成原理實(shí)驗(yàn)儀和 XCV200 實(shí)驗(yàn)板，故采用的目標(biāo)芯片為 Xlinx XCV200 可編程邏輯芯片。（2）引腳鎖定把頂

8、層圖形文件中的被除數(shù) A 0:5為六位輸入信號(hào)，除數(shù) B 0:5為六位輸入信號(hào)，時(shí)鐘脈沖 CLK、電路使能端 CE 和清零端 CLR 各占一位管腳；所得的商SHANG 0:4占有五位信號(hào)，余數(shù) YUSHU 0:5占六位信號(hào)，把頂層圖形文件中的輸入和輸出信號(hào)安排到 Xlinx XCV200 芯片指定的引腳上去，實(shí)現(xiàn)芯片的引腳鎖定，。對(duì)應(yīng)關(guān)系如表 2.1 所示：圖形文件中的輸入/輸出信號(hào)XCV200芯片引腳信號(hào)GRDP50ZCLOCKP213FJWP47CLRP49沈陽(yáng)航空航天大學(xué)課程設(shè)計(jì)報(bào)告 -4-VCCP48S1P80S2P81S3P82S4P84S5P85S6P86S7P87Y1P95Y2P

9、96Y3P97Y4P100Y5P101Y6P102Y7P103E0P63E1P73E2P72E3P71E4P70E5P66E6P65E7P64表表 2.1 信號(hào)和芯片引腳對(duì)應(yīng)關(guān)系信號(hào)和芯片引腳對(duì)應(yīng)關(guān)系2.1.3 編譯、綜合、適配編譯、綜合、適配利用 Xilinx foundation f3.1 的原理圖編輯器對(duì)頂層圖形文件進(jìn)行編譯，并最終生成網(wǎng)絡(luò)表文件，利用設(shè)計(jì)實(shí)現(xiàn)工具經(jīng)綜合、優(yōu)化、適配，生成可供時(shí)序仿真的文件和器件下載編程文件。沈陽(yáng)航空航天大學(xué)課程設(shè)計(jì)報(bào)告 -5-2.2 功能模塊的設(shè)計(jì)與實(shí)現(xiàn)功能模塊的設(shè)計(jì)與實(shí)現(xiàn)功能模塊主要以輸入寄存器模塊、選擇器模塊、移位器模塊、加法器模塊、求補(bǔ)碼模塊、控制

10、器模塊為基礎(chǔ)而實(shí)現(xiàn)的。2.2.1 輸入模塊的設(shè)計(jì)與實(shí)現(xiàn)輸入模塊的設(shè)計(jì)與實(shí)現(xiàn)（1） 寄存器具有使能、清零和時(shí)鐘脈沖端，能夠?qū)τ谳斎氲臄?shù)據(jù)進(jìn)行控制。該模塊被應(yīng)用為除數(shù)寄存器模塊和被除數(shù)寄存器模塊。（2） 電路模塊設(shè)計(jì)原理圖。電路模塊設(shè)計(jì)原理圖。 原理結(jié)構(gòu)如圖 2.2 所示，實(shí)際電路如圖 2.3 所示。圖圖 2.2 電路模塊邏輯框圖電路模塊邏輯框圖（2）創(chuàng)建元件圖形符號(hào)）創(chuàng)建元件圖形符號(hào) 其元件圖形符號(hào)如圖 2.4 所示： 沈陽(yáng)航空航天大學(xué)課程設(shè)計(jì)報(bào)告 -6-圖圖 2.4 電路模塊元件圖形符號(hào)電路模塊元件圖形符號(hào)（3）功能仿真）功能仿真對(duì)創(chuàng)建的取補(bǔ)模塊進(jìn)行功能仿真，驗(yàn)證其功能的正確性，可用 Xili

11、nx foundation f3.1 編譯器的 Simulator 模塊實(shí)現(xiàn)。仿真結(jié)果如圖 2.5 所示：圖圖 2.5 取補(bǔ)模塊仿真結(jié)果取補(bǔ)模塊仿真結(jié)果2.2.移位模塊的設(shè)計(jì)與實(shí)現(xiàn)移位模塊的設(shè)計(jì)與實(shí)現(xiàn)該移位電路使用兩個(gè)寄存器來(lái)實(shí)現(xiàn)，并利用時(shí)鐘脈沖、使能端口和清零端口來(lái)實(shí)現(xiàn)啟停和清零功能移位寄存器的輸入端用 PLEFTIN0:5來(lái)表示輸入的所要的數(shù)據(jù)，用 CE、C 和 CLR 來(lái)控制數(shù)據(jù)的輸入，輸出端用 SELECTOUT0:5表示。移位寄存器寄存器模塊原理（1）創(chuàng)建移位寄存器設(shè)計(jì)原理圖。）創(chuàng)建移位寄存器設(shè)計(jì)原理圖。移位寄存器原理結(jié)構(gòu)如圖 2.6 所示：沈陽(yáng)航空航天大學(xué)課程設(shè)計(jì)報(bào)告 -7-圖圖

12、2.6 移位寄存器原理框圖移位寄存器原理框圖 （2）創(chuàng)建元件圖形符號(hào)）創(chuàng)建元件圖形符號(hào)其元件圖形符號(hào)如圖 2.7 所示： 圖圖 2.7 移位寄存器圖形符號(hào)移位寄存器圖形符號(hào)（3）功能仿真）功能仿真對(duì)創(chuàng)建的三輸入一輸出器模塊進(jìn)行功能仿真，驗(yàn)證其功能的正確性，可用Xilinx foundation f3.1 編譯器的 Simulator 模塊實(shí)現(xiàn)。仿真結(jié)果如圖 2.8 所示：沈陽(yáng)航空航天大學(xué)課程設(shè)計(jì)報(bào)告 -8- 圖圖 2.8 移位寄存器仿真結(jié)果圖移位寄存器仿真結(jié)果圖2.2.3 加法器模塊的設(shè)計(jì)與實(shí)現(xiàn)加法器模塊的設(shè)計(jì)與實(shí)現(xiàn)（1）加法器模塊設(shè)計(jì)原理圖。）加法器模塊設(shè)計(jì)原理圖。 加法器器原理結(jié)構(gòu)如圖 2

13、.9 所示：圖圖 2.9 加法器原理結(jié)構(gòu)圖加法器原理結(jié)構(gòu)圖（2）創(chuàng)建元件圖形符號(hào)）創(chuàng)建元件圖形符號(hào)其元件圖形符號(hào)如圖 2.10 所示： 沈陽(yáng)航空航天大學(xué)課程設(shè)計(jì)報(bào)告 -9- 圖圖 2.10 加法器電路模塊元件圖形符號(hào)加法器電路模塊元件圖形符號(hào)（3）功能仿真）功能仿真仿真結(jié)果如圖 2.11 所示：圖圖 2.11 加法器器模塊仿真結(jié)果加法器器模塊仿真結(jié)果2.2.4 相反補(bǔ)碼模塊的設(shè)計(jì)與實(shí)現(xiàn)相反補(bǔ)碼模塊的設(shè)計(jì)與實(shí)現(xiàn)為符號(hào)位已經(jīng)單獨(dú)考慮，所以參與運(yùn)算的數(shù)都是正數(shù)，通過(guò)四個(gè)非門(mén)和高電平的處理，即可得到求補(bǔ)后的輸出信號(hào)。（1）相反補(bǔ)碼設(shè)計(jì)原理圖。）相反補(bǔ)碼設(shè)計(jì)原理圖。 原理結(jié)構(gòu)如圖 2.12 所示：沈陽(yáng)航

14、空航天大學(xué)課程設(shè)計(jì)報(bào)告 -10-圖圖 2.12 部分積移位寄存器原理圖部分積移位寄存器原理圖（2）功能仿真）功能仿真對(duì)創(chuàng)建的寄存器模塊進(jìn)行功能仿真，驗(yàn)證其功能的正確性，可用 Xilinx foundation f3.1 編譯器的 Simulator 模塊實(shí)現(xiàn)。仿真結(jié)果如圖 2.13 所示：圖圖 2.13 相反補(bǔ)碼器仿真結(jié)果相反補(bǔ)碼器仿真結(jié)果2.3 仿真調(diào)試仿真調(diào)試仿真調(diào)試主要驗(yàn)證設(shè)計(jì)電路邏輯功能、時(shí)序的正確性，本設(shè)計(jì)中主要采用功沈陽(yáng)航空航天大學(xué)課程設(shè)計(jì)報(bào)告 -11-能仿真方法對(duì)設(shè)計(jì)的電路進(jìn)行仿真。（1）建立仿真波形文件及仿真信號(hào)選擇）建立仿真波形文件及仿真信號(hào)選擇功能仿真時(shí)，首先建立仿真波形文

15、件，選擇仿真信號(hào)，對(duì)選定的輸入信號(hào)設(shè)置參數(shù)，選定的仿真信號(hào)和設(shè)置的參數(shù)。（2）功能仿真結(jié)果與分析）功能仿真結(jié)果與分析仿真結(jié)果分別如圖 2.15 示。 （a）沈陽(yáng)航空航天大學(xué)課程設(shè)計(jì)報(bào)告 -12- （b）圖圖 2.15 功能仿真波形結(jié)果功能仿真波形結(jié)果由信息對(duì)比可知，多組仿真都完全正確，說(shuō)明本設(shè)計(jì)能實(shí)現(xiàn)補(bǔ)碼一位乘法計(jì)算功能。第 3 章 編程下載與硬件測(cè)試3.1 編程下載編程下載利用 COP2000 仿真軟件的編程下載功能，將得到.bit 文件下載到 XCV200 實(shí)驗(yàn)板的 XCV200 可編程邏輯芯片中。3.2 硬件測(cè)試及結(jié)果分析硬件測(cè)試及結(jié)果分析利用 XCV200 實(shí)驗(yàn)板進(jìn)行硬件功能測(cè)試。.的

16、輸入數(shù)據(jù)通過(guò) XCV200沈陽(yáng)航空航天大學(xué)課程設(shè)計(jì)報(bào)告 -13-實(shí)驗(yàn)板的輸入開(kāi)關(guān)實(shí)現(xiàn)，輸出數(shù)據(jù)通過(guò) XCV200 實(shí)驗(yàn)板的 LED 指示燈實(shí)現(xiàn)，其對(duì)應(yīng)關(guān)系如表 3.1 所示。沈陽(yáng)航空航天大學(xué)課程設(shè)計(jì)報(bào)告 -14-參考文獻(xiàn) 1 曹昕燕. EDA 技術(shù)實(shí)驗(yàn)與課程設(shè)計(jì)M.北京：清華大學(xué)出版社，20062 范延濱.微型計(jì)算機(jī)系統(tǒng)原理、接口與 EDA 設(shè)計(jì)技術(shù)M.北京：北京郵電大學(xué)出版社，20063 王愛(ài)英.計(jì)算機(jī)組成與結(jié)構(gòu)(第三版)M.北京：清華大學(xué)出版社，20064 白中英.計(jì)算機(jī)組成原理（第四版）M.北京：科學(xué)出版社，20095 胡越明.計(jì)算機(jī)組成與設(shè)計(jì)M.北京：科學(xué)出版社，20066 江國(guó)強(qiáng).EAD 技術(shù)習(xí)題與實(shí)驗(yàn)M.北京：電子工業(yè)出版社，20057 柳春風(fēng).電子設(shè)計(jì)自動(dòng)化（EAD）教程M.北京：北京理工大學(xué)大學(xué)出版社，2005沈陽(yáng)航空航天大學(xué)課程設(shè)計(jì)報(bào)告 -15-附 錄（電路原理圖）沈陽(yáng)航空航天大學(xué)課程設(shè)計(jì)報(bào)告-16-課程設(shè)計(jì)總結(jié)：課程設(shè)計(jì)總結(jié)：本次課設(shè)題目有一些難度，但是也讓我明白了只要不放棄，多請(qǐng)教同學(xué)，一定能完成任務(wù)。這次課設(shè)讓我學(xué)到了很多關(guān)于 Xilinx 這個(gè)軟件的操作及內(nèi)容，這款軟件雖然是開(kāi)發(fā)比較早，但是里面的功能非常的實(shí)用，用起來(lái)明白了很多知識(shí)。設(shè)計(jì)過(guò)程中出現(xiàn)的問(wèn)題及采用的解決方法： 對(duì)于本次加減交替法定點(diǎn)原碼一位除法器的設(shè)計(jì)，在設(shè)計(jì)過(guò)程中，對(duì)