實驗五--全加器的設(shè)計及應用

1、實驗五全加器的設(shè)計及應用實驗五全加器的設(shè)計及應用一、實驗目的（1）進一步加深組和電路的設(shè)計方法。（2）會用真值表設(shè)計半加器和全加器電路，驗證其邏輯功能。（3）掌握用數(shù)據(jù)選擇器和譯碼器設(shè)計全加器的方法。二、預習要求（1）根據(jù)表5-1利用與非門設(shè)計半加器電路。（2）根據(jù)表5-2利用異或門及與非門設(shè)計全加器電路。三、實驗器材（1）實驗儀器：數(shù)字電路實驗箱、萬用表；（2）實驗器件：74LS04、74LS08、74LS20、74LS32、74LS86、74LS138、74LS153四、實驗原理1半加器及全加器電子數(shù)字計算機最基本的任務之一就是進行算術(shù)運算，在機器中的四則 運算 加、減、乘、除都是分解成加

2、法運算進行的，因此加法器便成了計 算機中最基本的運算單元。（1）半加器只考慮了兩個加數(shù)本身，而沒有考慮由低位來的進位（或者把低位來的 進位看成0），稱為半加，完成半加功能的電路為半加器。 框圖如圖5-1所示。 一位半加器的真值表如表5-1所示。表5-1半加器真值表AiBiCiSCi0000010和數(shù)S Ci向高位進位1位半加器加數(shù)A B被加數(shù)圖5-1半加器框圖由真值表寫邏輯表達式：Si A Bi ABi A Bi CiA Bi畫出邏輯圖，如圖5-2所示:AiB ic*Ci(b)邏輯(a)邏輯圖符號圖5-2半加器(2)全加器能進行加數(shù)、被加數(shù)和低位來的進位信號相加，稱為全加，完成全加功能的電路為

3、全加器。根據(jù)求和結(jié)果給出該位的進位信號。即一位全加器有3個輸入端：A （被加數(shù)）、Bi （加數(shù)）、Ci i （低位向本位的進位）；2個輸出 端：Si （和數(shù)）、Ci （向高位的進位）。下面給出了用基本門電路實現(xiàn)全加器的設(shè)計過程。1）列出真值表，如表5-2所示。表5-2全加器真值表AiBiCi 1SiCi0 00 001 01 01 010 1從表0 0看出，全包含著半當1當時，不考1 0來的進是半加0 01 0在全加器00 1是個變值可為01 10 12）畫11 1Ci的卡0 1如圖5-311 1半加器加5-2 中 加器中 加器，Ci i 0慮低位 位，就 器。而 中Ci i 量，其或1。出S

4、i、諾圖，所示。(a) s(b) Ci1CiCiAiC i-1AiBiBiCi-1 AB (A B )G-1:i-100011110BiCi-10001111001010000101010(141圖5-3全加器的卡諾圖3)由卡諾圖寫出邏輯表達式：Si ABi Ci 1 AiBiCi 1 ABiCj, AjBC 1 (Ai Bi)Ci 1 (A Bi )Ci 1(Ai Bi)Ci 1 (Ai Bi)Ci1ABi如用代數(shù)法寫表達式得:Sim(1,2,4,7) ABiG 1Cim(3,5,6,7)AiBi Ci1 A Bi Ci1 Ai Bi Ci 1(AiBi)Ci 1Ai Bi即：0SAB 5C

5、i A B (A B i )Ci -1(a)邏輯圖(b )邏輯符號5-4全加器五、實驗內(nèi)容1 利用異或門及與非門實現(xiàn)一位全加器，并驗證其功能 答：邏輯電路圖如下：2.試用全加器實現(xiàn)四位二進制全減器。3試用一片四位二進制全加器將一位 8421BCD碼轉(zhuǎn)換成余3碼，畫出電路圖, 并測試其功能。4試用一片3 8線譯碼器及四輸入與非門設(shè)計一位全加器，要求電路最簡， 畫出設(shè)計電路圖，并測試其功能。5試用74LS86組成二個四位二進制數(shù)的比較電路， 要求兩數(shù)相等時其輸出為 “ 1” ，反之為“ 0”。6.試用雙四選一數(shù)據(jù)選擇器和與非門分別構(gòu)成全加器及全減器，寫出表達式, 畫出邏輯圖，要求電路最簡，并測試其功能。A1O ID. 1D.2D. 2D. 2D. 21LLJ2Y 一Ai1ST74L5153Ai2S